TWI506692B - Substrate etching method - Google Patents

Substrate etching method Download PDF

Info

Publication number
TWI506692B
TWI506692B TW102138574A TW102138574A TWI506692B TW I506692 B TWI506692 B TW I506692B TW 102138574 A TW102138574 A TW 102138574A TW 102138574 A TW102138574 A TW 102138574A TW I506692 B TWI506692 B TW I506692B
Authority
TW
Taiwan
Prior art keywords
etching
etching operation
chamber pressure
substrate
predetermined time
Prior art date
Application number
TW102138574A
Other languages
English (en)
Other versions
TW201421578A (zh
Original Assignee
Beijing Nmc Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Nmc Co Ltd filed Critical Beijing Nmc Co Ltd
Publication of TW201421578A publication Critical patent/TW201421578A/zh
Application granted granted Critical
Publication of TWI506692B publication Critical patent/TWI506692B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Geometry (AREA)

Description

基片刻蝕方法
本發明涉及微電子技術領域，尤其涉及一種基片刻蝕方法。
隨著微機電系統(micro-electro-mechanical systems，MEMS)器件和MEMS系統被越來越廣泛地應用於汽車和消費電子領域，以及矽通孔(through-silicon via，TSV)刻蝕技術在未來封裝領域的廣闊前景，乾法等離子體深矽刻蝕工藝逐漸成為MEMS加工領域及TSV技術中最炙手可熱的工藝之一。
深矽刻蝕工藝相對於一般的矽刻蝕工藝，主要區別在於：深矽刻蝕工藝的刻蝕深度遠大於一般的矽刻蝕工藝，深矽刻蝕工藝的刻蝕深度一般為幾十微米甚至可以達到上百微米，而一般矽刻蝕工藝的刻蝕深度則小於1微米。要刻蝕厚度為幾十微米的矽材料，就要求深矽刻蝕工藝具有更快的刻蝕速率，更高的選擇比及更大的深寬比。
目前主流的深矽刻蝕工藝為德國Robert Bosch公司發明的Bosch工藝或在Bosch工藝上進行的優化，其主要特點為：整個刻蝕過程為一個迴圈單元的多次重複，該迴圈單元包括刻蝕作業和沉積作業，即整個刻蝕過程是刻蝕作業與沉積作業的交替迴圈。其中刻蝕作業所採用的 工藝氣體為六氟化硫(sulphur hexafluoride,SF6 )，而且在進行刻蝕作業的過程中，為了能夠產生更多的活性自由基，以提高該工藝氣體刻蝕矽基底的刻蝕速率，通常需要在進行刻蝕作業的過程中始終保持較高的腔室壓力，然而，在較高的腔室壓力下，刻蝕後產生的反應生成物不易從矽槽中排出，導致積壓在矽槽中的反應生成物損傷矽槽的側壁，從而使矽槽的側壁形貌粗糙，進而使該刻蝕工藝的結果不理想。
本發明旨在至少解決現有技術中存在的技術問題之一，提出了一種基片刻蝕方法，其能夠避免產生側壁傷害的問題，從而可以使側壁形貌光滑。
為達上述目的，本發明提供一種基片刻蝕方法，其包括：用以在矽槽側壁上沉積聚合物的沉積作業和用以對所述矽槽側壁進行刻蝕的刻蝕作業，並且迴圈執行所述沉積作業和刻蝕作業至少兩次；且在完成所述刻蝕作業的全部迴圈次數的過程中，反應腔室的腔室壓力按預設規則由預設的最高壓力值降低至最低壓力值。
較佳的，所述之預設規則包括：在自第一次所述刻蝕作業開始時起的預定時間之內，所述腔室壓力在進行刻蝕作業時維持在所述的最高壓力值；在自第一次所述刻蝕作業開始時起經過所述預定時間之後，所述腔室壓力在後續的刻蝕作業的過程中按函數關係自所述最高壓力值降低至所述最低壓力值。
更佳的，所述之在自第一次所述刻蝕作業開始 時起經過所述預定時間之後，在每一次刻蝕作業過程中，腔室壓力保持不變；且每次刻蝕作業所對應的腔室壓力比前一次刻蝕作業所對應的腔室壓力有所降低。
更佳的，所述之在自第一次所述刻蝕作業開始 時起經過所述預定時間之後，在每一次刻蝕作業過程中，腔室壓力按函數關係逐漸降低；且每次刻蝕作業所對應的腔室壓力低於前一次刻蝕作業所對應的腔室壓力降低。
較佳的，所述之預定時間的範圍為0.5秒(s)至 20秒。更佳的，所述之所述預定時間的範圍為1秒至10秒。
較佳的，所述之預設規則包括：在完成刻蝕作 業的全部迴圈次數的過程中，所述腔室壓力按預設的函數關係逐漸降低。
更佳的，所述之函數關係包括，但不限於線性 函數關係、分段函數關係、指數函數關係及多項式函數關係。
較佳的，所述之最高壓力值的範圍為20公噸 (metric ton,mT)至200mT，所述之最低壓力值的範圍為1mT至40mT，激發功率(exciting power)的範圍為50瓦(W)至3000W，偏壓功率的範圍為0W至100W，刻蝕氣體流量的範圍為50單位時間標準毫升數(sccm)至1000sccm。
較佳的，所述之完成刻蝕作業的全部迴圈次數的時間為0.1秒至100秒。
本發明具有以下優點：本發明提供之基片刻蝕方法，其通過在完成刻 蝕作業的全部迴圈次數的過程中，使反應腔室的腔室壓力按預設規則由預設的最高壓力值降低至最低壓力值，可以使刻蝕後產生的反應生成物因腔室壓力的降低而從矽槽中排出，從而可以避免出現矽槽側壁出現損傷的問題，進而可以提高矽槽側壁形貌的光滑性，提高工藝品質。
S1‧‧‧將待處理的基片放入反應腔室
S2‧‧‧進行沉積作業
S3‧‧‧進行刻蝕作業
S4‧‧‧重複步驟S2至S3，直至完成基片的刻蝕
圖1為本發明較佳實施例之基片刻蝕方法之流程圖。
圖2A為本發明第一較佳實施例提供之基片刻蝕方法所採用的降低腔室壓力的第一種預設規則之時序圖。
圖2B為本發明第二較佳實施例提供之基片刻蝕方法所採用的降低腔室壓力的第二種預設規則之時序圖。
圖2C為本發明第三較佳實施例提供之基片刻蝕方法所採用的降低腔室壓力的第三種預設規則之時序圖。
圖2D為本發明第四較佳實施例提供之基片刻蝕方法所採用的降低腔室壓力的第四種預設規則的時序圖。
圖2E為本發明第五較佳實施例提供之基片刻蝕方法所採用的降低腔室壓力的第五種預設規則之時序圖。
圖2F為本發明第六較佳實施例提供之基片刻蝕方法所採用的降低腔室壓力的第六種預設規則之時序圖。
圖3A為採用現有技術之基片刻蝕方法獲得的矽槽側壁形貌之掃描電鏡圖。
圖3B為圖3A中的區域I之放大圖。
圖3C為採用本發明較佳實施例提供之基片刻蝕方法獲得之矽槽側壁形貌之掃描電鏡圖。
圖3D為圖3C中的區域M之放大圖。
本發明將由下列的實施例做為進一步說明，這些實施例並不限制本發明所揭示的內容。為能詳細瞭解本發明的技術特徵及實用功效，並可依照說明書的內容來實現，玆進一步以如圖式所示的較佳實施例，詳細說明如后。
根據本發明較佳的實施例，沉積作業用於在矽槽側壁上沉積聚合物；刻蝕作業用於對所述矽槽側壁進行刻蝕；而且，在整個刻蝕工藝過程中，沉積作業和刻蝕作業交替迴圈至少兩次，即執行沉積作業和刻蝕作業一次，則視為一個完整的沉積-刻蝕作業過程，並且在整個刻蝕工藝過程中，沉積-刻蝕作業過程重複執行至少兩次。實際應用時，在一個完整的沉積-刻蝕作業過程中，可以先進行沉積作業，後進行刻蝕作業；也可以先進行刻蝕作業，後進行沉積作業，二者的先後順序可以根據具體情況設定。
如圖1所示，本發明較佳實施例所提供之基片刻蝕方法包括以下步驟：步驟S1，將待處理的矽晶片等基片放入反應腔室。
步驟S2，進行沉積作業。該沉積作業的具體流程至少包括以下步驟：向反應腔室內輸入沉積氣體；開啟激發電源(例如射頻電源)，以在反應腔室內產生等離子體；開啟偏壓電源，以向待處理基片施加偏壓功率。該沉積氣體可以為八氟環丁烷(octafluorocyclobutane,C4 F8 )或四氟乙烯(tetrafluoroethylene,C2 F4 )。
步驟S3，進行刻蝕作業。該刻蝕作業的具體流 程至少包括以下步驟：停止向反應腔室內輸入沉積氣體，同時向反應腔室內輸入刻蝕氣體；開啟激發電源(例如射頻電源)，以在反應腔室內產生等離子體；開啟偏壓電源以向待處理基片施加偏壓功率。該刻蝕氣體可為六氟化硫(SF6 )。
步驟S4，重複上述步驟S2-S3，直至完成基片 的刻蝕。
需要說明的是，在完成步驟S3所示刻蝕作業 的全部迴圈次數的過程中，刻蝕作業所對應的反應腔室的壓力(以下簡稱為腔室壓力)按預設規則由預設的最高壓力值逐漸降低至最低壓力值。依據本發明，「完成步驟S3所示刻蝕作業的全部迴圈次數的過程」係指在整個刻蝕工藝過程中的全部刻蝕作業過程；所謂「全部刻蝕作業過程」係指在整個刻蝕工藝過程中將全部刻蝕作業提取出來，並按照時間順序將各次刻蝕作業排列即形成了全部刻蝕作業過程。
圖2A至圖2F分別對用於降低腔室壓力的6種 預設規則進行詳細描述。其中，各圖中的縱坐標均表示腔室壓力，以P標示；橫坐標均表示出了兩個參量，其一為每次刻蝕作業的迴圈次序，即前述步驟S3所示的當前刻蝕作業為第幾次重複，以N標示；其二為累計刻蝕時間，以t標示。所謂累計刻蝕時間為完成刻蝕作業的全部迴圈次數的時間。
如圖2A所示，本發明之第一較佳實施例在自 第一次刻蝕作業開始時起的預定時間T之內，各次刻蝕作 業所對應的腔室壓力始終維持在預設的最高壓力值(Pmax)。並且，在預定時間T之後的後續全部刻蝕作業過程中，腔室壓力按線性函數的關係自最高壓力值(Pmax)降低至最低壓力值(Pmin)，即腔室壓力P與累計刻蝕時間t及每次刻蝕作業的迴圈次序N為線性函數的關係，且隨著累計刻蝕時間t和每次刻蝕作業的迴圈次序N的增加，腔室壓力自最高壓力值(Pmax)逐漸降低至最低壓力值(Pmin)。
具體地，在預定時間T之後的後續全部刻蝕作 業過程中，對於每次刻蝕作業而言，腔室壓力與累計刻蝕時間(或者本次刻蝕作業中的刻蝕時間)呈線性函數關係變化；並且，對於預定時間T之後的後續全部刻蝕作業過程而言，每一次刻蝕作業所對應的腔室壓力與前一次刻蝕作業所對應的腔室壓力相比也是以線性函數的關係逐漸降低。本實施例中，累計刻蝕時間包含所謂預定時間T。
如圖2B所示，本發明之第二較佳實施例在自 第一次刻蝕作業開始時起的預定時間T之內，各次刻蝕作業所對應的腔室壓力始終維持在預設的最高壓力值(Pmax)。並且，在預定時間T之後的後續全部刻蝕作業過程中，腔室壓力按分段函數的關係自最高壓力值(Pmax)降低至最低壓力值(Pmin)，即腔室壓力P與累計刻蝕時間t及每次刻蝕作業的迴圈次序N為分段函數的關係，且隨著累計刻蝕時間t和每次刻蝕作業的迴圈次序N的增加，腔室壓力自最高壓力值(Pmax)逐漸降低至最低壓力值(Pmin)。該分段函數的分界點為每次刻蝕作業的迴圈次序N的變更點，亦即每次刻蝕作業的終止點。
具體地，在預定時間T之後的後續全部刻蝕作 業過程中，對於每次刻蝕作業而言，腔室壓力與累計刻蝕時間(或者本次刻蝕作業中的刻蝕時間)呈線性函數關係變化；並且，對於預定時間T之後的後續全部刻蝕作業過程而言，每一次刻蝕作業所對應的腔室壓力低於前一次刻蝕作業所對應的腔室壓力，且每一次刻蝕作業起始點所對應的腔室壓力低於前一次刻蝕作業終止點所對應的腔室壓力。每次刻蝕作業對應於分段函數中的某一段函數定義域，且圖2B所示時序圖所代表的分段函數各個分界點左右兩側的運算式不同，即每一次刻蝕作業所對應的線性函數關係不同，但在實際應用中不必局限於此。本實施例中，累計刻蝕時間包含所謂預定時間T。
如圖2C所示，本發明之第三較佳實施例之預 設規則類似於第二較佳實施例之預設規則，即在預定時間T之後的後續全部刻蝕作業過程中，腔室壓力按分段函數的關係自最高壓力值(Pmax)降低至最低壓力值(Pmin)；二者的差別僅在於：在預定時間T之後的各刻蝕作業所對應的各段函數均表現為常數函數的形式，即在每次刻蝕作業中，腔室壓力不隨刻蝕時間的增加而變化。本實施例中，累計刻蝕時間包含所謂預定時間T。
如圖2D至圖2F所示，分別為本發明之第四、 第五及第六較佳實施例之預設規則。圖2D至圖2F所示之時序圖分別類似於圖2A至圖2C，前者(即圖2A至圖2C)與後者(即圖2D至圖2F)的差別僅在於後者不存在預定時間T，換言之，後者是自第一次刻蝕作業開始時起即按照相應 的線性函數或者分段函數的關係使腔室壓力自最高壓力值(Pmax)降低至最低壓力值(Pmin)。
需要說明的是，儘管上述實施例中的分段函數 在不同的刻蝕作業過程中表現為線性函數或者常數函數，但是在實際應用中也可以不局限於此，例如可以使其表現為指數或多項式等其他任意函數關係，只要能夠保證對於整個刻蝕作業過程，腔室壓力隨刻蝕時間的增加而降低即可。
下面詳細說明本發明實施例提供的基片刻蝕 方法中的各工藝參數的取值情況。
在實際應用中，最高壓力值的範圍可以為20 mT至200mT，最低壓力值的範圍可以為1mT至40mT，激發功率的範圍可以為50W至3000W，偏壓功率的範圍可以為0W至100W，刻蝕氣體的流量範圍可以為50sccm至1000sccm，完成刻蝕作業的全部迴圈次數的時間(即累計刻蝕時間t)可以為0.1秒至100秒；若基片刻蝕方法所採用的降低腔室壓力的預設規則為第一至第三實施例之第一至第三規則，則將預定時間T的範圍設置在0.5秒至20秒，這種情況下，完成刻蝕作業的全部迴圈次數的時間必然要大於預定時間T，例如可以取值為0.5秒至99.5秒。
較佳的，所述之最高壓力值的範圍為40mT至 120mT，最低壓力值的取值範圍為1mT至40mT，激發功率的取值範圍為500W至2000W，偏壓功率的範圍為10W至40W，刻蝕氣體的流量範圍為200sccm至700sccm，完成刻蝕作業的全部迴圈次數的時間可以為0.1秒至100秒。 且當基片刻蝕方法所採用的降低腔室壓力的預設規則為第一至第三實施例之第一至第三規則時，預定時間T的取值範圍可以為1秒至10秒，完成刻蝕作業的全部迴圈次數的時間必然要大於預定時間T，例如可以取值為1秒至99秒。
本發明實施例提供之基片刻蝕方法，其通過在 完成刻蝕作業的全部迴圈次數的過程中，使腔室壓力按預設規則由預設的最高壓力值降低至最低壓力值，而不是像背景技術中那樣在刻蝕作業的過程中始終保持較高的腔室壓力，因此，本發明實施例提供之基片刻蝕方法，可以使刻蝕後產生的反應生成物因腔室壓力的降低而從矽槽中排出，從而可以避免出現矽槽側壁出現損傷的問題，進而可以提高矽槽側壁形貌的光滑性，提高工藝品質。
為了驗證本發明實施例提供之基片刻蝕方法 是否能夠改善矽槽的側壁形貌的光滑性，下面分別採用本發明實施例提供之基片刻蝕方法和現有技術中的基片刻蝕方法對基片進行刻蝕實驗，並且在該對比實驗中，兩種方法所採用工藝條件除腔室壓力之外，其他均大致相同。
如圖3A至圖3D所示，圖3A及圖3B係以現 有技術之基片刻蝕方法所獲得的矽槽側壁形貌的掃描電鏡圖，圖3C及圖3D係以本發明實施例提供之基片刻蝕方法獲得的矽槽側壁形貌的掃描電鏡圖。將圖3A、圖3B與圖3C、3D進行比較可得知：在現有技術中，由於在進行刻蝕作業的過程中始終保持較高的腔室壓力，因而刻蝕後產生的反應生成物不易從矽槽中排出，導致積壓在矽槽中的反應生成物損傷矽槽的側壁，從而使矽槽的側壁形貌粗糙， 進而使刻蝕方法的工藝結果不理想。反觀本發明實施例提供之基片刻蝕方法，其通過在完成刻蝕作業的全部迴圈次數的過程中，使腔室壓力按預設規則由預設的最高壓力值降低至最低壓力值，使刻蝕後產生的反應生成物因腔室壓力的降低而從矽槽中排出，從而可以避免出現矽槽側壁出現損傷的問題，進而可以提高矽槽側壁形貌的光滑性，提高工藝品質。
S1‧‧‧將待處理的基片放入反應腔室
S2‧‧‧進行沉積作業
S3‧‧‧進行刻蝕作業
S4‧‧‧重複步驟S2-S3，直至完成基片的刻蝕

Claims (10)

  1. 一種基片刻蝕方法，包括：用以在矽槽側壁上沉積聚合物的沉積作業和用以對所述矽槽側壁進行刻蝕的刻蝕作業，並且迴圈執行所述沉積作業和刻蝕作業至少兩次；且在完成所述刻蝕作業的全部迴圈次數的過程中，反應腔室的腔室壓力按預設規則由預設的最高壓力值降低至最低壓力值。
  2. 如請求項1所述之基片刻蝕方法，其中預設規則包括：在自第一次所述刻蝕作業開始時起的預定時間之內，所述腔室壓力在進行刻蝕作業時維持在所述的最高壓力值；在自第一次所述刻蝕作業開始時起經過所述預定時間之後，所述腔室壓力在後續的刻蝕作業的過程中按函數關係自所述最高壓力值降低至所述最低壓力值。
  3. 如請求項2所述之基片刻蝕方法，其中自第一次所述刻蝕作業開始時起經過所述預定時間之後，在每一次刻蝕作業過程中，腔室壓力保持不變；且每次刻蝕作業所對應的腔室壓力比前一次刻蝕作業所對應的腔室壓力有所降低。
  4. 如請求項2所述之基片刻蝕方法，其中自第一次所述刻蝕作業開始時起經過所述預定時間之後，在每一次刻蝕作業過程中，腔室壓力按函數關係逐漸降低；且每次刻蝕作業所對應的腔室壓力低於前一次刻蝕作業所對應的腔室壓力降低。
  5. 如請求項2所述之基片刻蝕方法，其中預定時間的時長範圍為0.5秒至20秒。
  6. 如請求項5所述之基片刻蝕方法，其中預定時間的時長範圍為1秒至10秒。
  7. 如請求項1所述之基片刻蝕方法，其中預設規則包括：在完成刻蝕作業的全部迴圈次數的過程中，所述腔室壓力按預設的函數關係逐漸降低。
  8. 如請求項2至7任一項所述之基片刻蝕方法，其中函數關係包括線性函數關係、分段函數關係、指數函數關係或多項式函數關係。
  9. 如請求項8所述之基片刻蝕方法，其中最高壓力值的範圍為20mT至200mT，所述最低壓力值的範圍為1mT至40mT，激發功率的範圍為50W至3000W，偏壓功率的範圍為0W至100W，刻蝕氣體流量的範圍為50sccm至1000sccm。
  10. 如請求項1所述之基片刻蝕方法，其中完成刻蝕作業的全部迴圈次數的時間為0.1秒至100秒。
TW102138574A 2012-11-23 2013-10-25 Substrate etching method TWI506692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210482401.6A CN103832965B (zh) 2012-11-23 2012-11-23 基片刻蚀方法

Publications (2)

Publication Number Publication Date
TW201421578A TW201421578A (zh) 2014-06-01
TWI506692B true TWI506692B (zh) 2015-11-01

Family

ID=50775520

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138574A TWI506692B (zh) 2012-11-23 2013-10-25 Substrate etching method

Country Status (7)

Country Link
US (1) US9478439B2 (zh)
EP (1) EP2924000B1 (zh)
KR (1) KR101735089B1 (zh)
CN (1) CN103832965B (zh)
SG (1) SG11201503933RA (zh)
TW (1) TWI506692B (zh)
WO (1) WO2014079315A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261561B (zh) * 2014-07-16 2018-05-25 北京北方华创微电子装备有限公司 黑硅制备方法
CN106548933B (zh) * 2015-09-23 2020-07-17 北京北方华创微电子装备有限公司 一种刻蚀工艺
US9748389B1 (en) 2016-03-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain epitaxy
CN108364867B (zh) * 2018-02-28 2019-04-30 清华大学 深硅刻蚀方法
CN113097062B (zh) * 2021-03-22 2024-06-21 北京北方华创微电子装备有限公司 刻蚀工艺方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802547A (en) * 2006-03-17 2008-01-01 Applied Materials Inc Selective deposition
CN101173357A (zh) * 2006-11-02 2008-05-07 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室压力控制的装置和方法
CN101202224A (zh) * 2006-12-14 2008-06-18 北京北方微电子基地设备工艺研究中心有限责任公司 多晶硅刻蚀的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228949A (en) 1991-11-07 1993-07-20 Chemcut Corporation Method and apparatus for controlled spray etching
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6299788B1 (en) * 1999-03-29 2001-10-09 Mosel Vitelic Inc. Silicon etching process
US7115520B2 (en) * 2003-04-07 2006-10-03 Unaxis Usa, Inc. Method and apparatus for process control in time division multiplexed (TDM) etch process
FR2887073B1 (fr) * 2005-06-14 2007-08-10 Alcatel Sa Procede de pilotage de la pression dans une chambre de procede
CN101477096B (zh) * 2009-01-05 2012-11-21 大连理工大学 一种聚合物平面纳米沟道制作方法
WO2011001778A1 (ja) * 2009-07-01 2011-01-06 住友精密工業株式会社 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
CN101962773B (zh) * 2009-07-24 2012-12-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
JP5357710B2 (ja) * 2009-11-16 2013-12-04 東京エレクトロン株式会社 基板処理方法，基板処理装置，プログラムを記録した記録媒体
JP5416280B2 (ja) * 2010-08-19 2014-02-12 株式会社アルバック ドライエッチング方法及び半導体装置の製造方法
CN102515089B (zh) * 2011-12-21 2014-10-15 北京大学 一种mems集成化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802547A (en) * 2006-03-17 2008-01-01 Applied Materials Inc Selective deposition
CN101173357A (zh) * 2006-11-02 2008-05-07 北京北方微电子基地设备工艺研究中心有限责任公司 一种反应腔室压力控制的装置和方法
CN101202224A (zh) * 2006-12-14 2008-06-18 北京北方微电子基地设备工艺研究中心有限责任公司 多晶硅刻蚀的方法

Also Published As

Publication number Publication date
CN103832965A (zh) 2014-06-04
EP2924000A1 (en) 2015-09-30
WO2014079315A1 (zh) 2014-05-30
CN103832965B (zh) 2017-02-08
SG11201503933RA (en) 2015-06-29
KR101735089B1 (ko) 2017-05-24
EP2924000B1 (en) 2020-06-17
US9478439B2 (en) 2016-10-25
EP2924000A4 (en) 2016-07-06
KR20150089044A (ko) 2015-08-04
TW201421578A (zh) 2014-06-01
US20150311091A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
TWI506692B (zh) Substrate etching method
WO2018052477A3 (en) An integrated method for wafer outgassing reduction
US7351664B2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
CN104285283A (zh) 半导体基板的制造方法
JP2013080909A5 (zh)
KR20130141436A (ko) 식각 방법
CN105584986B (zh) 一种硅深孔刻蚀方法
TWI612579B (zh) 高深寬比的淺溝槽隔離蝕刻方法
CN103915330A (zh) 基片刻蚀方法
KR102267521B1 (ko) 에칭 방법
EP2887386A2 (en) Method of etching
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
JP5967710B2 (ja) プラズマエッチングの終点検出方法
CN105097494B (zh) 刻蚀方法
TWI514470B (zh) Deep silicon etching method
CN105720003B (zh) 深硅孔刻蚀方法
CN106847689B (zh) 一种深硅刻蚀工艺
JP5093854B2 (ja) エッチング方法
CN106711033A (zh) 衬底刻蚀方法
JP2017079273A (ja) プラズマ処理方法
JP6421480B2 (ja) プラズマエッチング方法
CN107993938A (zh) 半导体的反应离子刻蚀方法
JP5443627B2 (ja) 半導体装置の製造方法
CN103789771A (zh) 等离子体处理方法