CN103789771A - 等离子体处理方法 - Google Patents

等离子体处理方法 Download PDF

Info

Publication number
CN103789771A
CN103789771A CN201210420577.9A CN201210420577A CN103789771A CN 103789771 A CN103789771 A CN 103789771A CN 201210420577 A CN201210420577 A CN 201210420577A CN 103789771 A CN103789771 A CN 103789771A
Authority
CN
China
Prior art keywords
plasma
reactant gases
substrate
power supply
cement composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210420577.9A
Other languages
English (en)
Inventor
蒋中伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201210420577.9A priority Critical patent/CN103789771A/zh
Publication of CN103789771A publication Critical patent/CN103789771A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种等离子体处理方法。该等离子体处理方法包括:向工艺腔室内通入第一反应气体;通过所述第一反应气体对刻蚀处理后的衬底进行等离子体处理,以去除扇形形貌。本发明提供的等离子体处理方法的技术方案中,可通过第一反应气体对刻蚀处理后的衬底进行等离子体处理以消除或者减小扇形形貌,从而极大的减小了衬底的侧壁粗糙度。

Description

等离子体处理方法
技术领域
本发明涉及微电子技术领域,特别涉及一种等离子体处理方法。
背景技术
随着微机电系统(Micro-Electro-Mechanical Systems,以下简称:MEMS)被越来越广泛的应用于汽车和消费电子领域以及TSV通孔刻蚀(ThroughSilicon Etch)技术在未来封装领域的前景越来越广阔,干法等离子体硅深刻蚀工艺逐渐成为MEMS加工领域及TSV技术中最炙手可热的工艺之一。硅深刻蚀工艺相对于一般的硅刻蚀工艺的主要区别在于:硅深刻蚀工艺的刻蚀深度远大于一般的刻蚀工艺,硅深刻蚀工艺的刻蚀深度一般为几十微米甚至可以达到上百微米,而一般的硅刻蚀工艺的刻蚀深度则小于1微米。若要刻蚀厚度为几十微米的硅材料,就要求硅深刻蚀工艺具有更快的刻蚀速率、更高的选择比和更大的深宽比。
目前,主流的深硅刻蚀工艺为一家德国公司发明的Bosch工艺。该Bosch工艺的主要特点为:整个刻蚀过程为一个循环单元的多次重复,其中该循环单元包括沉积步骤和刻蚀步骤,即整个刻蚀过程就是沉积步骤和刻蚀步骤的交替循环。但是,沉积步骤和刻蚀步骤的交替循环使得衬底上刻蚀出的图形的侧壁上出现凹凸不平的表面形貌,即刻蚀后衬底侧壁上出现扇形形貌。图1为现有技术中刻蚀后衬底侧壁的示意图,如图1所示,以刻蚀出的图形为槽或孔为例进行说明,在衬底202上刻蚀出槽(或孔)204,在槽204的侧壁206上形成扇形形貌208,即:衬底侧壁上形成扇形形貌208,扇形形貌208的大小可以用d0表征。形成的扇形形貌会造成槽或孔的线宽不均匀,继而对后续的工艺产生不良影响。
综上所述,现有技术中经过深硅刻蚀工艺后衬底侧壁上形成有扇形形貌,从而增加了衬底的侧壁粗糙度。
发明内容
本发明提供一种等离子体处理方法,用以减小衬底上刻蚀出的图形的侧壁粗糙度。
为实现上述目的,本发明提供了一种等离子体处理方法,包括:
向工艺腔室内通入第一反应气体并将所述第一反应气体激发成等离子体;
利用由所述第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,以消除或者减小刻蚀后衬底侧壁的扇形形貌。
可选地,所述向工艺腔室内通入第一反应气体之前还包括:
向所述工艺腔室内通入第二反应气体并将所述第二反应气体激发成等离子体;
利用由所述第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,以去除衬底表面的反应杂质。
可选地,所述第一反应气体为含氟类气体。
可选地,所述含氟类气体包括:CF4、SF6、NF3和CHF3中的一种或其任意组合。
可选地,在利用由所述第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于100mT,上射频电源功率范围为50W至1000W,下射频电源功率范围为0W至50W,所述第一反应气体的流量范围为5sccm至500sccm,等离子体处理的时间为1s至200s。
可选地,在利用由所述第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于20mT,所述上射频电源功率范围为500W至800W,所述下射频电源功率范围为0W至20W,所述第一反应气体的流量范围为50sccm至200sccm,等离子体处理的时间为10s至100s。
可选地,所述第二反应气体为氧气。
可选地,在利用由所述第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于100mT,所述上射频电源功率范围为50W至1000W,所述下射频电源功率范围为0W至50W,所述第二反应气体的流量范围为5sccm至500sccm,等离子体处理的时间为1s至200s。
可选地,在利用由所述第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于20mT,所述上射频电源功率范围为500W至800W,所述下射频电源功率范围为0W至20W,所述第二反应气体的流量范围为50sccm至200sccm,等离子体处理的时间为10s至100s。
本发明具有以下有益效果:
本发明提供的等离子体处理方法的技术方案中,可利用由第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理以消除或者减小扇形形貌,从而极大的减小了衬底的侧壁粗糙度。
附图说明
图1为现有技术中刻蚀出的图形侧壁的示意图;
图2为本发明实施例一提供的一种等离子体处理方法的流程图;
图3为使用本发明实施例一的方法得到的图形侧壁的示意图;
图4为本发明实施例三提供的一种等离子体处理方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的等离子体处理方法进行详细描述。
图2为本发明实施例一提供的一种等离子体处理方法的流程图,如图2所示,该方法包括:
步骤101、向工艺腔室内通入第一反应气体并将第一反应气体激发成等离子体。
本实施例中提供的方法可通过等离子体处理设备来实现。该等离子体处理设备可包括工艺腔室、用于向工艺腔体提供上射频电源功率的上射频电源和用于向工艺腔室内部通入反应气体的气体通入装置。进一步地,等离子体处理设备还包括用于向工艺腔室提供下射频电源功率的下射频电源。其中,上射频电源功率可用于将工艺腔室内的反应气体激发为等离子体,下射频电源功率可用于向工艺腔室提供偏置电场。
本实施例中,在等离子体处理设备对工艺腔室内的衬底完成深硅刻蚀工艺(即Bosch工艺)后,如图1所示,完成深硅刻蚀(Bosch)工艺的衬底上被刻蚀出的图形的侧壁上会出现扇形形貌。为了消除或者减小扇形形貌,本发明是在完成深硅刻蚀工艺后通过本发明中的方法消除或者减小扇形形貌,即在完成深硅刻蚀工艺后首先向工艺腔室内通入第一反应气体并通过上射频电源提供的上射频电源功率将第一反应气体激发成等离子体。
本实施例中,第一反应气体为含氟类气体。其中,含氟类气体可包括:CF4、SF6、NF3和CHF3中的一种或其任意组合。
步骤102、利用由第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,以消除或者减小刻蚀后衬底侧壁的扇形形貌。
本实施例中,在利用由第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,工艺腔室的压力大于0mT且小于或等于100mT,上射频电源功率范围为50W至1000W,下射频电源功率范围为0W至50W,第一反应气体的流量范围为5sccm至500sccm,等离子体处理的时间为1s至200s。
其中,当下射频电源功率为0W时,可认为在等离子体处理过程中下射频电源未向工艺腔室通入下射频电源功率。
利用由第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,可消除或者减小扇形形貌。图3为使用本发明实施例一的方法得到的图形侧壁的示意图,图3以减小扇形形貌为例进行说明,如图3所示,图3与图1的区别在于:执行本实施例提供的方法流程之后,在一定程度上减小了侧壁206上的扇形形貌208,图3中的扇形形貌208的大小可以用d1表征,d1小于d0,因此与图1相比,有效减小了扇形形貌208的大小。本实施例中,由第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,等离子体会对整个侧壁进行刻蚀处理,由于扇形形貌凸出于衬底侧壁,因此等离子体会从各个方向对扇形形貌进行刻蚀处理,从而达到消除或者减小扇形形貌的目的。特别是对于扇形形貌上的凸出部分,等离子体对该凸出部分进行刻蚀处理的速度较快,使得扇形形貌上的凸出部分更容易被刻蚀掉,换言之,扇形形貌上越凸出的部分被等离子体刻蚀的速度越快,从而达到减小或者消除扇形形貌的目的。
本实施例提供的等离子体处理方法的技术方案可利用由第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理以消除或者减小扇形形貌,从而极大的减小了衬底的侧壁粗糙度。
本发明实施例二提供了一种等离子体处理方法,本实施例中的等离子体处理方法和上述实施例一的区别在于:本实施例中,在利用由第一反应气体对刻蚀处理后的衬底进行等离子体处理的过程中,工艺腔室的压力大于0mT且小于或等于20mT,上射频电源功率范围为500W至800W,下射频电源功率范围为0W至20W,第一反应气体的流量范围为50sccm至200sccm,等离子体处理的时间为10s至100s。其余描述可参见实施例一,此处不再赘述。
图4为本发明实施例三提供的一种等离子体处理方法的流程图,如图4所示,该方法包括:
步骤201、向工艺腔室内通入第二反应气体并将第二反应气体激发成等离子体。
本实施例中提供的方法可通过等离子体处理设备来实现。该等离子体处理设备可包括工艺腔室、用于向工艺腔体提供上射频电源功率的上射频电源和用于向工艺腔室内部通入反应气体的气体通入装置。进一步地,等离子体处理设备还包括用于向工艺腔室提供下射频电源功率的下射频电源。其中,上射频电源功率可用于将工艺腔室内的反应气体激发为等离子体,下射频电源功率可用于向工艺腔室提供偏置电场。
本实施例中,在等离子体处理设备对工艺腔室内的衬底完成深硅刻蚀工艺(即Bosch工艺)后,衬底表面会形成反应杂质,由于该反应杂质会影响后续的等离子体处理过程,因此需要预先去除该反应杂质。其中,该反应杂质通常为有机聚合物,例如:光刻胶残余或者有机的反应副产物。
本实施例中,第二反应气体优选为氧气。
步骤202、通过第二反应气体对刻蚀处理后的衬底进行等离子体处理,以去除衬底表面的反应杂质。
本实施例中,在利用由第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,工艺腔室的压力大于0mT且小于或等于100mT,上射频电源功率范围为50W至1000W,下射频电源功率范围为0W至50W,第二反应气体的流量范围为5sccm至500sccm,等离子体处理的时间为1s至200s。
其中,当下射频电源功率为0W时,可认为在等离子体处理过程中下射频电源未向工艺腔室通入下射频电源功率。
利用由第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,可去除衬底表面的反应杂质。
步骤203、向工艺腔室内通入第一反应气体并将第一反应气体激发成等离子体。
对步骤203的具体描述可参见上述实施例一中步骤101的描述,此处不再赘述。
步骤204、利用由第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,以消除或者减小刻蚀后衬底侧壁的扇形形貌。
对步骤204的具体描述可参见上述实施例一中步骤102的描述,此处不再赘述。可选地,对第一反应气体的描述还可以参见实施例二中的描述。
本实施例提供的等离子体处理方法的技术方案可利用由第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,从而达到去除衬底表面的反应杂质的目的。由于本实施例中在执行消除或者减小刻蚀后衬底侧壁的扇形形貌的步骤之前,预先去除了衬底表面的反应杂质,因此有效提高了消除或者减小扇形形貌的效果,从而进一步地减小了衬底的侧壁粗糙度。
本发明实施例四提供了一种等离子体处理方法,本实施例中的等离子体处理方法和上述实施例三的区别在于:或者,本实施例中,在利用由第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,工艺腔室的压力大于0mT且小于或等于20mT,上射频电源功率范围为500W至800W,下射频电源功率范围为0W至20W,第二反应气体的流量范围为50sccm至200sccm,等离子体处理的时间为10s至100s。其余描述可参见实施例三,此处不再赘述。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种等离子体处理方法,其特征在于,包括:
向工艺腔室内通入第一反应气体并将所述第一反应气体激发成等离子体;
利用由所述第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,以消除或者减小刻蚀后衬底侧壁的扇形形貌。
2.根据权利要求1所述的等离子体处理方法,其特征在于,所述向工艺腔室内通入第一反应气体之前还包括:
向所述工艺腔室内通入第二反应气体并将所述第二反应气体激发成等离子体;
利用由所述第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理,以去除衬底表面的反应杂质。
3.根据权利要求1所述的等离子体处理方法,其特征在于,所述第一反应气体为含氟类气体。
4.根据权利要求3所述的等离子体处理方法,其特征在于,所述含氟类气体包括:CF4、SF6、NF3和CHF3中的一种或其任意组合。
5.根据权利要求1所述的等离子体处理方法,其特征在于,在利用由所述第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于100mT,上射频电源功率范围为50W至1000W,下射频电源功率范围为0W至50W,所述第一反应气体的流量范围为5sccm至500sccm,等离子体处理的时间为1s至200s。
6.根据权利要求1所述的等离子体处理方法,其特征在于,在利用由所述第一反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于20mT,所述上射频电源功率范围为500W至800W,所述下射频电源功率范围为0W至20W,所述第一反应气体的流量范围为50sccm至200sccm,等离子体处理的时间为10s至100s。
7.根据权利要求2所述的等离子体处理方法,其特征在于,所述第二反应气体为氧气。
8.根据权利要求2所述的等离子体处理方法,其特征在于,在利用由所述第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于100mT,所述上射频电源功率范围为50W至1000W,所述下射频电源功率范围为0W至50W,所述第二反应气体的流量范围为5sccm至500sccm,等离子体处理的时间为1s至200s。
9.根据权利要求2所述的等离子体处理方法,其特征在于,在利用由所述第二反应气体激发的等离子体对刻蚀处理后的衬底进行等离子体处理的过程中,所述工艺腔室的压力大于0mT且小于或等于20mT,所述上射频电源功率范围为500W至800W,所述下射频电源功率范围为0W至20W,所述第二反应气体的流量范围为50sccm至200sccm,等离子体处理的时间为10s至100s。
CN201210420577.9A 2012-10-29 2012-10-29 等离子体处理方法 Pending CN103789771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210420577.9A CN103789771A (zh) 2012-10-29 2012-10-29 等离子体处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210420577.9A CN103789771A (zh) 2012-10-29 2012-10-29 等离子体处理方法

Publications (1)

Publication Number Publication Date
CN103789771A true CN103789771A (zh) 2014-05-14

Family

ID=50665814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210420577.9A Pending CN103789771A (zh) 2012-10-29 2012-10-29 等离子体处理方法

Country Status (1)

Country Link
CN (1) CN103789771A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303512B1 (en) * 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
CN1675750A (zh) * 2002-08-16 2005-09-28 优利讯美国有限公司 使用离散气体切换方法的高纵横比/深度蚀刻中的侧壁平滑
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303512B1 (en) * 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
CN1675750A (zh) * 2002-08-16 2005-09-28 优利讯美国有限公司 使用离散气体切换方法的高纵横比/深度蚀刻中的侧壁平滑
CN102031525A (zh) * 2009-09-29 2011-04-27 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法

Similar Documents

Publication Publication Date Title
EP2595180B1 (en) Etching method
JP2009510750A (ja) シリコンを促進エッチングする方法
Kolari Deep plasma etching of glass with a silicon shadow mask
US20150309474A1 (en) Process for manufacturing a strengthened timepiece component and corresponding timepiece component and timepiece
CN105584986A (zh) 一种硅深孔刻蚀方法
EP2924000B1 (en) Substrate etching method
CN103280407B (zh) ∑形凹槽的制作方法
CN108573867B (zh) 硅深孔刻蚀方法
JP2015098082A (ja) 構造化された表面を製作する方法
Gharooni et al. A novel non-sequential hydrogen-pulsed deep reactive ion etching of silicon
CN105679700A (zh) 硅深孔刻蚀方法
CN104671193A (zh) 深硅刻蚀方法
CN103887164A (zh) 一种深硅刻蚀方法
CN104916577B (zh) 斜孔刻蚀方法
CN103789771A (zh) 等离子体处理方法
TWI589516B (zh) 製造半導體裝置的方法
CN105097440A (zh) 一种深硅刻蚀方法
JP2016207753A (ja) プラズマエッチング方法
Golishnikov et al. Research and development of deep anisotropic plasma silicon etching process to form MEMS structures
CN108133888B (zh) 一种深硅刻蚀方法
CN105712291B (zh) 斜槽刻蚀方法
CN103839870B (zh) 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法
CN104851779A (zh) 一种半导体器件的制造方法
CN105329840A (zh) 斜孔刻蚀方法
CN104637866A (zh) 硅通孔刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140514