JP2023549813A - シリコンチップのエッチング方法 - Google Patents

シリコンチップのエッチング方法 Download PDF

Info

Publication number
JP2023549813A
JP2023549813A JP2023528429A JP2023528429A JP2023549813A JP 2023549813 A JP2023549813 A JP 2023549813A JP 2023528429 A JP2023528429 A JP 2023528429A JP 2023528429 A JP2023528429 A JP 2023528429A JP 2023549813 A JP2023549813 A JP 2023549813A
Authority
JP
Japan
Prior art keywords
etching
silicon
etching step
gas
mixed gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023528429A
Other languages
English (en)
Inventor
ハイユン ヂュ
ヂョンウェイ ジィァン
ジン ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Publication of JP2023549813A publication Critical patent/JP2023549813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

本願はシリコンチップのエッチング方法を提供し、メインエッチングステップであって、シリコンチップ上のパターンが所定のアスペクト比に達するまで、シリコンチップをエッチングするように第1混合ガスを用いてプラズマエッチングプロセスを行い、第1混合ガスはシリコンをエッチングして、シリコンと反応して不揮発性反応生成物を生成することができるように設定されるステップと、補助エッチングステップであって、第2混合ガスを用いてプラズマエッチングプロセスを行い、第2混合ガスはシリコンと反応して不揮発性反応生成物を生成できるように設定され、且つ補助エッチングステップにおける不揮発性反応生成物の生成速度がメインエッチングステップにおける不揮発性反応生成物の生成速度よりも大きいステップと、シリコンチップ上のパターンが所定のエッチング深さに達するまで、メインエッチングステップと補助エッチングステップを少なくとも1回交互に実行するステップと、を含む。本願を応用すると、従来技術における高アスペクト比のディープシリコンエッチングにおいて発生しやすい、側壁形態が粗くて滑らかではない問題を解決することができる。

Description

本発明は半導体プロセスの技術分野に関し、具体的に、シリコンチップのエッチング方法に関する。
プラズマエッチングプロセスは半導体製造過程に広く応用されている。プラズマの異方性エッチング特性によって集積回路素子の寸法をさらに縮小させ、それにより集積回路の将来数十年の持続的な繁栄にしっかりした基礎を作った。
そして、集積回路素子の寸法が絶えず縮小して、ムーアの法則(集積回路において収容できるトランジスタの数が約24ヶ月経つたびに1倍増加する)の限界が近づいているにつれて、人々はシリコンチップ(ウェハ又はシリコンウェハとも称される)の垂直方向においてより多くの空間を作ることでより多くの電子素子を置くように試みている。高アスペクト比のエッチングプロセスを応用すると、より精密なマイクロナノ構造を製造できるが、既存の高アスペクト比のエッチングプロセス例えばディープトレンチシリコンのエッチングにおいて、エッチングパターンが等方性エッチングとして表現され、即ち横方向にひどくエッチングされ、例えば、boshプロセスを用いてディープシリコンエッチングを行うとき、パターン(トレンチ又はスルーホール)の側壁にスカラップ効果(Scallop)が発生することとなり、側壁形態が粗くて滑らかではないことをもたらしてしまう。
本発明は、従来技術における技術的課題の1つを少なくとも解決し、シリコンチップのエッチング方法を提供し、従来技術における高アスペクト比のディープシリコンエッチングにおいて発生しやすい、側壁形態が粗くて滑らかではない課題を解決するように意図されている。
本発明の目的を実現するために、シリコンチップのエッチング方法を提供し、
メインエッチングステップであって、前記シリコンチップ上のパターンが所定のアスペクト比に達するまで、前記シリコンチップをエッチングするように第1混合ガスを用いてプラズマエッチングプロセスを行い、前記第1混合ガスはシリコンをエッチングして、シリコンと反応して不揮発性反応生成物を生成することができるように設定されるステップと、
補助エッチングステップであって、第2混合ガスを用いてプラズマエッチングプロセスを行い、前記第2混合ガスはシリコンと反応して不揮発性反応生成物を生成できるように設定され、且つ前記補助エッチングステップにおける前記不揮発性反応生成物の生成速度が前記メインエッチングステップにおける前記不揮発性反応生成物の生成速度よりも大きいステップと、
前記シリコンチップ上のパターンが所定のエッチング深さに達するまで、前記メインエッチングステップと前記補助エッチングステップを少なくとも1回交互に実行するステップと、を含む。
任意選択的に、前記所定のエッチング深さが目標エッチング深さよりも小さく、
前記メインエッチングステップと前記補助エッチングステップを少なくとも1回交互に実行した後、前記シリコンチップ上のパターンが前記目標エッチング深さに達するように前記メインエッチングステップを再び1回実行する。
任意選択的に、前記メインエッチングステップが完了するたびに達する前記所定のアスペクト比はN-1:1以上且つN:1以下であり、ここで、Nが前記メインエッチングステップの順序番号である。
任意選択的に、前記所定のアスペクト比が3:1以上且つ5:1以下である。
任意選択的に、前記補助エッチングステップの実行時間が2s以上且つ3s以下である。
任意選択的に、前記第1混合ガスは六フッ化硫黄を含み、酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素のうちの1種又は複数種をさらに含み、前記第2混合ガスは酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素のうちの1種又は複数種を含む。
任意選択的に、前記第1混合ガス及び第2混合ガスに含まれる酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素の4種のガス種類は完全に同じである場合、前記第1混合ガスに含まれるこの4種のガスのうちの各種のガスの流量はいずれも前記第2混合ガスに含まれるこの4種のガスのうちの同種のガスの流量よりも小さく、
前記第1混合ガス及び第2混合ガスに含まれる酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素の4種のガス種類は少なくとも部分的に異なる場合、前記第1混合ガスにおける4種のガスの総流量は前記第2混合ガスにおける4種のガスの総流量よりも小さい。
任意選択的に、前記第2混合ガスは六フッ化硫黄をさらに含む。
任意選択的に、前記第1混合ガスは六フッ化硫黄、酸素、臭化水素及び四フッ化ケイ素を含み、且つ前記六フッ化硫黄、酸素、臭化水素及び四フッ化ケイ素の流量比が(1.7-2.3):(1.3-1.7):(13-17):1である。
任意選択的に、前記メインエッチングステップを実行するとき、上部RF電力が300W以上且つ2500W以下であり、下部RF電力が15W以上且つ800W以下であり、チャンバ圧力が10mT以上且つ90mT以下であり、
前記補助エッチングステップを実行するとき、上部RF電力が500W以上且つ2000W以下であり、下部RF電力が50W以上且つ500W以下であり、チャンバ圧力が10mT以上且つ100mT以下である。
任意選択的に、1回目の前記メインエッチングステップを実行する前に、
プリエッチングステップであって、前記シリコンチップをエッチングして前記シリコンチップの表面の酸化層を除去するように、プリエッチングガスを用いてプラズマエッチングプロセスを行うステップをさらに含む。
本願は以下の有益な効果を有する。
本願に係るシリコンチップのエッチング方法は、メインエッチングステップと補助エッチングステップを少なくとも1回交互に実行することを含み、メインエッチングステップに用いた第1混合ガスがシリコンチップをエッチングでき、且つ該第1混合ガスと補助エッチングステップに用いた第2混合ガスとがいずれもエッチング過程においてシリコンと反応して不揮発性反応生成物を生成でき、該不揮発性反応生成物がパターンの側壁及び頂部に付着されて保護層を形成でき、シリコンエッチングの等方性を抑制し、シリコンエッチングが異方性であることが確保されるとともに、補助エッチングステップにおける不揮発性反応生成物の生成速度をメインエッチングステップにおける不揮発性反応生成物の生成速度よりも大きくすることにより、パターンの側壁の保護を強化するように、メインエッチングステップよりも補助エッチングステップにおける同一時間内に生成した不揮発性反応生成物をより多くすることができ、それにより次のメインエッチングステップにおける横方向のエッチングを低減することができ、横方向のエッチングの低減は、横方向のエッチングが過度に進行することによるスカラップ効果を回避でき、これによりパターンの側壁の粗度を明らかに改善してより滑らかな側壁形態を得て、その後のゲート酸化物の成長及び多結晶シリコンの充填に一層寄与する一方、頂部での「アンダーカット」現象(under cut)の発生をさらに抑制することができる。
図1は従来技術におけるスカラップ効果があるパターン形態を示す図である。 図2は従来技術における「アンダーカット」現象が発生するトレンチ形態を示す図である。 図3は従来技術における切り立った側壁を有するパターン形態を示す図である。 図4は本願の実施例に係るシリコンチップのエッチング方法を示すフローチャートである。 図5aは本願の実施例に係るシリコンチップのエッチング方法を用いて得たトレンチ形態を示す図である。 図5bは本願の実施例に係るシリコンチップのエッチング方法を用いて得たトレンチ形態を示す図である。 図5cは本願の実施例に係るシリコンチップのエッチング方法を用いて得たトレンチ形態を示す図である。 図5dは本願の実施例に係るシリコンチップのエッチング方法を用いて得たトレンチ形態を示す図である。 図5eは本願の実施例に係るシリコンチップのエッチング方法を用いて得たトレンチ形態を示す図である。
以下に本願を詳しく説明し、本願の実施例の例は図面に示され、終始同様又は類似の番号は同様又は類似の部材、或いは同様又は類似の機能を有する部材を示す。また、既知の技術の詳細な説明は示される本願の特徴にとって不必要なものであれば、省略する。以下に図面を参照しつつ説明した実施例は例示的なものであって、単に本願を解釈するためのものであるが、本願を制限しないものと解釈されるべきである。
当業者であれば理解されるように、特に定義しない限り、ここに使用されるすべての用語(技術用語及び科学用語を含む)は、当業者が一般的に理解するものと同じ意味を有する。さらに理解されるように、汎用辞書に定義されたそれらの用語は従来技術のコンテクストにおける意味と一致する意味を有すると理解されるべきであり、且つここのように特に定義しない限り、理想化されたもの又は正式な意味で解釈することがない。
当業者であれば理解されるように、特に説明しない限り、ここに使用される単数形式の「一」、「1つ」及び「該」は複数形式も含んでもよい。理解されるように、素子が他の素子に「接続」又は「結合」されると称される場合、直接に他の素子に接続又は結合されてもよく、又は中間素子があってもよい。また、ここに使用される「接続」又は「結合」は無線接続又は無線結合を含んでもよい。ここに使用される用語「及び/又は」は関連する列挙した1つ又は複数の項目のすべて又はいずれか1つのユニット及びすべての組み合わせを含む。
以下に図面を参照しながら具体的な実施例によって本願の技術解決手段、及び本願の技術解決手段が上記技術的問題をどのように解決するかを詳しく説明する。
本実施例は従来技術における高アスペクト比のエッチングプロセス過程において側壁形態が粗くて滑らかではない問題が生じる原因について研究・分析した結果、エッチングステップと蒸着ステップを交互に実行する方法によって高アスペクト比のエッチングプロセスを行う場合、エッチングガスの化学的活性が比較的高いため、エッチングされたパターン(トレンチ又は穴)が等方性エッチングとして表現され、即ち横方向に強く腐食され、横方向にひどくエッチングされることをもたらし、エッチングステップと蒸着ステップを交互に実行する過程において、蒸着ステップにて形成された保護層がパターンの側壁を保護できるが、該保護層がエッチングステップにおける等方性エッチングを抑制できず、このため、複数回繰り返した後、側壁に図1に示されるスカラップ効果(Scallop)が発生する恐れがある、ということを発見した。また、エッチング深さが一定の程度に達する場合、パターンの頂部は長期間にわたってエッチングガスにより腐食された場合、さらに図2に示される「アンダーカット」現象(under cut)が発生することとなり、続いて重要な寸法の損失をもたらしてしまう。且つ、エッチングステップと蒸着ステップを交互に行う該プロセスは図3に示される切り立った側壁を有する形態を得るだけであり、TSV(シリコンスルーホールエッチング)、IGBT(絶縁ゲート双極性トランジスタ)などの電源デバイスの場合には、少々傾斜したトレンチ角度がゲート酸化物の生成及び多結晶シリコンの追加充填にさらに適用される。
上記分析・研究に基づいて、本実施例はシリコンチップのエッチング方法(以下にエッチング方法と略称される)を提供し、任意のプラズマエッチング装置に適用されてもよく、集積回路MEMS(マイクロエレクトロメカニカルシステム)、TSV及びIGBTなどの分野におけるシリコン深穴及びトレンチエッチングプロセスに応用されてもよく、特にシリコンチップにおいてエッチングして高アスペクト比のパターンを得ることに適用される。シリコンチップは例えばシリコンのウェハであり、シリコンは単結晶シリコンであってもよく、多結晶シリコンであってもよい。シリコンチップにおいてエッチングするパターンは断面が矩形のトレンチであってもよく、断面が円形のスルーホール又は凹溝であってもよく、本実施例はこれを具体的に制限しない。
図4に示すように、本実施例に係るシリコンチップのエッチング方法は、
メインエッチングステップS1であって、シリコンチップ上のパターンが所定のアスペクト比に達するまで、シリコンチップをエッチングするように第1混合ガスを用いてプラズマエッチングプロセスを行い、第1混合ガスはシリコンをエッチングして、シリコンと反応して不揮発性反応生成物を生成することができるように設定されるステップと、
補助エッチングステップS2であって、第2混合ガスを用いてプラズマエッチングプロセスを行い、第2混合ガスはシリコンと反応して不揮発性反応生成物を生成できるように設定され、且つ補助エッチングステップにおける不揮発性反応生成物の生成速度がメインエッチングステップにおける前記不揮発性反応生成物の生成速度よりも大きいステップと、
シリコンチップ上のパターンが所定のエッチング深さに達するまで、メインエッチングステップS1と補助エッチングステップS2を少なくとも1回交互に実行するステップと、を含んでもよい。
上記プラズマエッチングプロセスは具体的に、半導体プロセス装置のプロセスチャンバ内に第1混合ガスを供給し、且つ上部RF電源及び下部RF電源をオンにし、上部RF電源から上部電極に印加した上部RF電力は第1混合ガスを励起してプラズマを形成することができ、下部RF電源からプロセスチャンバにおけるベースに印加した下部RF電力はプラズマを引き付けてシリコンチップに向かって移動させることができる。いくつかの選択可能な実施例では、誘導結合プラズマエッチング装置を用いて上記プラズマエッチングプロセスを行うことができる。
なお、メインエッチングステップS1の回数の増加につれて、パターンのエッチング深さも絶えず増大することとなり、従って、各回のメインエッチングステップS1が達する所定のアスペクト比は異なり、実際の応用では、各回のメインエッチングステップS1が達しようとする所定のアスペクト比はエッチング速度、エッチング時間、ガス流量などのプロセスパラメータに基づいて予測されてもよい。
所謂のアスペクト比とは、パターン(トレンチ又は穴)の深さと幅との比を指す。
本願の別の具体的な実施形態では、メインエッチングステップS1が完了するたびに達する所定のアスペクト比はN-1:1以上且つN:1以下であり、ここで、Nがメインエッチングステップの順序番号である。任意選択的に、所定のアスペクト比が3:1以上且つ5:1以下である。
例えば、1回目のメインエッチングステップS1を行うとき、所定のアスペクト比1:1にエッチングしたとき、補助エッチングステップS2に切り替え、該補助エッチングステップS2が完了した(エッチング時間が例えば2~3sである)後に2回目のメインエッチングステップS1に切り替えてもよく、2回目のメインエッチングステップS1を行うとき、所定のアスペクト比が2:1である場合に補助エッチングステップS2に切り替え、該補助エッチングステップS2が完了した後に3回目のメインエッチングステップS1に切り替えてもよく、3回目のメインエッチングステップS1を行うとき、所定のアスペクト比が3:1である場合に補助エッチングステップS2に切り替えてもよく、シリコンチップ上のパターンが所定のエッチング深さに達するまで、このようにメインエッチングステップS1と補助エッチングステップS2を交互に実行し、次にメインエッチングステップS1を最後に実行し、最後のメインエッチングステップS1におけるエッチングが完了した後、目標エッチング深さを有するパターンを得る。
なお、メインエッチングステップS1と補助エッチングステップS2を交互に行う循環回数は具体的に所定のエッチング深さ及び形態の要件などに応じて設定されてもよく、比較的高いアスペクト比のディープシリコンエッチングプロセスの場合には、より滑らかな高アスペクト比のパターンを得るように循環回数を適当に増加してもよい。
メインエッチングステップS1と補助エッチングステップS2を行う過程において、生成された上記不揮発性反応生成物はパターンの側壁及び頂部に付着されて保護層を形成でき、該保護層はシリコンエッチングの等方性を抑制して、シリコンエッチングが異方性である(即ち、深さ方向におけるエッチングが幅方向におけるエッチングよりも遥かに大きく、ひいては深さ方向におけるエッチングのみを行う)ことが確保されるとともに、これらの不揮発性反応生成物がパターンの側壁に付着されることによりマスク(例えば、シリカマスク)とのエッチング選択比を増加させることもでき、これにより、マスクが過度にエッチングされることを回避し、さらに上記「アンダーカット」現象の発生を回避することができる。
メインエッチングステップS1と補助エッチングステップS2を行う過程においていずれもシリコンと反応して不揮発性反応生成物を生成することにより、メインエッチングステップS1及び補助エッチングステップS2において行われるシリコンエッチングがいずれも異方性であることが確保され、それにより横方向のエッチングを低減することができるとともに、補助エッチングステップにおける不揮発性反応生成物の生成速度をメインエッチングステップにおける不揮発性反応生成物の生成速度よりも大きくすることにより、パターンの側壁の保護を強化するようにメインエッチングステップS1よりも補助エッチングステップS2における同一時間内に生成された不揮発性反応生成物をより多くすることができ、それにより後続のメインエッチングステップS1における横方向のエッチングを低減することができ、即ち、横方向のエッチングを低減するように補助エッチングステップS2を利用して十分な厚さを有する保護層を生成することができ、横方向のエッチングの低減は、横方向のエッチングが過度に進行することによるスカラップ効果を回避でき、これによりパターンの側壁の粗度を明らかに改善してより滑らかな側壁形態を得て、その後のゲート酸化物の成長及び多結晶シリコンの充填に一層寄与する一方、頂部での「アンダーカット」現象(under cut)の発生をさらに抑制することができる。
なお、上記補助エッチングステップS2は横方向のエッチングを低減するように主により多くの不揮発性反応生成物を生成するためのものであり、このような場合、任意選択的に、上記第2混合ガスはシリコンをエッチングできるガスを含まなくてもよく、又は、シリコンをエッチングできるガスを含んで補助エッチングステップS2におけるエッチング速度をメインエッチングステップS1におけるエッチング速度よりも小さくしてもよく、このように、少量のシリコンをエッチングするとともに、より多くの不揮発性反応生成物を生成することに寄与し、その生成量でパターンの側壁を完全に覆うようにし、側壁の滑らかさを向上させる。
さらに、なお、本実施例は各回の補助エッチングステップS2におけるエッチング時間も具体的に制限せず、且つ異なる回の補助エッチングステップS2におけるエッチング時間が同じであってもよく、異なってもよい。
本願の別の具体的な実施形態では、上記所定のエッチング深さが目標エッチング深さよりも小さく、該目標エッチング深さがすなわち最終的に得たパターンのエッチング深さである。このような場合、メインエッチングステップS1と補助エッチングステップS2を少なくとも1回交互に実行した後、シリコンチップ上のパターンが目標エッチング深さに達するようにメインエッチングステップS1を再び1回実行する。メインエッチングステップS1を最後に実行することにより、側壁に比較的少ない不揮発性反応生成物が形成されるようにすることができ、側壁が少々傾斜したパターンを得ることにさらに寄与し、且つ、メインエッチングステップS1におけるエッチング速度が比較的速いため、エッチング深さが目標エッチング深さに速く達することができるようにし、それにより全体のエッチング効率を向上させることができる。
上記所定のエッチング深さは目標エッチング深さよりも小さくてそれに近い数値であってもよい。当然ながら、実際の応用では、上記所定のエッチング深さを目標エッチング深さに等しくしてもよく、このような場合、メインエッチングステップS1と補助エッチングステップS2を少なくとも1回交互に実行した後、メインエッチングステップS1を再び1回実行する必要がない。
本願の1つの具体的な実施形態では、上記第1混合ガス及び第2混合ガスのそれぞれの種類は複数ある。例えば、第1混合ガスは六フッ化硫黄(SF6)を含んでもよく、酸素(O2)、臭化水素(HBr)、四フッ化ケイ素及び四塩化ケイ素(SiF4)のうちの1種又は複数種をさらに含んでもよい。六フッ化硫黄(SF6)はシリコンチップをエッチングするためのものであり、臭化水素(HBr)、四フッ化ケイ素(SiF4)、四塩化ケイ素(SiCl4)及び酸素(O2)などのガスはシリコンと反応(直接反応及び間接反応を含んでもよい)してシリカ及びSi-Br-O、SiOFx、SiOClxなどの反応生成物(ポリマー)を形成してもよい。エッチングプロセスを行うとき、ベースに印加した下部RF電力によってベースにRFバイアス電圧を形成することができ、該RFバイアス電圧はプラズマを引き付けてシリコンをエッチングさせるとともに、これらの不揮発性反応生成物を引き付けてパターン(トレンチ又は穴)の側壁に付着させることができる。
上記第1混合ガスのシリコン(Si)エッチング過程における主なエッチング原理は以下のとおりである。
(1)SF6が主なエッチングガスとされ、その反応過程は、
SF6↑-→SxFy↑+F↑、Si+4F-→Si F4↑であり、
(2)O2とSiがSiO2を生成し、SiO2が側壁を保護するためのものである。
(3)SiF4(SiCl4)と酸素プラズマがSiOFx(SiOClx)ポリマーを生成し、該ポリマーが横方向のエッチングを低減するようにパターンの側壁及び頂部に付着されてもよく、具体的な反応過程は、
SiFx+O->SiOFxであり、
(4)HBrとSiが反応してSi-Brポリマーを生成し、該ポリマーがパターンの側壁に付着されてもよく、且つ、O2とSi-Brポリマーが反応してSiO2とSi-Br-Oとのポリマーを生成し、該ポリマーがパターンの側壁をさらに保護することができる。
本願の1つの選択可能な実施形態では、第1混合ガスはさらにヘリウムガス(He)を含んでもよく、ヘリウムガスは希釈ガスとされてもよく、プロセスチャンバの圧力を確保する条件で他の種類のガスの流量を調整するためのものであり、例えば、ヘリウムガスの流量を増加させることで他の種類のガスの流量を減少させることができる。また、ヘリウムガスは良好な熱伝導ガスとしてエッチングの均一性を向上させることができる。
本願の1つの具体的な実施形態では、第1混合ガスは六フッ化硫黄、酸素、臭化水素及び四フッ化ケイ素の4種のガスを含んでもよく、上記反応原理に基づいて様々なガスの流量を設計することができ、例えば、六フッ化硫黄、酸素、臭化水素及び四フッ化ケイ素の流量比が(1.7-2.3):(1.3-1.7):(13-17):1であり、このように設定すると、様々なガスがシリコンのエッチング過程において十分に反応できるようにし、且つエッチング速度を確保する前提で、パターンの側壁を効果的に保護する作用を果たすように不揮発性反応生成物の生成量を増加させることができる。好ましくは、六フッ化硫黄、酸素、臭化水素及び四フッ化ケイ素の流量比が2:1.5:15:1であり、該比率の場合にはパターンの側壁の保護作用が最も良い。さらに、六フッ化硫黄及び酸素の流量はいずれも10sccm以上且つ200sccm以下であってもよく、臭化水素は選択可能なプロセス調整ガスとされてもよく、その流量が5sccm以上且つ1000sccm以下であってもよい。
本願の別の具体的な実施形態では、メインエッチングステップS1を実行するとき、上部RF電源が出力する上部RF電力(連続波)の値範囲は300W以上且つ2500W以下であってもよく、下部RF電源が出力する下部RF電力(連続波)の値範囲は15W以上且つ800W以下であってもよい。任意選択的に、上部RF電源及び下部RF電源の周波数はいずれも13.56MHzであってもよい。プロセスチャンバ内の圧力(即ち、チャンバ圧力)の値範囲は10mT以上且つ90mT以下であってもよく、ベース(例えば、静電チャック)の温度範囲は100℃以下であってもよく、好ましくは20℃以上且つ80℃以下であり、プロセスチャンバの温度は10℃以上且つ40℃以下であってもよい。
本実施例に採用されたエッチング方法において、メインエッチングステップS1及び補助エッチングステップS2はいずれも比較的低いプロセス圧力の条件で行われてもよく、これにより、エネルギー消費を低減して資源を節約することができる。なお、上記電力、単位面積当たりの圧力及び温度などのパラメータは単に本実施例の具体的な実施形態であり、本実施例はこれに限定されるものではない。
第1混合ガスの設計と同様に、第2混合ガスは酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素のうちの1種又は複数種も含んでもよく、これを基に、任意選択的に、エッチングのために、第2混合ガスは適量の六フッ化硫黄も含んでもよい。
本願の1つの選択可能な実施形態では、第1混合ガス及び第2混合ガスに含まれる酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素の4種のガス種類は完全に同じである場合、第1混合ガスに含まれるこの4種のガスのうちの各種のガスの流量はいずれも第2混合ガスに含まれるこの4種のガスのうちの同種のガスの流量よりも小さい。即ち、メインエッチングガスにおける酸素及び/又は臭化水素及び/又は四フッ化ケイ素及び/又は四塩化ケイ素の流量はそれぞれ補助エッチングガスにおける酸素及び/又は臭化水素及び/又は四フッ化ケイ素及び/又は四塩化ケイ素の流量よりも小さくてもよい。例えば、メインエッチングガスにおける酸素の流量は補助エッチングガスにおける酸素の流量よりも小さく、又は、メインエッチングガスにおける臭化水素の流量は補助エッチングガスにおける臭化水素の流量よりも小さく、又は、メインエッチングガスにおける四フッ化ケイ素の流量は補助エッチングガスにおける四フッ化ケイ素の流量よりも小さい。第1混合ガス及び第2混合ガスに含まれる酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素の4種のガス種類は少なくとも部分的に異なる(即ち、部分的に異なり又は完全に異なる)場合、第1混合ガスにおける4種のガスの総流量は第2混合ガスにおける4種のガスの総流量よりも小さい。このように設定すると、補助エッチングステップS2において十分多くの不揮発性反応生成物を生成できることが確保され、横方向のエッチングをさらに低減し、エッチングパターンの側壁及び頂部に対してより効果的な保護作用を果たし、これにより、一層高いアスペクト比のシリコンエッチング過程においてより良い側壁形態を得ることが確保される。
本願の別の具体的な実施形態では、補助エッチングステップS2を実行するとき、上部RF電源が出力する上部RF電力(連続波)の値範囲は500W以上且つ2000W以下であってもよく、下部RF電源が出力する下部RF電力(連続波)の値範囲は50W以上且つ500W以下であってもよく、上部RF電源及び下部RF電源の周波数はいずれも13.56MHzであってもよく、プロセスチャンバ内の圧力(即ち、チャンバ圧力)の値範囲は10mT以上且つ100mT以下であり、プロセスチャンバの温度は10℃以上且つ40℃以下であってもよい。なお、ここの電力、単位面積当たりの圧力及び温度などのパラメータは単に本実施例の具体的な実施形態であり、本実施例はこれに限定されるものではない。
本願の1つの選択可能な実施形態では、1回目のメインエッチングステップS1を実行する前に、
プリエッチングステップであって、シリコンチップをエッチングしてシリコンチップの表面の酸化層を除去するように、プリエッチングガスを用いてプラズマエッチングプロセスを行うステップをさらに含む。
プリエッチングガスはシリコンの表面の酸化層を除去するように四フッ化炭素(CF4)又は他のフッ素含有の炭化水素系有機ガス(CHxy)のうちの1種又は複数種の組み合わせを含んでもよい。
本願の1つの代表的な実施例では、シリコンチップの重要な寸法が0.3μmであり、パターンの目標エッチング深さが1.6μmであるように求められ、目標アスペクト比が約5:1である。下記表1を参照し、該エッチング方法は4つの段階に分けられてもよい。
第1段階は、順次行われるプリエッチングステップ、1回目のメインエッチングステップS1及び1回目の補助エッチングステップS2を含み、1回目のメインエッチングステップS1を行うとき、所定のアスペクト比1:1にエッチングしたとき、1回目の補助エッチングステップS2に切り替えてもよく、1回目の補助エッチングステップS2におけるエッチング時間が約2~3sである。
第2段階は、順次行われる2回目のメインエッチングステップS1及び2回目の補助エッチングステップS2を含み、2回目のメインエッチングステップS1を行うとき、所定のアスペクト比2:1にエッチングしたとき、2回目の補助エッチングステップS2に切り替えてもよく、2回目の補助エッチングステップS2におけるエッチング時間が約2~3sである。
第3段階は、順次行われる3回目のメインエッチングステップS1及び3回目の補助エッチングステップS2を含み、3回目のメインエッチングステップS1を行うとき、所定のアスペクト比3:1にエッチングしたとき、3回目の補助エッチングステップS2に切り替えてもよく、3回目の補助エッチングステップS2におけるエッチング時間が約2~3sである。
第4段階は、順次行われる4回目のメインエッチングステップS1、4回目の補助エッチングステップS2及び5回目のメインエッチングステップS1を含み、4回目のメインエッチングステップS1を行うとき、所定のアスペクト比4:1にエッチングしたとき、4回目の補助エッチングステップS2に切り替えてもよく、4回目の補助エッチングステップS2におけるエッチング時間が約2~3sであり、所定のアスペクト比5:1にエッチングするまで5回目のメインエッチングステップS1を行い、これにより、図5a~5eに示される側壁が滑らかで頂部にunder cutがないエッチング形態図を得る。
Figure 2023549813000002
要するに、本実施例に係るシリコンチップのエッチング方法は、メインエッチングステップと補助エッチングステップを少なくとも1回交互に実行することを含み、メインエッチングステップに用いた第1混合ガスがシリコンチップをエッチングでき、且つ該第1混合ガスと補助エッチングステップに用いた第2混合ガスとがいずれもエッチング過程においてシリコンと反応して不揮発性反応生成物を生成でき、該不揮発性反応生成物がパターンの側壁及び頂部に付着されて保護層を形成でき、シリコンエッチングの等方性を抑制し、シリコンエッチングが異方性であることが確保されるとともに、補助エッチングステップにおける不揮発性反応生成物の生成速度をメインエッチングステップにおける不揮発性反応生成物の生成速度よりも大きくすることにより、パターンの側壁の保護を強化するように、メインエッチングステップよりも補助エッチングステップにおける同一時間内に生成した不揮発性反応生成物をより多くすることができ、それにより次のメインエッチングステップにおける横方向のエッチングを低減することができ、横方向のエッチングの低減は、横方向のエッチングが過度に進行することによるスカラップ効果を回避でき、これによりパターンの側壁の粗度を明らかに改善してより滑らかな側壁形態を得て、その後のゲート酸化物の成長及び多結晶シリコンの充填に一層寄与する一方、頂部での「アンダーカット」現象(under cut)の発生をさらに抑制することができる。
理解されるように、以上の実施形態は単に本願の原理を説明するために用いた例示的な実施形態であるが、本願はこれに限定されるものではない。当業者であれば、本願の主旨及び本質を逸脱せずに、種々の変形及び改良を行うことができ、これらの変形及び改良も本願の保護範囲として見なされる。
本願の説明において、理解されるように、用語「中心」、「上」、「下」、「前」、「後」、「左」、「右」、「鉛直」、「水平」、「頂」、「底」、「内」、「外」などで示される方位又は位置関係は図面に示される方位又は位置関係に基づいたものであり、本願を説明しやすくし及び説明を簡素化するためのものに過ぎず、指す装置又は素子が必ず特定の方位を有し、特定の方位で構成及び操作しなければならないことを指示又は暗示するのではなく、従って、本願を制限するものではないと理解されるべきである。
用語「第1」、「第2」は説明のためのものに過ぎず、相対重要性を指示又は暗示し、或いは指示する技術的特徴の数を暗示的に示すものではないと理解されるべきである。これにより、「第1」、「第2」で限定された特徴は1つ又は複数の該特徴を明示的又は暗示的に含んでもよい。本願の説明において、特に説明しない限り、「複数」の意味が2つ以上である。
本願の説明において、なお、特に明確に規定及び限定しない限り、用語「取り付け」、「連結」、「接続」は広義に理解されるべきであり、例えば、固定接続、取り外し可能な接続又は一体接続であってもよく、直接連結、中間素子による間接連結、2つの素子の内部の連通であってもよい。当業者であれば、具体的な状況に応じて上記用語の本願における具体的な意味を理解することができる。
本明細書の説明において、具体的な特徴、構造、材料又は特性はいずれか1つ又は複数の実施例又は例において適切な方式で組み合わせられてもよい。
以上は単に本願の実施形態の一部であり、指摘すべきことは、当業者であれば、本願の原理を逸脱せずに、さらに種々の改良及び潤色を行うことができ、これらの改良及び潤色も本願の保護範囲として見なされるべきである。

Claims (11)

  1. シリコンチップのエッチング方法であって、
    メインエッチングステップであって、前記シリコンチップ上のパターンが所定のアスペクト比に達するまで、前記シリコンチップをエッチングするように第1混合ガスを用いてプラズマエッチングプロセスを行い、前記第1混合ガスはシリコンをエッチングして、シリコンと反応して不揮発性反応生成物を生成することができるように設定されるステップと、
    補助エッチングステップであって、第2混合ガスを用いてプラズマエッチングプロセスを行い、前記第2混合ガスはシリコンと反応して不揮発性反応生成物を生成できるように設定され、且つ前記補助エッチングステップにおける前記不揮発性反応生成物の生成速度が前記メインエッチングステップにおける前記不揮発性反応生成物の生成速度よりも大きいステップと、
    前記シリコンチップ上のパターンが所定のエッチング深さに達するまで、前記メインエッチングステップと前記補助エッチングステップを少なくとも1回交互に実行するステップと、を含むことを特徴とするシリコンチップのエッチング方法。
  2. 前記所定のエッチング深さが目標エッチング深さよりも小さく、
    前記メインエッチングステップと前記補助エッチングステップを少なくとも1回交互に実行した後、前記シリコンチップ上のパターンが前記目標エッチング深さに達するように前記メインエッチングステップを再び1回実行することを特徴とする請求項1に記載のエッチング方法。
  3. 前記メインエッチングステップが完了するたびに達する前記所定のアスペクト比はN-1:1以上且つN:1以下であり、ここで、Nが前記メインエッチングステップの順序番号であることを特徴とする請求項1又は2に記載のエッチング方法。
  4. 前記所定のアスペクト比が3:1以上且つ5:1以下であることを特徴とする請求項3に記載のエッチング方法。
  5. 前記補助エッチングステップの実行時間が2s以上且つ3s以下であることを特徴とする請求項1又は2に記載のエッチング方法。
  6. 前記第1混合ガスは六フッ化硫黄を含み、酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素のうちの1種又は複数種をさらに含み、前記第2混合ガスは酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素のうちの1種又は複数種を含むことを特徴とする請求項1又は2に記載のエッチング方法。
  7. 前記第1混合ガス及び前記第2混合ガスに含まれる酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素の4種のガス種類は完全に同じである場合、前記第1混合ガスに含まれるこの4種のガスのうちの各種のガスの流量はいずれも前記第2混合ガスに含まれるこの4種のガスのうちの同種のガスの流量よりも小さく、
    前記第1混合ガス及び前記第2混合ガスに含まれる酸素、臭化水素、四フッ化ケイ素及び四塩化ケイ素の4種のガス種類は少なくとも部分的に異なる場合、前記第1混合ガスにおける4種のガスの総流量は前記第2混合ガスにおける4種のガスの総流量よりも小さいことを特徴とする請求項6に記載のエッチング方法。
  8. 前記第2混合ガスは六フッ化硫黄をさらに含むことを特徴とする請求項6に記載のエッチング方法。
  9. 前記第1混合ガスは六フッ化硫黄、酸素、臭化水素及び四フッ化ケイ素を含み、且つ前記六フッ化硫黄、酸素、臭化水素及び四フッ化ケイ素の流量比が(1.7-2.3):(1.3-1.7):(13-17):1であることを特徴とする請求項6に記載のエッチング方法。
  10. 前記メインエッチングステップを実行するとき、上部RF電力が300W以上且つ2500W以下であり、下部RF電力が15W以上且つ800W以下であり、チャンバ圧力が10mT以上且つ90mT以下であり、
    前記補助エッチングステップを実行するとき、上部RF電力が500W以上且つ2000W以下であり、下部RF電力が50W以上且つ500W以下であり、チャンバ圧力が10mT以上且つ100mT以下であることを特徴とする請求項1、2又は6に記載のエッチング方法。
  11. 1回目の前記メインエッチングステップを実行する前に、
    プリエッチングステップであって、前記シリコンチップをエッチングして前記シリコンチップの表面の酸化層を除去するように、プリエッチングガスを用いてプラズマエッチングプロセスを行うステップをさらに含むことを特徴とする請求項1に記載のエッチング方法。
JP2023528429A 2020-11-16 2021-11-15 シリコンチップのエッチング方法 Pending JP2023549813A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011281017.0 2020-11-16
CN202011281017.0A CN112466749B (zh) 2020-11-16 2020-11-16 硅片的刻蚀方法
PCT/CN2021/130553 WO2022100725A1 (zh) 2020-11-16 2021-11-15 硅片的刻蚀方法

Publications (1)

Publication Number Publication Date
JP2023549813A true JP2023549813A (ja) 2023-11-29

Family

ID=74836363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023528429A Pending JP2023549813A (ja) 2020-11-16 2021-11-15 シリコンチップのエッチング方法

Country Status (6)

Country Link
US (1) US20240006182A1 (ja)
JP (1) JP2023549813A (ja)
KR (1) KR20230084280A (ja)
CN (1) CN112466749B (ja)
TW (1) TWI784796B (ja)
WO (1) WO2022100725A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466749B (zh) * 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331979B2 (ja) * 1997-08-29 2002-10-07 株式会社デンソー 半導体のエッチング方法
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
CN101962773B (zh) * 2009-07-24 2012-12-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103077920A (zh) * 2011-10-25 2013-05-01 上海华虹Nec电子有限公司 改善硅通孔横向开口的干法刻蚀方法
CN105720002B (zh) * 2014-12-03 2019-04-23 北京北方华创微电子装备有限公司 斜孔刻蚀方法
CN108364867B (zh) * 2018-02-28 2019-04-30 清华大学 深硅刻蚀方法
CN110137080A (zh) * 2019-05-22 2019-08-16 长江存储科技有限责任公司 半导体器件的形成方法
CN112466749B (zh) * 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法

Also Published As

Publication number Publication date
TW202221790A (zh) 2022-06-01
KR20230084280A (ko) 2023-06-12
US20240006182A1 (en) 2024-01-04
CN112466749A (zh) 2021-03-09
TWI784796B (zh) 2022-11-21
CN112466749B (zh) 2023-11-14
WO2022100725A1 (zh) 2022-05-19

Similar Documents

Publication Publication Date Title
JP6219558B2 (ja) 3dフラッシュ構造用のエッチングプロセス
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
TW201810429A (zh) 蝕刻處理方法
JPH06163478A (ja) 半導体のドライエッチング方法
KR100255405B1 (ko) 드라이에칭방법
TWI471930B (zh) A Deep Hole Silicon Etching Method
JP2023549813A (ja) シリコンチップのエッチング方法
CN110911344B (zh) 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构
CN106504982B (zh) 一种基片的刻蚀方法
JP5041696B2 (ja) ドライエッチング方法
CN106783584A (zh) 衬底刻蚀方法
WO2014094538A1 (zh) 深硅刻蚀方法
CN103700622A (zh) 硅通孔的形成方法
JP5154013B2 (ja) ドライエッチング方法
CN105097440A (zh) 一种深硅刻蚀方法
EP4300545A1 (en) Control of trench profile angle in sic semiconductors
CN104681406B (zh) 等离子体刻蚀方法
TW202412104A (zh) SiC半導體之溝槽輪廓角控制
JP2006156467A (ja) プラズマエッチング方法
CN106847689B (zh) 一种深硅刻蚀工艺
CN106653594B (zh) 一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法
CN105329840A (zh) 斜孔刻蚀方法
TW201515085A (zh) 晶片蝕刻方法
KR20210073463A (ko) 기판상의 패턴 형상을 제어하는 방법 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230512

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240516