JP2023099287A - プラズマエッチングされたシリコンカーバイド - Google Patents

プラズマエッチングされたシリコンカーバイド Download PDF

Info

Publication number
JP2023099287A
JP2023099287A JP2022153944A JP2022153944A JP2023099287A JP 2023099287 A JP2023099287 A JP 2023099287A JP 2022153944 A JP2022153944 A JP 2022153944A JP 2022153944 A JP2022153944 A JP 2022153944A JP 2023099287 A JP2023099287 A JP 2023099287A
Authority
JP
Japan
Prior art keywords
plasma
substrate
plasma etching
passivation
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022153944A
Other languages
English (en)
Inventor
クルート アレックス
Croot Alex
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of JP2023099287A publication Critical patent/JP2023099287A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】化合物半導体基板をプラズマエッチングすることでフィーチャを形成する方法と、基板をプラズマエッチングすることでフィーチャを形成するためのプラズマエッチング装置とを、提供する。【解決手段】トレンチ内の内部電界をより良好に分散させるため、及びブレークダウン電圧を高めるため、トレンチの下部及び上部におけるプロファイルを制御する。【選択図】図４

Description

本発明は、化合物半導体基板にフィーチャ（外形特徴）をプラズマエッチングする方法に関する。本発明はプラズマエッチング装置にも関する。
化合物半導体ベースの大電力高周波デバイスを求める声が強まっており、またこれは従来のシリコンベーステクノロジでは充足させえないものである。とりわけ、広バンドギャップ化合物半導体例えばシリコンカーバイド（ＳｉＣ）では、シリコンのそれを超えうる秀逸な電子特性及び熱特性が結び付いている。しかしながら、そうした化合物半導体デバイスを、既知方法を用い許容しうるコストにて大量生産するのは難題たりうることであり、往々にして多数の処理工程が必要となる。化合物半導体デバイス例えばＳｉＣデバイスを、より少数の処理工程で以てより経済的なやり方で製造しうる方法を開発することが、望まれている。
電力デバイスシリコンカーバイドトレンチは、電力半導体デバイスにて、ますます多数の用途を見出しつつある。既知の通り平坦基部トレンチを用いることができ、そのトレンチ１０には、図１に示す如く略平坦な下面１２と略垂直な側壁１４とが備わる。しかしながら、平坦基部トレンチの底部におけるマイクロトレンチの発生が問題のもとになりうる。マイクロトレンチとは、トレンチの隅部にありより深くエッチングされた部分のことである。マイクロトレンチ特有の鋭角により基板内電界がそれらの個所に集中されかねず、ひいてはブレークダウン電圧の低下につながりかねない。マイクロトレンチの発生を避けること及びブレークダウン電圧を高めることが望ましい。
底部が平坦な（マイクロトレンチがない）トレンチでも、その電界には「電界バンチング」が起きやすい。即ち、その電界がトレンチ内の特定個所、例えばトレンチ隅部に集中しやすい。従って、トレンチに対する隅部の湾曲を制御可能とすることにより、電界バンチングを極力少なくすることが望ましい。
ドライエッチングされたシリコンカーバイドトレンチは、典型的には１～１０μｍの幅及び１～３μｍの深さを有しており、電力半導体デバイスにおける使用が増えている。業界で広く用いられているのは、図２のトレンチ例１６の如く略垂直な側壁を有するトレンチであり、マイクロトレンチがないことが基本的素材条件とされている。マイクロトレンチにつきものである鋭角により素材内電界がトレンチ隅部に集中されかねず、ブレークダウン電圧の低下につながりかねないのである。１６の如きトレンチ構造であっても、トレンチ基部及びトレンチ上部の双方での電界バンチングによる問題に煩わされうる。隅部が丸められているトレンチでは内部電界がかなり分散しブレークダウン電圧が高まるのであり、これは、図２のトレンチ例１８の如き隅部丸めトレンチが多くのデバイス内の隅部角張トレンチよりも高い性能を呈することを意味している。
基部及び上部隅部丸みを作成しうる現行方法は炉内プロセス又はウェットエッチング工程に基づくものであり、トレンチ形成の後、典型的にはマスク除去の後に行われる。特許文献１には、プラズマベース異方性トレンチエッチング工程及びＳｉＯ２マスク除去の後に、Ｈ２ガス雰囲気の炉内で１３５０℃～１６０５℃の温度でそのウェハをアニーリングすることにより、所要度合いのエッジ丸みを作成することが開示されている。同様に、特許文献２には、約１５２０℃でのＨ２アニーリングプロセスを用いＳｉＣ基板内トレンチの上部及び下部隅部を丸めることが開示されている。特許文献３には、犠牲酸化物堆積工程及びそれに後続する除去工程、或いは不定ウェットエッチング工程を用い、トレンチエッジ丸めを行うことが開示されている。
プラズマエッチングプロセスによる基部丸めトレンチの作成も提案されている。特許文献１では、「サブトレンチ抑圧膜」を用い、トレンチ基部における湾曲を制御している。とはいえ、開示されているところによれば、基部及び上部丸めは、炉内アニーリングの使用を通じ更に改善することができる。特許文献４は、トレンチ隅部を丸めるための二工程プロセスを開示している。第１工程は深いトレンチを作成する工程、第２工程は所要度合いの基部丸みを作成する工程である。これにより基部丸めトレンチがもたらされるけれども、ハードマスクにより保護されているトレンチ上部については対処することができない。本件技術分野で既知な通り、プラズマベースの方法によりトレンチ基部にて幾ばくかの隅部丸めを果たせるものの、トレンチの上部隅部を修正するには炉内又はウェットエッチング技術が必要となる。ハードマスクが除去されているときには炉内技術により基部及び上部隅部丸めを同時に果たせるため、トレンチの上部隅部をも丸めねばならない場合に基部のドライエッチング丸めを採用することには、限られた価値しかない。そのため、本件技術分野では、ＳｉＣトレンチをエッチングすること及びそのトレンチの上部及び基部を丸めることができ、それでいて隅部丸めのための炉の使用を回避できるプラズマエッチング方法が必要とされている。
米国特許第１０４２４６４２号明細書 米国特許出願公開第２０２１／０１１８９８６号明細書 米国特許第９７２２０７０号明細書 欧州特許第３８３６１９５号明細書
本発明、少なくともその実施形態のうち幾つかでは、上述の諸問題、諸要望及び諸需要への対処を図っている。とりわけ、本発明では、トレンチ下部及び上部のプロファイルを制御することでトレンチ内の内部電界をより良好に分散させ、且つブレークダウン電圧を高める方法を、提供することを意図している。例えば、本発明の少なくとも幾つかの実施形態では、基部が丸み付隅部又は丸み付プロファイルを有し上部が丸み付隅部又は丸み付プロファイルを有するトレンチを可制御的に形成する方法を提供する。
本発明の第１実施形態によれば、化合物半導体基板をプラズマエッチングすることでフィーチャを形成する方法であって、
開口を有するマスクがその上に形成されており、化合物半導体素材で形成されている基板を準備する工程と、
第１プラズマエッチング工程を実行することで、その開口を介しその基板を異方性エッチングすることにより、開口及び下面を有しその下面に周辺領域が備わる部分形成済フィーチャを作成する工程と、
第２プラズマエッチング工程を実行することで、マスクのうち部分形成済フィーチャ開口に隣り合う領域を除去することにより、その部分形成済フィーチャ開口にて基板エッジを丸める工程と、
第３プラズマエッチング工程を実行することで、マスク開口を通じ部分形成済フィーチャ下面を異方性エッチングする一方、マスク上及び部分形成済フィーチャ開口上にパッシベーション素材を堆積させることでその部分形成済フィーチャ開口の寸法を低減する工程であり、その部分形成済フィーチャ開口の寸法低減により、部分形成済フィーチャの周辺領域及び開口のエッチングを減退させることで、丸み付エッジを伴う開口と中央領域及びエッジ領域が備わる下面とを有する全部形成済フィーチャを作成し、その全部形成済フィーチャの下面の中央領域をエッジ領域よりも深くする工程と、
を有する方法が提供される。
どのような理論又は推論にも拘束されないが、２回目のプラズマエッチングにより部分形成済フィーチャ開口周辺でのマスク除去が引き起こされるため、プラズマに対する露出に発するエッチングにより、部分形成済フィーチャ開口にて基板エッジを丸めることが可能となる。その後、開口寸法を低減すべくマスク上及び部分形成済フィーチャ開口上に堆積されたパッシベーション素材により、部分形成済フィーチャ開口にある基板の丸み付エッジ、並びにその部分形成済フィーチャの周辺領域が、第３プラズマエッチング工程におけるプラズマ構成種の分散から保護される。従って、フィーチャ下面にて、第３プラズマエッチング工程中に周辺領域から除去される素材の量が中央領域から除去される素材の量よりも少なくなる一方、フィーチャ開口にて、基板の丸み付エッジが、プラズマにより更にエッチングされないようパッシベーション素材堆積により保護される。第３プラズマエッチング工程における開口寸法低減を制御することで、フィーチャ下部のプロファイルを制御して所望形状に形成することが可能となる。本方法によれば、フィーチャ表面を丸め、湾曲させる等、平滑化する（即ち勾配を徐々に変化させる）ことが可能となり、ひいてはフィーチャ内電界分散を改善すること及び電界バンチング低減を助けることができる。従って、本方法により、高いブレークダウン電圧を有するフィーチャの作成を助けることができる。加えて、本方法により、フィーチャ下面（例．隅部）のエッジ領域に形成されるマイクロトレンチの形成回避を助けることができる。
その化合物半導体素材をシリコンカーバイド（ＳｉＣ）とすることができる。その基板をＳｉＣウェハとすることができる。その基板を１５０ｍｍＳｉＣウェハとすることができる。
第２プラズマエッチング工程にて用いられるエッチングレシピを、フッ化炭素ベースのエッチャント、例えばフッ化ガスを含むものとすることができる。そのフッ化炭素ベースのエッチャントを、ＣＦ４、ＣＨＦ３又はＣ４Ｆ８を含むものとすることができる。そのフッ化炭素ベースのエッチャントを、ＣＦ４を含み、それだけで構成され、或いは本質的にそれだけで構成されたものとすることができる。第２プラズマエッチング工程にて基板に印加されるバイアス電力を３５０Ｗ～１０００Ｗとすることができる。第２プラズマエッチング工程にて基板に印加されるバイアス電力を約３５０Ｗ～約８００Ｗとすることができる。第２プラズマエッチング工程にて基板に印加されるバイアス電力を約６００Ｗとすることができる。そのバイアス電力をＲＦバイアス電力とすることができる。第２プラズマエッチング工程にて基板に印加されるプラズマ源電力を約１０００Ｗ～約２０００Ｗとすることができる。第２プラズマエッチング工程におけるプラズマ源電力を約１６００Ｗとすることができる。第２プラズマエッチング工程を約２ｍＴｏｒｒ～約１０ｍＴｏｒｒの圧力下で実行することができる。第２プラズマエッチング工程を約４ｍＴｏｒｒの圧力下で実行することができる。
パッシベーション素材を、そのマスク上とエッチング対象フィーチャの側壁上とに堆積させることができる。第３プラズマエッチング工程を通じ、パッシベーション素材の総堆積速度を０を超えるものとすることができる。パッシベーション素材を堆積させる際の堆積速度を、第３プラズマエッチング工程中に高めることができる。パッシベーション素材の堆積速度を、変化速度を高めつつ第３プラズマエッチング工程中に高めることができる。マスク開口の寸法を、変化速度を高めつつ低減することができる。第３プラズマエッチング工程中にパッシベーション素材堆積速度を高めることで、下面エッジ領域内に丸み付隅部を有するフィーチャの作成を助けることができる。例えば、そのフィーチャを、概ね底が平坦なＵ字形状とすることができる。そのパッシベーション素材の堆積厚を約３００ｎｍまで、オプション的には約２５０ｎｍまで、オプション的には約１７５ｎｍまで、オプション的には約１５０ｎｍまで、或いはオプション的には約１２５ｎｍまで、その開口の各側にて増加させることができる。マスク層内開口の寸法を、約１００～６００ｎｍ、２００～５００ｎｍ、２５０～４５０ｎｍ、３００～４００ｎｍ、或いは約３５０ｎｍ、或いはこれら上限値及び下限値の任意の組合せに係る距離分だけ低減させることができる。
第３プラズマエッチング工程にて、第３プラズマエッチング工程におけるプロセスパラメータを変化させることができる。第３プラズマエッチング工程にて、第３プラズマエッチング工程におけるプロセスパラメータをランピングすることができる。例えば、第３プラズマエッチング工程にて、ガス混合物組成、ガス流量、処理時間、プラズマ源電力、基板に印加されるバイアス電力及び／又は周波数のうち、少なくとも一つを変化させ又はランピングすることができる。他の何らかのプロセスパラメータを、第３プラズマエッチング工程にて変化させ又はランピングすることもできる。これを助力とし、その開口を通じた基板のエッチング速度を制御しつつ、パッシベーション素材堆積速度をも制御することができる。
変化させるプロセスパラメータを、その変化速度を高めつつランピングすることができる。変化させるプロセスパラメータを、一定の変化速度にてランピングすることもできる。語「ランピング」は、値を系統的に増加させることや系統的に減少させることを意味しうる。
プロセスパラメータを変化させる一環として、第３プラズマエッチング工程におけるパッシベーション素材プレカーサ（前駆体）の流量を変化させることができる。
パッシベーション素材プレカーサ流量を、第３プラズマエッチング工程中に増大させることができる。第３プラズマエッチング工程終期におけるパッシベーション素材プレカーサ流量（ｓｃｃｍ（標準立方センチメートル毎分）単位）を、第３プラズマエッチング工程始期におけるパッシベーション素材プレカーサ流量（ｓｃｃｍ単位）よりも、少なくとも２倍、３倍又は４倍の多さとすることができる。パッシベーション素材プレカーサ流量を、約２５ｓｃｃｍから約１００ｓｃｃｍまで増大させることができる。
基板をチャンバ内に配することができる。本方法にて、ある流量にてチャンバ内にパッシベーション素材プレカーサを導入することとし、第３プラズマエッチング工程における流量を第１プラズマエッチング工程に比し多くすることができる。第３プラズマエッチング工程にて、ある流量にてチャンバ内にパッシベーション素材プレカーサを導入し、第３プラズマエッチング工程にてそのチャンバ内に導入されるパッシベーション素材プレカーサの流量を、第１プラズマエッチング工程にてそのチャンバ内に導入されるパッシベーション素材プレカーサの流量よりも多くすることができる。
そのパッシベーション素材プレカーサを、酸素含有ガス例えばＯ２を含むものとすることができる。
プロセスパラメータを変化させる一環として、第３プラズマエッチング工程にて基板に印加されるバイアス電力を変化させることができる。基板に印加されるバイアス電力を第３プラズマエッチング工程中に減少させることができる。第３プラズマエッチング工程始期に基板に印加されるバイアス電力を、第３プラズマエッチング工程終期にその基板に印加されるバイアス電力よりも、約５０～３００Ｗの範囲内の量だけ多くすることができる。第３プラズマエッチング工程始期に基板に印加されるバイアス電力を、約２３０～５００Ｗの範囲内、２４０～３５０Ｗの範囲内、或いは約２５０Ｗなる電力とすることができる。第３プラズマエッチング工程終期又はその間近にて基板に印加されるバイアス電力を、約１４０～２２０Ｗの範囲内、約１７０～２１０Ｗの範囲内、或いは約１９０Ｗなる電力とすることができる。これに代え、第３プラズマエッチング工程にて基板に印加されるバイアス電力を、第３プラズマエッチング工程を通じ一定値に保つこともできる。第３プラズマエッチング工程にて基板に印加されるバイアス電力を１４０Ｗ～２２０Ｗとすることができる。第３プラズマエッチング工程にて基板に印加されるバイアス電力を約１８０Ｗとすることができる。第３プラズマエッチング工程にて基板に印加されるバイアス電力を、第１プラズマエッチング工程にて基板に印加されるバイアス電力よりも少なくすることができる。第１プラズマエッチング工程にて基板に印加されるバイアス電力を、約１００～１６００Ｗ又は約４００～１４００Ｗの範囲内とすることができる。
そのパッシベーション素材を酸化シリコン、例えばＳｉＯ２を含むものとすることができる。そのパッシベーション素材は、典型的には、基板を構成している化合物半導体素材に比し、プラズマエッチングプロセスに対する耐性が高いものとする。それら基板素材・パッシベーション素材間のエッチング選択性を、約２：１～約４：１の範囲内とすることができる。それらパッシベーション素材及びマスクを、実質的に同素材で作成することができる。そのマスクを酸化シリコン、例えばＳｉＯ２を含むものとすることができる。
第１プラズマエッチング工程にて、塩素ベースのエッチャント例えばＣｌ２及び／又はＳｉＣｌ４を含むエッチングレシピを用いることができる。第１プラズマエッチング工程におけるエッチングレシピを、フッ素ベースのエッチャント例えばフッ化ガスを含むものとすることができる。第１プラズマエッチング工程にて用いられるエッチングレシピを、塩素ベースのエッチャント（例．Ｃｌ２及び／又はＳｉＣｌ４）、酸素含有ガス（例．Ｏ２）、Ｈ２及び／又はＡｒガスからなるグループから選択された一種類又は複数種類のガスのみを含み、或いは本質的にそれのみを含むものとすることができる。
第３プラズマエッチング工程にて用いられるエッチングレシピを、塩素ベースのエッチャントを含むものとすることができる。その塩素ベースのエッチャントを、Ｃｌ２及び／又はＳｉＣｌ４を含むものとすることができる。第３プラズマエッチング工程におけるエッチングレシピを、フッ素ベースのエッチャント例えばフッ化ガスを含むものとすることができる。第３プラズマエッチング工程にて用いられるエッチングレシピを、塩素ベース又はフッ素ベースのエッチャント、Ｏ２、Ｈ２及び／又はＡｒガスのなかから選択された一種類又は複数種類のガスを用いるものとすることができる。第３プラズマエッチング工程にて用いられるエッチングレシピを、塩素ベースのエッチャント（例．Ｃｌ２及び／又はＳｉＣｌ４）、酸素含有ガス（例．Ｏ２）、Ｈ２及び／又はＡｒガスからなるグループから選択された一種類又は複数種類のガスのみを含み、或いは本質的にそれのみを含むものとすることができる。第３プラズマエッチング工程にて用いられるエッチングレシピを、塩素ベースのエッチャント例えばＣｌ２及び／又はＳｉＣｌ４、酸素含有ガス例えばＯ２ガス、オプション的にはＨ２ガス、並びにオプション的にはＡｒガスのみを含み、或いは本質的にそれのみを含むものとすることができる。第１プラズマエッチング工程にて用いられるエッチングレシピを、第３プラズマエッチング工程にて用いられるエッチングレシピとは違うものにすることができる。例えば、第３プラズマエッチング工程用エッチングレシピにて用いられるガスの比率を、第１プラズマエッチング工程用エッチングレシピにて用いられるガスの比率とは違うものにすることができる。第１プラズマエッチング工程でのエッチング速度を、第３プラズマエッチング工程でのエッチング速度より高くすることができる。第３プラズマエッチング工程にてＳｉＣｌ４（又はその他のシリコン含有ガス）が用いられている場合、そのシリコン含有ガス（例．ＳｉＣｌ４）のｓｃｃｍ単位流量を、ｓｃｃｍ単位総ガス流量の約５０％超、オプション的には約５５％～９０％とすることができる。
本発明の第１実施形態の方法は、更に、第２プラズマエッチング工程より後で、且つ第３プラズマエッチング工程より前にパッシベーション工程を有し、そのパッシベーション工程にて部分形成済フィーチャ開口にある基板エッジ上にパッシベーション素材を堆積させるものとすることができる。この付加的なパッシベーション工程により、その部分形成済フィーチャ開口を制約することなく且つ基部丸み付けを廃することなく、部分形成済フィーチャ開口にあり丸みを有する基板エッジの保護をより精細に制御することができる。
そのパッシベーション工程にて堆積されるパッシベーション素材を、第３プラズマエッチング工程にて堆積されるパッシベーション素材と同じものとすることができる。
そのパッシベーション工程にて基板に印加されるバイアス電力を、第３プラズマエッチング工程の最初にその基板に印加されるバイアス電力よりも少なくすることができる。そのパッシベーション工程にてその基板に印加されるバイアス電力を、第３プラズマエッチング工程を通じその基板に印加されるバイアス電力よりも少なくすることができる。
そのパッシベーション工程にて用いられるガス組成を、酸素含有ガス、オプション的にはＯ２を含むものとすることができる。そのパッシベーション工程にて用いられるガス組成を、塩素含有ガスを含むものとすることができる。その塩素含有ガスをＳｉＣｌ４とすることができる。そのパッシベーション工程にて用いられるガス組成を、Ｈ２ガス及び／又はＡｒガスを含むものとすることができる。そのパッシベーション工程にて用いられるガス組成を、塩素ベースエッチャント（例．ＳｉＣｌ４）、酸素含有ガス（例．Ｏ２）、Ｈ２及び／又はＡｒガスからなるグループから選択された一種類又は複数種類のガスのみを含み、或いは本質的にそれのみを含むものとすることができる。
そのパッシベーション工程にて印加されるプラズマ源電力を、第３プラズマエッチング工程にて印加されるプラズマ源電力よりも多くすることができる。そのパッシベーション工程にて印加されるプラズマ源電力を約１５００Ｗ～２０００Ｗとすることができる。そのパッシベーション工程にて印加されるプラズマ電力を約１８５０Ｗとすることができる。
部分形成済フィーチャの下面を略平坦とすることができる。部分形成済フィーチャの下面を略凸状とすることもできる。
そのフィーチャをトレンチとすることができる。そのフィーチャをビアとすることもできる。
第１プラズマエッチング工程におけるマスク開口の寸法を約０．５μｍ～２０μｍ又は約１μｍ～１０μｍの範囲内とすることができる。その開口寸法を、第１プラズマエッチング工程の間、略一定に保つことができる。その開口寸法を幅とすることができる。そのフィーチャの最大幅を約０．５μｍ～２０μｍ又は約１μｍ～１０μｍの範囲内とすることができる。そのフィーチャの深さを約０．５μｍ～１０μｍ、０．７５μｍ～５μｍ又は約１μｍ～３μｍの範囲内とすることができる。
全部形成済フィーチャの下面を略凹状とすることができる。ここでは、語「略凹状」を、その基板を横切ることなく下面両側にある２点間に（例．向かい合うエッジ領域から）線分を引くことができる形状（即ちその中央領域がエッジ領域よりも深い形状）、という意味で用いている。この定義には、平坦な中央領域を有する凹プロファイルが包含される。この定義には、テーパ付隅部を有する凹プロファイルが包含される。本発明によれば、ユーザが下面のプロファイルを所望の如く仕立て上げることができる。
全部形成済フィーチャの下面中央領域を略平坦とすることができる。
エッジ領域にて、そのフィーチャの中央領域から略垂直な側壁にかけ勾配を連続的に変化させることができる。フィーチャ側壁からそのエッジ領域が拡がる距離を、約１００ｎｍ～約３５０ｎｍの範囲内、約１２５ｎｍ～約３００ｎｍの範囲内、約１５０ｎｍ～約２５０ｎｍの範囲内、或いはオプション的には約１７５ｎｍとすることができる。全部形成済フィーチャ下面のエッジ領域を、湾曲面を有するものとすることができる。エッジ領域にて、全部形成済フィーチャの下面中央領域・側壁間に丸み付隅部を形成することができる。エッジ領域にて、全部形成済フィーチャの下面中央領域・側壁間にテーパ付隅部を形成することができる。その側壁は、典型的には、全部形成済フィーチャの下面中央領域に対し略垂直なものとされる。その側壁を、下面中央領域を基準とし８５～９０°、８６～９０°、８７～９０°、８８～９０°又は８９～９０°の角度に傾斜させることができる。
本方法を、更に、
ウェットエッチングにより基板からパッシベーション素材を選択的に除去する工程を有するものとすることができる。
そのウェットエッチングを、ＨＦウェットエッチャントを用い実行することができる。これに代え、本方法を、更に、
ドライエッチングにより基板からパッシベーション素材を選択的に除去する工程を有するものとすることができる。
第１プラズマエッチング工程、第２プラズマエッチング工程及び第３プラズマエッチング工程を、誘導結合プラズマ（ＩＣＰ）エッチング装置を用い実行することができる。パッシベーション工程も、誘導結合プラズマ（ＩＣＰ）エッチング装置を用い実行することができる。
本発明の第２実施形態によれば、本発明の第１実施形態の方法を用い基板をプラズマエッチングすることでフィーチャを形成するプラズマエッチング装置であって、
チャンバと、
そのチャンバ内に配されておりその上にある基板を支持する基板サポートと、
ある流量にてそのチャンバ内にガス又はガス混合物を導入するための少なくとも１個のガスインレットと、
そのチャンバ内でプラズマを維持するためのプラズマ生成手段と、
その基板サポートにバイアス電力を供給する電源と、
第１組の処理条件、第２組の処理条件及び第３組の処理条件間での切換用に構成されたコントローラと、を備え、第１組の処理条件が、第１プラズマエッチング工程を実行することで、その開口を介し基板を異方性エッチングすることにより、開口及び下面を有しその下面に周辺領域が備わる部分形成済フィーチャが作成されるよう構成されており、第２組の処理条件が、第２プラズマエッチング工程を実行することで、マスクのうち部分形成済フィーチャ開口に隣り合う領域を除去させ、且つその部分形成済フィーチャ開口にて基板のエッジに丸みを発生させるよう構成されており、且つ第３組の処理条件が、第３プラズマエッチング工程を実行することで、そのマスクの開口を通じ部分形成済フィーチャの下面を異方性エッチングする一方、そのマスク上へとパッシベーション素材を堆積させることでその部分形成済フィーチャ開口の寸法を低減させるよう構成されており、部分形成済フィーチャ開口の寸法低減により、その部分形成済フィーチャの周辺領域及び開口のエッチングを減退させることで、丸み付エッジを伴う開口と中央領域及びエッジ領域が備わる下面とを有する全部形成済フィーチャを作成し、その全部形成済フィーチャの下面の中央領域をエッジ領域よりも深くする装置が、提供される。
そのコントローラを、更に、第１～第３組の処理条件と別組の処理条件との間での切換用に構成することができ、またその別組の処理条件を、部分形成済フィーチャ開口にて基板エッジ上にパッシベーション素材が堆積されるよう構成することができる。
本願にて「備える」「有する」等の語を参照している場合は常に、「のみで構成される」及び「のみで本質的に構成される」等といった、より制約的な語を含むようにも本発明が理解される。
本発明につき上述したが、これは、先に説明されており或いは後掲の記述、図面又は特許請求の範囲中で説明される諸特徴のあらゆる独創的な組合せに敷衍される。例えば、本発明の第１実施形態との関連で開示されている何れの特徴も、本発明の第２実施形態の何らかの特徴と組み合わせることや、その逆を行うことができる。
以下の如き添付図面を参照し、以下、本発明に係る方法及び装置の諸態様について記述する。
トレンチの断面模式図であり、そのトレンチの基部に角張（方形）隅部がある（従来技術）。 ２個のトレンチの断面模式図であり、第１のトレンチでは基部及び側壁が９０°なる角度で交差していて、第２のトレンチでは基部に丸み付隅部、開口に丸み付エッジがある（従来技術）。 本発明の第１実施形態に係る方法を実行するのに適し本発明の第２実施形態に係るプラズマエッチング装置の断面模式図である。 本発明の第１実施形態の第１態様に係り様々な処理段階にある基板の模式的断面図である。 パッシベーション素材プレカーサ流量の直線的増大に伴いパッシベーション厚がどのように変化するかを示す図である。 基板の模式的断面図であり、その基板に備わるフィーチャの基部にテーパ付隅部がある。 パッシベーション素材プレカーサ流量の非直線的増大に伴いパッシベーション厚がどのように変化するかを示す図である。 基板の模式的断面図であり、その基板に備わるフィーチャの基部に丸み付隅部がある。 様々なパッシベーション量を有する基板フィーチャの一連のＳＥＭ画像を示す図である。 本発明の第１実施形態の第２態様に係り様々な処理段階にある基板の模式的断面図である。
図３に、本発明の第１実施形態に係る方法を実行するのに適し本発明の第２実施形態に係るプラズマエッチング装置２０の模式的表現を示す。基板のプラズマエッチングは、好適なプラズマエッチング装置を用い実行される。そのプラズマエッチング装置たりうるものに誘導結合プラズマ（ＩＣＰ）装置がある。とはいえ、エッチングを、他のドライエッチングシステム例えばヘリコン、ＲＩＥ又はマイクロ波型装置を用い実行することもできる。そうしたプラズマエッチング装置におけるプラズマ生成動作は本件技術分野で周知であるので、本発明の理解に必要な場合を除き本願には記述しない。
本発明の方法を実行するのに適するプラズマエッチングツールには、英国ニューポート所在のＳＰＴＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｉｍｉｔｅｄから入手可能なＯｍｅｇａ（商標）Ｓｙｎａｐｓｅ（商標）の改造版がある。プラズマエッチング装置２０は、通常はチャンバ２３内に配された基板サポート（又はプラテン）２２を備えており、それにより基板２５が支持されている。その基板に、インピーダンス整合網２５２を介しＲＦ電源２５０によりバイアス電力を供給することができる。そのＲＦ電源の典型的なＲＦ動作周波数は約３８０ｋＨｚ～１３．５６ＭＨｚであろう。そのチャンバは、誘電体部分２４を有するチャンバ壁を備えるものとすることができる。プロセスガスは、そのチャンバ内に、１個又は複数個のガスインレット２６を介し導入することができる。プラズマ生成手段２８、例えば誘導コイルを、従来技術にて既知の通り、チャンバ２３内でプラズマを発生させ維持するのに用いることができる（例．ＲＦ電源２８０及びインピーダンス整合網２８２を用いる）。それらのガスを、ポンピングポート２９を介しチャンバ２３から除去することができる。コントローラ（図示せず）も設けられており、本装置を制御して本願記載のプロセス手順を実行させるようそれが構成されている。
図４に、本発明の第１実施形態の第１態様に係る方法例の諸段階を示す。第１態様では、化合物半導体基板３０をエッチングすることで、フィーチャの基部に丸み付隅部があり且つフィーチャの開口に丸み付エッジがあるフィーチャが形成される。第１態様におけるフィーチャはトレンチ、基板３０は１５０ｍｍシリコンカーバイド（ＳｉＣ）ウェハである。とはいえ、本発明の第１実施形態の第１態様の方法にて、他のフィーチャを形成してもよいし、他の化合物半導体基板を代わりに用いることもできる。別のサイズのウェハを、本発明の第１実施形態の第１態様の方法にて用いてもよい。後述の諸パラメータは１５０ｍｍＳｉＣウェハのエッチングに用いられるものであるが、それらを、本件技術分野で既知な要領に従いウェハサイズによって変化させてもよい。基板３０はパターン化マスク層３２、例えば二酸化シリコン（ＳｉＯ２）層その他の好適なマスク層を有している。マスク層３２は、通常、プラズマエッチング条件に対する耐性がバルク基板素材よりも高い。
エッチング対象基板３０は、そのエッチング対象面を上向きにして、プラズマエッチング装置２０内の基板サポート２２上で位置決めされる。プレエッチングをオプション的に実行してもよく、それにより第１プラズマエッチングに先立ち基板３０を調製すること、例えばマスク層３２の開エリアから不要素材を除去することができる。
第１プラズマエッチング工程を実行することでＳｉＣ基板３０ａが選択的にエッチングされ、それによりトレンチの大部分が形成される。符号３４ｂはその部分形成済トレンチを表している。第１プラズマエッチング工程は図４の「工程１」に相当する。第１プラズマエッチング工程では、開口を介し基板３０ａが異方性エッチングされる。第１プラズマエッチング工程では、バイアス電力がプラテン２２に印加される。例えば、そのプラテンに印加されるバイアス電力を、約１００Ｗ～約１４００Ｗの範囲内、オプション的には約１０００Ｗとすることができる。これを助力としてプラズマ構成種（例．イオン）に方向性を付与し、（トレンチ側壁３８ではなく）部分形成済トレンチ３４ｂの基部３６ｂを選好的にエッチングさせることができる。
従って、部分形成済トレンチ３４ｂの幅が、マスク層３２内開エリアの初期幅に略対応している。
第１プラズマエッチング工程におけるチャンバ圧は、約２ｍＴｏｒｒ～約２０ｍＴｏｒｒの範囲内とすることができる。好ましくも、そのチャンバ圧を約２ｍＴｏｒｒ～約８ｍＴｏｒｒの範囲内とすることができる。第１プラズマエッチング工程におけるプラズマ源電力は、約８００Ｗ～約２４００Ｗ、オプション的には約１０００Ｗ～約２０００Ｗの範囲内とすることができる。第１プラズマエッチング工程にて基板に印加されるバイアス電力は、ＲＦバイアス電力とすることができる。そのＲＦバイアス電力に係るＲＦ周波数を、約２ＭＨｚ～約１３．５６ＭＨｚとすることができる。通常は、プラテン２２の温度設定点を２０℃としチャンバ２３の壁が水によって約５５℃まで除熱される。例えば、第１プラズマエッチング工程にて用いられるプロセスガスのなかに、Ｃｌ２、ＳｉＣｌ４、Ｏ２、Ｈ２及び／又はＡｒガスのうち一種類又は複数種類を含めることができる。フッ化エッチングガス例えばフッ化炭素も用いることができる。
第１プラズマエッチング工程の成果は、部分形成済トレンチ３４ｂの形成である。部分形成済トレンチ３４ｂは、トレンチ３４ｂの側壁３８に対し略垂直な平坦基部３６ｂと、基板３０ｂの表面上のマスク３２形成個所に隣り合う開口４０ｂとを有している。平坦基部３６ｂは、周辺領域（付号せず）を、側壁３８に近いところに有している。マイクロトレンチが発生していれば、部分形成済トレンチの形状は略凸状になるであろう。
基板３０ｂは、その後、図４中に「工程２」として示されている第２プラズマエッチング工程に供される。第２プラズマエッチング工程にて用いられるプラズマ処理パラメータは、第１プラズマエッチング工程にて用いられるそれらと異なる。第２プラズマエッチング工程は異方性プラズマエッチング工程であり、第１プラズマエッチング工程用のそれより少ない電源電力及び基板バイアスにて実行される。本例では、プラズマ形成種が、大略、基板表面に対し略垂直な方向からその基板に激突する。これには、そのプラズマによるエッチングの結果、マスク３２を減退又は後退させる効果がある。図４に示す例証的実施形態では、マスク３２を構成している素材が、基板３０ｃ内開口４０ｃに隣り合う領域にてマスク３２の最上面から除去され、それにより傾斜面４２ｃが形成されている。第２プラズマエッチング工程では、トレンチ３４ｃの開口４０ｃにて基板３０ｃのエッジもエッチングされ、それによりトレンチ３４ｃの開口４０ｃにて基板３０ｃのエッジに丸みが発生する。どのような理論又は推論にも拘束されないが、マスク３２は、まず、トレンチ３４ｃの開口４０ｃにて基板３０ｃのエッジからエッチングされていく。マスク３２が徐々に除去されるにつれ、その基板のより多くが露わになる。基板３０ｃの表面でありその上にマスク３２が形成されている面が、そのプラズマに対し露出される最終ポイントであり、従って最も少なくエッチングされる。この漸進的露出により、トレンチ３４ｃの開口４０ｃのエッジにテーパ又は湾曲が生じることになる。
この異方性エッチングプロセスにより、図４に示すトレンチ３４ｃの基部３６ｃの更なるエッチングが生じることもある。この更なるエッチングにより基部の表面方位に影響が及び、例えばそれがもはや平坦ではないものになることがある。これに対し、図４に示す例証的実施形態では、平坦基部３６ｃがエッチング後も平坦のままとなっており、また側壁３８近くに周辺領域（付号せず）も有している。
基板３０ｃは、その後、図４中に「工程３」として示されている第３プラズマエッチング工程、即ちトレンチを全面的に形成する工程に供される。第３プラズマエッチング工程にて用いられるプラズマ処理パラメータは、第１プラズマエッチング工程及び第２プラズマエッチング工程にて用いられるそれらと異なる。第３プラズマエッチング工程は異方性プラズマエッチング工程であり、先行する２個のプラズマエッチング工程用のそれより低い基板バイアスレベルにて実行される。エッチング前線の方向性は、側壁パッシベーション及びプラズマ条件の制御を通じ実現される。従って、高アスペクト比フィーチャ３４ｄの下面３６ｄを、側壁３８の有意なエッチング無しでエッチングすることができる。
第３プラズマエッチング工程では、部分形成済トレンチ３４ｄの下面３６ｄが異方性エッチングされる。同時に、パッシベーション素材４４がマスク３２の表面４２ｄ上、トレンチ３４ｄの開口４０ｄ上、並びにエッチング対象トレンチ３４ｄの側壁３８上に堆積される（図４）。パッシベーション素材４４は、酸化シリコン例えばＳｉＯ２とすることができる。パッシベーション素材４４とマスク３２ｄとを同じ素材で作成することができる。どのような理論又は推論にも拘束されないが、パッシベーション素材４４の厚み（ｔｐ）は第３プラズマエッチング工程中に漸増しており、これにはトレンチ３４ｄの開口４０ｄの寸法を漸減させる効果がある。この寸法は限界寸法たりうるものであり、トレンチ３４ｄの開口の最小幅（ｗ）に対応付けることができる。この寸法を、エッチングされるトレンチ３４ｄの下面上で幅に略対応付けることができる。その開口の寸法が低減されるにつれ、周辺領域４６におけるエッチングが減退する。寸法ｗの変化が、トレンチ３４ｄの基部３６ｄにおけるエッチング幅の低減へと横滑りする。どのような理論又は推論にも拘束されないが、パッシベーション素材４４がトレンチ３４ｄの基部３６ｄの隅部上に張り出す結果、高度に指向的な異方性プラズマエッチングプロセスから、トレンチ３４ｄの基部３６ｄの隅部が遮蔽されるのである。これには、下面の周辺領域４６におけるエッチング速度を（下面の中央領域４８に比し）低下させる効果がある。結果としてはトレンチ３４ｄを形成することができ、それによって、トレンチ３４ｄの基部３６ｄを、丸み付隅部、テーパ付プロファイル又は丸み付プロファイルをエッジ領域５０内に有し且つ略平坦な中央領域４８を有するものとすることができる。パッシベーション素材４４の堆積速度を制御すること（ひいてはマスク内開口の寸法を制御すること）により、フィーチャ３４ｄの基部３６ｄにおけるプロファイルを所望の如く制御することができる。
更に、トレンチ３４ｄの開口４０ｄ周辺に堆積されたパッシベーション素材４４が基板３０ｄの丸み付エッジを覆っているので、それら丸み付エッジがプラズマから保護され、またそれら丸み付エッジの更なるエッチングが妨げられる。これにより、トレンチ３４ｄの開口４０ｄにある基板３０ｄの丸み付エッジを保ちつつ、制御されたプロファイルをトレンチ３４ｄの基部３６ｄにもたらすことができる。
トレンチ３４ｄが全面形成された後には、更なる堆積物剥離工程（図４上で「工程４」として示されているそれ）を実行することで、パッシベーション素材４４がトレンチ３４ｄ及びマスク３２の表面４２ｄから除去される。パッシベーション素材４４の除去は、ウェットエッチングを用い実行することができる。例えば、ＨＦをウェットエッチャントとして用い、そのパッシベーション素材を除去することができ、必要であればマスク３２も除去することができる。これに代え、パッシベーション素材４４の除去を、ドライエッチングを用い実行してもよい。
もたらされる基板３０ｅは全部形成済フィーチャ３４ｅを備えるものであり、またそれが、丸み付エッジを有する開口４０ｅと、略平坦な中央領域４８並びに丸み付の又は平滑化された（或いは他の所望形状の）エッジ領域５０内隅部を有する基部３６ｅと、を有している。基板が、平滑化プロファイルを有する開口、及び／又は、平滑化プロファイルを有する（例．丸み付隅部を有する）基部又は下面を有していることは、電界バンチングを少なくする助けとなりうる。即ち、電界がそのフィーチャを巡りより均一に分散する。これによりブレークダウン電圧上昇を助長することができる。加えて、本方法により、エッチング対象フィーチャの隅部におけるマイクロトレンチの形成回避が助長される。
フィーチャ基部のプロファイルを制御するには、パッシベーション素材４４の堆積速度を制御することが必要である。典型的には、第３プラズマエッチング工程にて、第３プラズマエッチング工程の進行につれパッシベーション素材４４の堆積速度を高めるようにする。パッシベーション素材４４の堆積速度は、プラズマプロセスパラメータのうち一つを変化させることによって、制御することができる。何らかのプロセスパラメータ、例えばガス比率、ガス流量、エッチング時間、プラズマ源電力、プラテン電力及び／又は印加電力周波数のうち１個又は複数個を変化させることで、パッシベーション素材４４の堆積速度を制御することができる。例えば、第３プラズマエッチング工程にてエッチングチャンバ２３内に導入されるガスのうち、パッシベーション素材４４を形成するガス（即ちパッシベーション素材プレカーサ）例えば酸素ガスの流量を、徐々に増やす（即ちランピングする）ことによって、パッシベーション素材４４の堆積速度を高めることができる。別例によれば、第３プラズマエッチング工程にてプラテン２２に印加される電力を徐々に減らす（即ちランピングする）ことによって、パッシベーション素材４４の堆積速度を高めることができる。
図５に、第３プラズマエッチング工程におけるパッシベーション素材プレカーサガス流量の直線的増大が、パッシベーション厚ｔｐの変化と、どのように対応しているかを示す。パッシベーション素材プレカーサ流量の直線的増大により、図６に示す如くテーパ付プロファイルを伴う基部を有するトレンチが得られる。即ち、フィーチャ隅部における（即ちエッジ領域６４内での）勾配が略一定となる。このフィーチャの下面にはテーパ付隅部６４及び略平坦な中央領域６２が備わる。どのような理論又は推論にも拘束されないが、そのフィーチャのうちパッシベーション素材により覆われている諸部分（例えばそのパッシベーション素材がフィーチャ基部上に張り出しているところ）では、エッチング速度が低くなる。従って、これは、パッシベーション素材厚増大につれマスク層内開口の寸法が低減し、ひいてはフィーチャ基部におけるエッチング可能幅（ｗ）が然るべく徐々に縮小される、という効果をもたらす。これによりフィーチャ基部にテーパ付プロファイルが発生する。
図７に、パッシベーション素材プレカーサガス流量の非直線的増大が、パッシベーション厚の変化と、どのように対応しているかを示す。より具体的には、図７のガス流が、第３プラズマエッチング工程中に増大し（即ちランピングされ）、またその変化速度が高まっていく。パッシベーション素材プレカーサガス流量の非直線的ランピング増大により、丸み付隅部を伴う下面を有するトレンチが得られる。即ち、図８に示す如く、エッジ領域７４における下面の勾配が、（中央領域７２における）水平から（側壁７８における）略垂直へと、徐々に変化するものとなる。
フィーチャ下面の隅部並びにフィーチャ開口にある基板エッジの角度の漸変は、パッシベーション素材の総堆積速度が制御されていなければ、必ずしも保証されない。図９に、不十分なパッシベーション素材で作成されておりフィーチャ開口のエッジが十分に保護されていないトレンチ（符号Ａ）、過剰なパッシベーション素材堆積で以て作成されたためノッチ付又はテーパ付基部隅部が生じているトレンチ（符号Ｂ）、並びに開口エッジの保護と基部隅部の滑らかさとが平衡するよう作成されているトレンチ（符号Ｃ）のＳＥＭ画像例を示す。
図９に示す如く、第３エッチング工程にて開口エッジ上に堆積されるパッシベーション素材が少なすぎると、プラズマに対するそれらエッジの保護が不十分となるため、更なるエッチングが生じて面取り構造がもたらされる。これに対して、第３エッチング工程にて開口エッジ上に堆積されるパッシベーション素材が多すぎると、そのプラズマではトレンチ基部を所望要領でエッチングし得なくなるため、ノッチ付又はテーパ付基部隅部が発生する。
これら二つの処理の間で平衡を達成し、フィーチャ開口に好適な丸み付エッジを得ること及びフィーチャ基部に丸み付隅部を得ることは、開口にてプラズマによりエッチングされうる素材とフィーチャ基部におけるそれとが同一であるので、パッシベーション素材の総堆積速度の精細制御無しでは達成するのが難しかろう。
この問題を克服するため、本願の発明者は、本発明の第１実施形態の方法の第２態様を提案する。図１０に、本発明の第１実施形態の第２態様に係る方法例の諸段階を示す。第２態様の特徴のうち第１態様と共通するものには、第１態様におけるそれらと同じ参照符号を付してある。
本発明の第１実施形態の第２態様は、第２プラズマエッチング工程・第３プラズマエッチング工程間に中間パッシベーション工程を有するものである。このパッシベーション工程では、部分形成済フィーチャ開口にて基板エッジ上にパッシベーション素材を堆積させる。このパッシベーション素材は、第３プラズマエッチング工程にて堆積されるパッシベーション素材と同じものでよい。
このパッシベーション工程にて用いられるガス組成を、塩素含有ガスを含むものとしてもよく、オプション的にはその塩素含有ガスをＳｉＣｌ４としてもよい。そのガス組成に、付加的に、Ｈ２ガス及び／又はＡｒガスを含めてもよい。このパッシベーション工程にて基板に印加されるバイアス電力は、第３プラズマエッチング工程冒頭にてその基板に印加されるバイアス電力よりも少なくすることができる。このパッシベーション工程にて基板に印加されるバイアス電力は、第３プラズマエッチング工程を通じその基板に印加されるバイアス電力よりも少なくすることができる。このパッシベーション工程にて基板に印加されるバイアス電力を約１００Ｗ～約２００Ｗとすることができる。このパッシベーション工程にて基板に印加されるバイアス電力を約１４０Ｗとすることができる。このパッシベーション工程にて基板に印加されるバイアス電力をＲＦバイアス電力としてもよい。このパッシベーション工程にて印加されるプラズマ源電力を、第３プラズマエッチング工程にて印加されるプラズマ源電力より少なくしてもよい。このパッシベーション工程にて印加されるプラズマ源電力を約１５００Ｗ～約２２５０Ｗとしてもよい。このパッシベーション工程にて印加されるプラズマ源電力を約１８５０Ｗとしてもよい。
本発明の第２態様では、図１０に示す如く、図１０中に「工程３」として示されているパッシベーション工程中に、部分形成済フィーチャ３４ｆの開口４０ｆにてマスク３２の表面上へとパッシベーション素材４４ｆが堆積される。先に論じた通り、パッシベーション素材４４ｆは、第３プラズマエッチング工程（図１０では「工程４」）にて形成されるパッシベーション素材４４と同じものでよい。その場合、このパッシベーション工程のパッシベーション素材４４ｆが、第３プラズマエッチング工程のパッシベーション素材４４がその上に堆積される面として役立つこととなろう。このパッシベーション工程は約２０秒～８０秒に亘り実行すればよい。このパッシベーション工程の継続時間は、開口４０ｆの限界寸法、フィーチャ３４ｆの深さに対するマスク３２の相対厚、並びにマスク３２の素材により左右されることとなる。
第３プラズマエッチング工程と同様、このパッシベーション工程でも強パッシベーション性のガスと低バイアスとが用いられるが、その条件はより一層、パッシベーションリッチなものとされる。この超高パッシベーション工程では、フィーチャ開口のエッジを含め、その基板のより露出的なエリア上に、パッシベーション素材がトップロードされる。その基板に印加されるバイアスが低いので、そのパッシベーション素材が基部に向かいフィーチャの下方へと追いやられることがなく、従って「ブレッドローフ」しない。そのためフィーチャ開口の制約が少なくなる。このパッシベーショントップローディング並びに開口制約の低減により、面取り回避に十分なほどに開口エッジが保護され、それでいてなお、基部プロファイルを垂直から水平へと滑らかに変化させることができる。
第１実施形態の方法の第２及び第３プラズマエッチング工程並びにパッシベーション工程に係るプロセスパラメータ集合の例を表１に示す。この例のプロセスは、改造型Ｏｍｅｇａ（商標）Ｓｙｎａｐｓｅ（商標）エッチング装置であり、１３．５６ＭＨｚにて動作するバイアスＲＦ電源及びプラズマ源を有するもので実行された。
Figure 2023099287000002
１５０ｍｍＳｉＣウェハ向けに構成されているＩＣＰエッチングシステムを用いた場合、１μｍ限界寸法を有する２μｍ深さトレンチでは、第２プラズマエッチング工程、パッシベーション工程及び第３プラズマエッチング工程に係る典型的なプロセス時間が約２００～３００秒となろう。
本発明の第１実施形態の方法によれば、自フィーチャの開口に丸み付エッジがあり且つフィーチャの基部に丸み付隅部があるフィーチャを、図２に示されているトレンチ例１８及び図９中でＣと付号されているフィーチャと同じ要領で提供することができる。
パッシベーション素材堆積速度を制御すること、ひいてはパッシベーション素材厚を制御することにより、マスク内開口の寸法を制御することができる。この寸法の制御により、フィーチャ基部におけるエッチングの幅を制御することが可能となり、エッチング対象フィーチャの下面形状を可制御的に変化させることが可能となる。更に、パッシベーション素材堆積速度を制御することにより、開口の丸み付エッジの保護の制御が可能となり、それにより最終フィーチャにおける開口エッジの形状を決めることが可能となる。本方法によれば、下面及び開口を有するフィーチャ例えばトレンチであり、そのプロファイルが可制御的なものを形成することができる。最たる長所は、トレンチが基部及び開口を備え丸み付隅部を伴うことに関連している。丸み付の（即ち湾曲した）隅部であるので、電界をより均一に分布させることができ、従って電界バンチングを減らすことができる。これにより、有益なことに、ブレークダウン電圧を高めることができる。加えて、本方法によれば、第３プラズマエッチング工程にてフィーチャ隅部におけるエッチング速度が低下するため、フィーチャ隅部におけるマイクロトレンチの形成を防ぐことができる。

Claims (25)

  1. 化合物半導体基板をプラズマエッチングすることでフィーチャを形成する方法であって、
    開口を有するマスクがその上に形成されており、化合物半導体素材で形成されている基板を準備する工程と、
    第１プラズマエッチング工程を実行することで、前記開口を介し前記基板を異方性エッチングすることにより、開口及び下面を有しその下面に周辺領域が備わる部分形成済フィーチャを作成する工程と、
    第２プラズマエッチング工程を実行することで、前記マスクのうち前記部分形成済フィーチャ開口に隣り合う領域を除去することにより、前記部分形成済フィーチャ開口にて前記基板のエッジに丸みを発生させる工程と、
    第３プラズマエッチング工程を実行することで、前記マスク開口を通じ前記部分形成済フィーチャ下面を異方性エッチングする一方、前記マスク上及び前記部分形成済フィーチャ開口上にパッシベーション素材を堆積させて前記部分形成済フィーチャ開口の寸法を低減する工程であり、前記部分形成済フィーチャ開口の前記寸法低減により、前記部分形成済フィーチャの周辺領域及び開口のエッチングを減退させることで、丸み付エッジを伴う開口を有する全部形成済フィーチャであり中央領域及びエッジ領域が備わる下面を有する全部形成済フィーチャを作成し、その全部形成済フィーチャの下面の中央領域をエッジ領域よりも深くする工程と、
    を有する方法。
  2. 請求項１に記載の方法であって、前記第２プラズマエッチング工程にて、フッ化炭素ベースのエッチャントを含むエッチングレシピを用いる方法。
  3. 請求項２に記載の方法であって、前記フッ化炭素ベースのエッチャントがＣＦ４、ＣＨＦ３又はＣ４Ｆ８を含む方法。
  4. 請求項１～３のうち何れか一項に記載の方法であって、前記第２プラズマエッチング工程にて前記基板に印加されるバイアス電力が３５０Ｗ～１０００Ｗである方法。
  5. 請求項１～４のうち何れか一項に記載の方法であって、前記第２プラズマエッチング工程が２～１０ｍＴｏｒｒの圧力下で実行される方法。
  6. 請求項１～５のうち何れか一項に記載の方法であって、前記第３プラズマエッチング工程を通じ、前記パッシベーション素材の総堆積速度が０を超える方法。
  7. 請求項１～６のうち何れか一項に記載の方法であって、前記第３プラズマエッチング工程にて、前記第３プラズマエッチング工程における少なくとも１個のプロセスパラメータを変化させる方法。
  8. 請求項１～７のうち何れか一項に記載の方法であって、前記パッシベーション素材が酸化シリコン、例えばＳｉＯ２を含む方法。
  9. 請求項１～８のうち何れか一項に記載の方法であって、前記パッシベーション素材と前記マスクとが実質的に同素材で作成されている方法。
  10. 請求項１～９のうち何れか一項に記載の方法であって、前記第３プラズマエッチング工程にて、塩素ベースのエッチャントを含むエッチングレシピを用いる方法。
  11. 請求項１０に記載の方法であって、前記塩素ベースのエッチャントがＣｌ２及び／又はＳｉＣｌ４を含む方法。
  12. 請求項１～１１のうち何れか一項に記載の方法であって、更に、前記第２プラズマエッチング工程より後で、且つ前記第３プラズマエッチング工程より前にパッシベーション工程を有し、そのパッシベーション工程により、前記部分形成済フィーチャ開口にて前記基板エッジ上へとパッシベーション素材を堆積させる方法。
  13. 請求項１２に記載の方法であって、前記パッシベーション素材が、前記第３プラズマエッチング工程にて堆積されるパッシベーション素材と同一である方法。
  14. 請求項１２又は１３に記載の方法であって、前記パッシベーション工程にて前記基板に印加されるバイアス電力が、前記第３プラズマエッチング工程の最初に前記基板に印加されるバイアス電力よりも少ない方法。
  15. 請求項１２～１４のうち何れか一項に記載の方法であって、前記パッシベーション工程にて、酸素を含むガス組成を用いる方法。
  16. 請求項１２～１５のうち何れか一項に記載の方法であって、前記パッシベーション工程にて、塩素含有ガスを含むガス組成を用いる方法。
  17. 請求項１６に記載の方法であって、前記塩素含有ガスがＳｉＣｌ４である方法。
  18. 請求項１２～１７のうち何れか一項に記載の方法であって、前記パッシベーション工程にて、Ｈ２ガス及び／又はＡｒガスを含むガス組成を用いる方法。
  19. 請求項１２～１８のうち何れか一項に記載の方法であって、前記パッシベーション工程にて印加されるプラズマ源電力が、前記第３プラズマエッチング工程にて印加されるプラズマ源電力よりも多い方法。
  20. 請求項１～１９のうち何れか一項に記載の方法であって、前記フィーチャがトレンチである方法。
  21. 請求項１～２０のうち何れか一項に記載の方法であって、前記全部形成済フィーチャ下面の前記エッジ領域が湾曲面を備え、オプション的には、前記エッジ領域により、前記全部形成済フィーチャの側壁と下面の前記中央領域との間に丸み付隅部が形成される方法。
  22. 請求項１～２１のうち何れか一項に記載の方法であって、前記化合物半導体基板がシリコンカーバイド（ＳｉＣ）ウェハである方法。
  23. 請求項１～２２のうち何れか一項に記載の方法であって、更に、
    ウェットエッチングにより前記基板から前記パッシベーション素材を選択的に除去する工程を有する方法。
  24. 請求項１～２３のうち何れか一項に記載の方法であって、前記第１プラズマエッチング工程、前記第２プラズマエッチング工程及び前記第３プラズマエッチング工程が、誘導結合プラズマ（ＩＣＰ）エッチング装置を用いて実行される方法。
  25. 請求項１に記載の方法を用いて基板をプラズマエッチングすることでフィーチャを形成するプラズマエッチング装置であって、
    チャンバと、
    前記チャンバ内に配されておりその上にある基板を支持する基板サポートと、
    ある流量にて前記チャンバ内にガス又はガス混合物を導入するための少なくとも１個のガスインレットと、
    前記チャンバ内でプラズマを維持するためのプラズマ生成手段と、
    前記基板サポートにバイアス電力を供給する電源と、
    第１組の処理条件、第２組の処理条件及び第３組の処理条件間での切換用に構成されたコントローラと、を備え、前記第１組の処理条件が、第１プラズマエッチング工程を実行することで、前記開口を介し前記基板を異方性エッチングすることにより、開口及び下面を有しその下面に周辺領域が備わる部分形成済フィーチャが作成されるよう構成されており、前記第２組の処理条件が、第２プラズマエッチング工程を実行することで、前記マスクのうち前記部分形成済フィーチャ開口に隣り合う領域を除去させ、且つ前記部分形成済フィーチャ開口にて前記基板のエッジに丸みを発生させるよう構成されており、且つ前記第３組の処理条件が、第３プラズマエッチング工程を実行することで、前記マスク開口を通じ前記部分形成済フィーチャ下面を異方性エッチングする一方、前記マスク上へとパッシベーション素材を堆積させることで前記部分形成済フィーチャ開口の寸法を低減させるよう構成されており、前記部分形成済フィーチャ開口の前記寸法低減により、前記部分形成済フィーチャの前記周辺領域及び前記開口のエッチングを減退させることで、丸み付エッジを伴う開口を有する全部形成済フィーチャであり中央領域及びエッジ領域が備わる下面を有する全部形成済フィーチャを作成し、その全部形成済フィーチャの下面の中央領域をエッジ領域よりも深くするプラズマエッチング装置。
JP2022153944A 2021-12-30 2022-09-27 プラズマエッチングされたシリコンカーバイド Pending JP2023099287A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2119119.2 2021-12-30
GBGB2119119.2A GB202119119D0 (en) 2021-12-30 2021-12-30 Plasma etched silicon carbide

Publications (1)

Publication Number Publication Date
JP2023099287A true JP2023099287A (ja) 2023-07-12

Family

ID=80220034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022153944A Pending JP2023099287A (ja) 2021-12-30 2022-09-27 プラズマエッチングされたシリコンカーバイド

Country Status (7)

Country Link
US (1) US20230215732A1 (ja)
EP (1) EP4207253A1 (ja)
JP (1) JP2023099287A (ja)
KR (1) KR20230103916A (ja)
CN (1) CN116417335A (ja)
GB (1) GB202119119D0 (ja)
TW (1) TW202335078A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653603B2 (ja) * 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
DE112016004086T5 (de) 2015-09-09 2018-06-14 Sumitomo Electric Industries, Ltd. Halbleiterbauelement
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
US10515849B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, interconnection structure and method for forming the same
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
GB201917734D0 (en) 2019-12-04 2020-01-15 Spts Technologies Ltd Method, substrate and apparatus

Also Published As

Publication number Publication date
CN116417335A (zh) 2023-07-11
TW202335078A (zh) 2023-09-01
GB202119119D0 (en) 2022-02-16
EP4207253A1 (en) 2023-07-05
KR20230103916A (ko) 2023-07-07
US20230215732A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
EP3836195A1 (en) Method, substrate and apparatus
CN100514570C (zh) 等离子体蚀刻方法
EP1070342B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
JP4653603B2 (ja) プラズマエッチング方法
KR101679371B1 (ko) 드라이 에칭 방법
EP4300544A1 (en) Post-processing of indium-containing compound semiconductors
JP5367689B2 (ja) プラズマ処理方法
KR20190008226A (ko) 에칭 방법
US20050014372A1 (en) Etching method and plasma etching processing apparatus
JP6959999B2 (ja) プラズマ処理方法
JP2023099287A (ja) プラズマエッチングされたシリコンカーバイド
TWI753413B (zh) 電漿處理方法
KR100536359B1 (ko) 에칭 방법
US11881410B2 (en) Substrate processing apparatus and plasma processing apparatus
JP7296602B2 (ja) ＳｉＣ基板の製造方法
US20240006181A1 (en) Control of Trench Profile Angle in SiC Semiconductors
WO2015170676A1 (ja) プラズマエッチング処理方法
JP5918886B2 (ja) プラズマ処理方法
KR20220097191A (ko) 화합물 반도체 웨이퍼에서 트렌치 피처를 icp 에칭하는 방법 및 장치
Jeon et al. Characteristics of SiO2 Etching with a C4F8/Ar/CHF3/O2 Gas Mixture in 60-MHz/2-MHz Dual-frequency Capacitively Coupled Plasmas
TW202420375A (zh) 含銦化合物半導體之後處理
JP2006237182A (ja) 半導体の製造方法