TW202335078A - 電漿蝕刻碳化矽 - Google Patents

電漿蝕刻碳化矽 Download PDF

Info

Publication number
TW202335078A
TW202335078A TW111132667A TW111132667A TW202335078A TW 202335078 A TW202335078 A TW 202335078A TW 111132667 A TW111132667 A TW 111132667A TW 111132667 A TW111132667 A TW 111132667A TW 202335078 A TW202335078 A TW 202335078A
Authority
TW
Taiwan
Prior art keywords
substrate
opening
plasma etching
plasma
feature
Prior art date
Application number
TW111132667A
Other languages
English (en)
Inventor
艾力克斯 克魯特
Original Assignee
英商Ｓｐｔｓ科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ｓｐｔｓ科技公司 filed Critical 英商Ｓｐｔｓ科技公司
Publication of TW202335078A publication Critical patent/TW202335078A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種電漿蝕刻一化合物半導體基板以形成一特徵之方法及用於電漿蝕刻一基板以形成一特徵之電漿蝕刻設備。

Description

電漿蝕刻碳化矽
本發明係關於一種電漿蝕刻一化合物半導體基板中之一特徵之方法。本發明亦係關於一種電漿蝕刻設備。
對基於化合物半導體之高功率及高頻裝置之需求日益增長，此係習知矽基技術無法滿足的。特定言之，寬帶隙化合物半導體(諸如碳化矽(SiC))結合可超過矽之電子及熱性質之優異之電子及熱性質。然而，使用已知之方法以一可接受之成本大量製造此等化合物半導體裝置可能具有挑戰性，通常需要許多處理步驟。期望開發一種用於以一更經濟之方式以更少之處理步驟製造化合物半導體裝置(諸如SiC裝置)之一方法。
功率裝置碳化矽溝槽在功率半導體裝置中之應用越來越多。已知的是使用基於平面之溝槽，其中溝槽10具有一大體上平坦之底面12及大體上垂直之側壁14，如圖1中所展示。然而，在基於平面之溝槽之底部處之微溝槽可能會導致問題。微溝槽係指溝槽之角處更深之蝕刻部分。微溝槽中固有之銳角可導致基板內之電場集中在此等位置處，藉此降低擊穿電壓。期望避免微溝槽；並使擊穿電壓最大化。
即使在平坦底部部分(無微溝槽)中，電場亦容易「場聚束」。亦即，電場容易集中在溝槽內之一特定位置處，諸如溝槽之角處。因此，期望藉由能夠控制溝槽之角之曲率來儘可能地使場聚束最小化。
乾式蝕刻碳化矽溝槽通常具有1 µm至10 µm之間的一寬度及1 µm至3 µm之間的一深度，在功率半導體裝置中得到越來越多之應用。行業通常使用具有大體上垂直之側壁之溝槽，如圖2之例示性溝槽16中所展示，缺少微溝槽係一主要材料要求。微溝槽中固有之銳角可導致材料內之電場集中在溝槽角處，並導致降低擊穿電壓。甚至如16中之溝槽結構亦會在溝槽基底及頂部處產生場聚束問題。具有圓角之溝槽具有更分散之內部場，藉此增加擊穿電壓，且此意謂，如圖2之例示性溝槽18中所展示，圓角溝槽在許多裝置中之性能將優於方角替代者。
用於產生基底及頂部角圓角之當前方法基於熔爐程序或在形成溝槽之後(通常在移除遮罩之後)進行濕式蝕刻。US 10424642 B2揭示在基於電漿之各向異性溝槽蝕刻步驟及SiO 2遮罩移除之後，在1350°C至1605°C之間的一溫度在爐中在一H 2氣體氣氛中使晶圓退火以產生所需之邊緣成圓程度。類似地，US 2021/0118986 A1揭示在約1520°C使用一H 2退火程序對一SiC基板中之一溝槽之頂部及底部角進行成圓。US 9722070揭示可使用一犧牲氧化物沈積步驟繼之以移除或一未界定之濕式蝕刻步驟來產生溝槽邊緣成圓。
亦提出一種電漿蝕刻程序以產生基於圓形之溝槽。在US 10424642 B2中，一「子溝槽抑制膜」用於控制溝槽之基底處之曲率。然而，揭示藉由使用一爐退火可進一步改進基底及頂部之成圓。EP 3836195揭示一種用於使溝槽之基底成圓之兩步程序。一第一步驟產生一深溝槽，第二步驟產生所需之基底成圓程度。此提供一基於圓形之溝槽，然由於其受到硬遮罩之保護，因此其不會處理溝槽之頂部。雖然本技術中已知的是基於電漿之方法可在溝槽之基底處達成一定程度之角成圓，然需要熔爐或濕式蝕刻技術來修改溝槽之頂部角。由於熔爐技術可同時達成基底及頂部角之成圓，故當硬遮罩被移除時，若溝槽之頂部角亦必須成圓，則採用一乾式蝕刻成圓基底之價值有限。因此，本技術需要一種電漿蝕刻方法，其可蝕刻SiC溝槽並使溝槽之頂部及基底成圓，同時避免使用一熔爐進行角成圓。
本發明在其實施例中之至少一些中尋求解決上文所描述之問題、期望及需求。特定言之，本發明尋求提供一種用於控制溝槽底部及頂部處之輪廓之方法以便更好地分散一溝槽內之內部電場並增加擊穿電壓。例如，本發明之至少一些實施例提供一種用於可控地形成溝槽之方法，該溝槽具有具有圓角或一圓形輪廓之一基底及具有圓角或一圓角輪廓之一頂部。
根據本發明之一第一實施例，提供一種電漿蝕刻一化合物半導體基板以形成一特徵之方法，該方法包括以下步驟： •  提供具有形成在其上之一遮罩之一基板，該遮罩具有一開口，其中該基板由一化合物半導體材料形成； •  執行一第一電漿蝕刻步驟以透過該開口各向異性地蝕刻該基板以產生具有一開口及包括一週邊區域之一底面之一部分形成之特徵； •  執行一第二電漿蝕刻步驟以移除鄰近於該部分形成之特徵之該開口之該遮罩之一區域，且藉此使該部分形成之特徵之該開口處之該基板之邊緣成圓；及 •  執行一第三電漿蝕刻步驟以透過該遮罩之該開口各向異性地蝕刻該部分形成之特徵之該底面，同時將一鈍化材料沈積至該遮罩及該部分形成之特徵之該開口上以減小該部分形成之特徵之該開口之一尺寸，其中該部分形成之特徵之該開口之該尺寸之該減小導致該週邊區域及該部分形成之特徵之該開口之蝕刻之一衰減，藉此產生具有圓形邊緣之一開口、包括一中心區域及一邊緣區域之一底面之一完全形成之特徵，其中該中心區域比該完全形成之特徵之該底面之該邊緣區域深。
在不希望受到任何理論或推測約束之情況下，相信第二電漿蝕刻會導致移除部分形成之特徵之開口周圍之遮罩，藉此允許在部分形成之特徵之開口處之基板之邊緣藉由暴露於電漿之蝕刻而變圓。隨後，沈積在遮罩及部分形成之特徵之開口上以減小開口之尺寸之鈍化材料在第三電漿蝕刻步驟期間保護部分形成之特徵之開口處之基板之圓形邊緣以及部分形成之特徵之週邊區域免受電漿中物質分佈之影響。因此，在特徵之底面處，在第三電漿蝕刻步驟期間自週邊區域移除之材料量小於自中心區域移除之材料量，而在特徵之開口處，由於鈍化材料之沈積，防止基板之圓形邊緣被電漿進一步蝕刻。在第三電漿蝕刻步驟期間控制開口之尺寸之減小允許控制特徵之底部處之輪廓並將其形成為一所要形狀。本方法允許特徵具有圓形、彎曲或其他光滑表面(即，坡度逐漸變化)，此可改進特徵中之電場分散，並有助於使場聚束最小化。因此，本方法可幫助產生具有一高擊穿電壓之特徵。此外，該方法可幫助避免在特徵之底面之邊緣區域(例如，角)形成微溝槽。
該化合物半導體材料可為碳化矽(SiC)。該基板可為一SiC晶圓。該基板可為一150 mm SiC晶圓。
該第二電漿蝕刻步驟可包含使用包括氟碳基蝕刻劑(諸如氟化氣體)之一蝕刻配方。該氟碳基蝕刻劑可包括CF 4、CHF 3或C 4F 8。該氟碳基蝕刻劑可包括CF 4、由CF 4組成或基本上由CF 4組成。在該第二電漿蝕刻步驟期間施加至該基板之一偏壓功率可在約350 W至約1000 W之間。在該第二電漿蝕刻步驟期間施加至該基板之一偏壓功率可在約350 W至約800 W之間。在該第二電漿蝕刻步驟期間施加至該基板之一偏壓功率可為約600 W。該偏壓功率可為一RF偏壓功率。在該第二電漿蝕刻步驟期間施加至該基板之一電漿源功率可在約1000 W至約2000 W之間。該第二電漿蝕刻步驟期間之一電漿源功率可為約1600 W。該第二電漿蝕刻步驟可以約2毫托至約10毫托之間的一壓力實施。該第二電漿蝕刻步驟可以約4毫托之一壓力實施。
該鈍化材料可沈積在該遮罩及被蝕刻之特徵之一側壁上。在整個該第三電漿蝕刻步驟期間，該鈍化材料之淨沈積速率可大於零。可以在該第三電漿蝕刻步驟期間增加之一沈積速率沈積該鈍化材料。該鈍化材料之該沈積速率可在該第三電漿蝕刻步驟期間以一增加之變化率增加。該遮罩中之該開口之該尺寸可以一增加之變化率減小。在該第三電漿蝕刻步驟期間增加該鈍化材料之該沈積速率可幫助在該底面之該邊緣區域中產生具有圓角之一特徵。例如，該特徵可為一大體上平坦底部之U形。該鈍化材料可具有在該開口之各側上增加至約300 nm、視情況為約250 nm、視情況為約175 nm、視情況為約150 nm或視情況為約125 nm之一沈積厚度。遮罩層中之該開口之該尺寸可減小約100 nm至600 nm、200 nm至500 nm、250 nm至450 nm、300 nm至400 nm或約350 nm之一距離或此等上限與下限之任何組合。
該第三電漿蝕刻步驟可包括在該第三電漿蝕刻步驟期間改變一程序參數。該第三電漿蝕刻步驟可包括在該第三電漿蝕刻步驟期間斜變一程序參數。例如，該第三電漿蝕刻步驟可包括改變或斜變一氣體混合物組合物、一氣體流速、一處理時間、一電漿源功率、施加至基板之一偏壓功率及/或一頻率之至少一者。在該第三電漿蝕刻步驟期間，可改變或斜變任何其他程序參數。此可幫助控制透過該開口之該基板之蝕刻速率，同時亦控制該鈍化材料之該沈積速率。
變化之程序參數可以一增加之變化率斜變。變化之程序參數可以一恆定之變化率斜變。術語「斜變」可意謂系統地增加或系統地減少一值。
改變該程序參數可包括在該第三電漿蝕刻步驟期間改變一鈍化材料前體之一流速。
該鈍化材料前體之該流速可在該第三電漿蝕刻步驟期間增加。在該第三電漿蝕刻步驟結束時該鈍化材料前體之該流速(以sccm為單位)可比在該第三電漿蝕刻步驟開始時該鈍化材料前體之該流速(以sccm為單位)高至少兩倍、三倍或四倍。該鈍化材料前體之該流速可自約25 sccm增加至約100 sccm。
該基板可安置在一腔室中。該方法可包括在該第三電漿蝕刻步驟期間以與該第一電漿蝕刻步驟相比更高之一流速將一鈍化材料前體引入至該腔室中。該第三電漿蝕刻步驟可包括以一流速將一鈍化材料前體引入至腔室中，其中在該第三電漿蝕刻步驟期間引入至該腔室中之鈍化材料前體之該流速可高於在該第一電漿蝕刻步驟期間引入至該腔室中之鈍化材料前體之一流速。
該鈍化材料前體可包括一含氧氣體，諸如O 2。
改變該程序參數可包括在該第三電漿蝕刻步驟期間改變施加至該基板之一偏壓功率。可在該第三電漿蝕刻步驟期間減小施加至該基板之該偏壓功率。在該第三電漿蝕刻步驟開始時施加至該基板之該偏壓功率可比在該第三電漿蝕刻步驟結束時施加至該基板之該偏壓功率高約50 W至300 W之範圍內之一量。在該第三電漿蝕刻步驟開始時施加至該基板之該偏壓功率可為約230 W至500 W、240 W至350 W或約250 W之範圍內之一功率。在該第三電漿蝕刻步驟結束時或接近結束時施加至該基板之該偏壓功率可為約140 W至220 W、約170 W至210 W或約190 W之範圍內之一功率。替代地，在該第三電漿蝕刻步驟期間施加至該基板之該偏壓功率可在整個該第三電漿蝕刻步驟期間保持在一恆定值。在該第三電漿蝕刻步驟期間施加至該基板之該偏壓功率可在140 W至220 W之間。在該第三電漿蝕刻步驟期間施加至該基板之該偏壓功率可為約180 W。在該第三電漿蝕刻步驟期間施加至該基板之該偏壓功率可低於在該第一電漿蝕刻步驟期間施加至該基板之該偏壓功率。在該第一電漿蝕刻步驟期間施加至該基板之該偏壓功率可在約100 W至1600 W或約400 W至1400 W之範圍內。
該鈍化材料可包括氧化矽，諸如SiO 2。與該基板之該化合物半導體材料相比，該鈍化材料通常更耐電漿蝕刻程序。該基板材料與該鈍化材料之間的蝕刻選擇性可在約2:1至約4:1之一範圍內。該鈍化材料及該遮罩可由大體上相同之材料製成。該遮罩可包括氧化矽，諸如SiO 2。
該第一電漿蝕刻步驟可包含使用包括氯基蝕刻劑(諸如Cl 2及/或SiCl 4)之一蝕刻配方。該第一電漿蝕刻步驟可包含包括氟基蝕刻劑(諸如氟化氣體)之一蝕刻配方。用於該第一電漿蝕刻步驟之該蝕刻配方可由選自以下群組之一或多種氣體組成或基本上由其組成：氯基蝕刻劑(例如Cl 2及/或SiCl 4)、一含氧氣體(例如O 2)、H 2及/或Ar氣體。
該第三電漿蝕刻步驟可包含使用包括氯基蝕刻劑之一蝕刻配方。該氯基蝕刻劑可包括Cl 2及/或SiCl 4。該第三電漿蝕刻步驟可包含包括氟基蝕刻劑(諸如氟化氣體)之一蝕刻配方。用於該第三電漿蝕刻步驟之該蝕刻配方可包括使用選自氯基或氟基蝕刻劑、O 2、H 2及/或Ar氣體的一或多種氣體。用於該第三電漿蝕刻步驟之該蝕刻配方可係由選自以下群組之一或多種氣體組成或基本上由其組成：氯基蝕刻劑(諸如Cl 2及/或SiCl 4)、一含氧氣體(諸如O 2)、H 2及/或Ar氣體。該第三電漿蝕刻步驟可包含使用一蝕刻配方，蝕刻配方係由以下組成或基本上由其組成：氯基蝕刻劑，例如Cl 2及/或SiCl 4；含氧氣體，例如O 2氣體；視情況為H 2氣體；以及視情況為Ar氣體。用於該第一電漿蝕刻步驟之該蝕刻配方可不同於用於該第三電漿蝕刻步驟之該蝕刻配方。例如，用於該第三電漿蝕刻步驟之該蝕刻配方中使用的氣體比率可不同於用於該第一電漿蝕刻步驟中之該蝕刻配方中使用的氣體比率。該第一電漿蝕刻步驟之蝕刻速率可高於該第三電漿蝕刻步驟之蝕刻速率。在該第三電漿蝕刻步驟中使用SiCl 4(或其他含矽氣體)的情況下，以sccm為單位之含矽氣體(例如SiCl 4)的流速可大於約50%，視情況為總氣體流速的約55%至90%之間(以sccm為單位)。
本發明之第一實施例之該方法可進一步包括在該第二電漿蝕刻步驟之後及該第三電漿蝕刻步驟之前的一鈍化步驟，其中該鈍化步驟包括將一鈍化材料沈積至該部分形成之特徵之該開口處之該基板的該邊緣上。此額外鈍化步驟可被更精細地控制在該部分形成之特徵之該開口處對該基板之該圓形邊緣的保護，而不收縮該部分形成之特徵的該開口並消除該基底圓角。
在該鈍化步驟期間沈積之該鈍化材料可係與在該第三電漿蝕刻步驟期間沈積之該鈍化材料相同。
在該鈍化步驟期間經施加至該基板之一偏壓功率可低於在該第三電漿蝕刻步驟開始時經施加至該基板之一偏壓功率。在該鈍化步驟期間經施加至該基板之偏壓功率可低於在整個該第三電漿蝕刻步驟期間經施加至該基板之一偏壓功率。
該鈍化步驟可包含使用包括一含氧氣體(視情況為O 2)之一氣體組合物。該鈍化步驟可包含使用包括一含氯氣體之一氣體組合物。該含氯氣體可為SiCl 4。該鈍化步驟可包含使用包括H 2氣體及/或Ar氣體之一氣體組合物。用於該鈍化步驟之該氣體組合物可由選自以下群組之一或多種氣體組成或基本上由其組成：氯基蝕刻劑(例如SiCl 4)、一含氧氣體(例如O 2)、H 2及/或Ar氣體。
在該鈍化步驟中施加之一電漿源功率可高於在該第三電漿蝕刻步驟中施加之一電漿源功率。在該鈍化步驟中施加之一電漿源功率可在約1500 W至2000 W之間。在該鈍化步驟中施加之一電漿功率可為約1850 W。
該部分形成之特徵之該底面可大體上平坦。該部分形成之特徵之該底面可大體上呈凸形。
該特徵可為一溝槽。該特徵可為一通孔。
在該第一電漿蝕刻步驟期間該遮罩中之該開口之該尺寸可在約0.5 μm至20 μm或約1 μm至10 μm之一範圍內。在該第一電漿蝕刻步驟期間，該開口之該尺寸可保持大體上恆定。該開口之該尺寸可為一寬度。該特徵可具有約0.5 μm至20 μm或約1 μm至10 μm之範圍內之一最大寬度。該特徵可具有約0.5 μm至10 μm、0.75 μm至5 μm或約1 μm至3 μm之範圍內之一深度。
該完全形成之特徵之該底面可大體上呈凹形。術語「大體上呈凹形」在此處用於表示一種形狀，其中，在該底面之相對側上之兩點之間繪製一線段(例如，自相對邊緣區域)，而不與基板相交(即，具有比邊緣區域更深之一中心區域)係可能的。此界定包含包括一平坦中心區域之一凹面輪廓。此界定包含具有錐形角之一凹形輪廓。本發明允許根據使用者所期望而定制底面之輪廓。
該完全形成之特徵之該底面之該中心區域可大體上平坦。
該邊緣區域可提供自該中心區域至該特徵之一大體上垂直側壁之一連續斜率變化。該邊緣區域可自該特徵之該側壁延伸約100 nm至約350 nm、約125 nm至約300 nm、約150 nm至約250 nm或視情況為約175 nm之範圍內之一距離。該完全形成之特徵之該底面之該邊緣區域可包括一曲形表面。該邊緣區域可在該底面之該中心區域與該完全形成之特徵之一側壁之間形成一圓角。該邊緣區域可在該底面之該中心區域與該完全形成之特徵之一側壁之間形成一錐形角。該側壁通常大體上垂直於該完全形成之特徵之該底面之該中心區域。該側壁可相對於該底面之該中心區域以85至90°、86至90°、87至90°、88至90°或89至90°之一角傾斜。
該方法可進一步包括： •  藉由濕式蝕刻自該基板選擇性地移除該鈍化材料。
可使用一HF濕蝕刻劑執行濕式蝕刻。替代地，該方法可進一步包括： •  藉由乾式蝕刻自該基板選擇性地移除該鈍化材料。
該第一電漿蝕刻步驟、該第二電漿蝕刻步驟及該第三電漿蝕刻步驟可使用一電感耦合電漿(ICP)蝕刻設備執行。該鈍化步驟亦可使用一電感耦合電漿(ICP)蝕刻設備執行。
根據本發明之一第二實施例，提供用於使用本發明之第一實施例之方法電漿蝕刻一基板以形成一特徵之一電漿蝕刻設備，該設備包括： 一腔室； 一基板支撐件，其安置在該腔室內以在其上支撐一基板； 至少一個氣體入口，其用於以一流速將一氣體或氣體混合物引入至該腔室中； 一電漿產生構件，其用於維持該腔室中之一電漿； 一電源，其用於向該基板支撐件供應一偏壓功率；及 一控制器，其經組態以在一第一組處理條件、一第二組處理條件及一第三組處理條件之間切換，其中該第一組處理條件經組態以執行一第一電漿蝕刻步驟以透過該開口各向異性地蝕刻該基板以產生具有一開口及包括一週邊區域之一底面之一部分形成之特徵，該第二組處理條件經組態以執行一第二電漿蝕刻步驟以移除鄰近於該部分形成之特徵之該開口之該遮罩之一區域，並導致在該部分形成之特徵之該開口處之該基板之該等邊緣成圓，且該第三組處理條件經組態以執行一第三電漿蝕刻步驟以透過該遮罩之該開口各向異性地蝕刻該部分形成之特徵之該底面，同時將一鈍化材料沈積至該遮罩上以減小該部分形成之特徵之該開口之一尺寸，其中該部分形成之特徵之該開口之該尺寸之該減小導致該週邊區域及該部分形成之特徵之該開口之蝕刻之一衰減，藉此產生具有圓形邊緣之一開口、包括一中心區域及一邊緣區域之一底面之一完全形成之特徵，其中該中心區域比該完全形成之特徵之該底面之該邊緣區域深。
該控制器可經進一步組態以在該第一至第三組處理條件與一額外組處理條件之間切換，其中該額外組處理條件經組態以在該部分形成之特徵之該開口處將一鈍化材料沈積至該基板之該等邊緣上。
為了避免疑問，每當此處提及「包括」或「包含」等術語時，本發明亦應理解為包含更多限制性術語，諸如「含有」及「基本上含有」。
雖然本發明已在上文中進行描述，然其延伸至上述或以下描述、附圖或發明申請專利範圍中該特徵之任何創造性組合。例如，關於本發明之第一實施例揭示之任何特徵可與本發明之第二實施例之任何特徵相結合，反之亦然。
圖3展示根據本發明之第二實施例之適合於執行根據本發明之第一實施例之方法之一電漿蝕刻設備20之一示意性表示。一基板之電漿蝕刻使用一適合電漿蝕刻設備執行。電漿蝕刻設備可為一電感耦合電漿(ICP)設備。然而，亦可使用其他乾式蝕刻系統進行蝕刻，諸如螺旋波(helicon)、RIE或微波型設備。在此等電漿蝕刻設備內產生一電漿之操作在本技術中係眾所周知的，且除了為了理解本發明而必要之地方之外，此處將不描述。
適用於執行本發明之方法之一電漿蝕刻工具係自英國紐波特(Newport, UK)之SPTS技術有限公司可用之一改進之Omega(RTM) Synapse™。一電漿蝕刻設備20通常包括安置在一腔室23內用於支撐一基板25之一基板支撐件(或壓板) 22。可經由一阻抗匹配網路252由一RF電源250向基板供應一偏壓功率。RF電源之操作之典型RF頻率可在約380 kHz至13.56 MHz之間。腔室可包括具有一介電部分24之一腔室壁。程序氣體可經由一或多個氣體入口26引入至腔室中。一電漿產生構件28 (諸如一電感應圈)可用於在腔室23內產生並維持一電漿，如本技術中已知(例如，使用一RF電源280及阻抗匹配網路282)。可經由一泵送口29將氣體自腔室23移除。亦提供經組態以控制設備執行本文所描述之程序序列之一控制器(未展示)。
圖4展示根據本發明之第一實施例之一第一態樣之一例示性方法之階段。在第一態樣中，蝕刻一化合物半導體基板30以形成在特徵之基底處具有圓角且在特徵之開口處具有圓角之一特徵。在第一態樣中，特徵係一溝槽，且基板30係一150 mm碳化矽(SiC)晶圓。然而，在本發明之第一實施例之第一態樣之方法中可形成其他特徵，且可替代地使用其他化合物半導體基板。其他晶圓大小亦可在本發明之第一實施例之第一態樣之方法中使用。儘管下文所陳述之參數係用於蝕刻一150 mm SiC晶圓之參數，然其可以本技術中已知之一方式隨晶圓之大小而變化。基板30包括一圖案化遮罩層32，諸如二氧化矽(SiO 2)層或其他適合遮罩層。遮罩層32通常比體基板材料更耐電漿蝕刻條件。
在一電漿蝕刻設備20中，將被蝕刻之基板30定位在基板支撐件22上，將被蝕刻之面朝上。可視情況執行一預蝕刻以在第一電漿蝕刻之前製備基板30，例如自遮罩層32之開口區域移除非所要之材料。
執行第一電漿蝕刻步驟以選擇性地蝕刻SiC基板30a，使得形成溝槽之一大部分。標號34b表示部分形成之溝槽。第一電漿蝕刻步驟對應於圖4之「步驟1」。第一電漿腐蝕步驟透過開口各向異性地蝕刻基板30a。在第一電漿蝕刻步驟期間向壓板22施加一偏壓功率。例如，施加至壓板之偏壓功率可在約100 W至約1400 W之範圍內，視情況為約1000 W。此幫助賦予電漿中之物質(例如離子)一方向性，使得優先蝕刻部分形成之溝槽34b之基底36b (而非溝槽之側壁38)。
因此，部分形成之溝槽34b之寬度大體上對應於遮罩層32中開口區域之初始寬度。
在第一電漿蝕刻步驟期間，腔室壓力可在約2毫托至約20毫托之範圍內。優選地，腔室壓力可在約2毫托至約8毫托之範圍內。在第一電漿蝕刻步驟期間，電漿源功率可在約800 W至約2400 W、視情況為約1000 W至約2000 W之範圍內。在第一電漿蝕刻步驟期間，施加至基板之偏壓功率可為一RF偏壓功率。RF偏壓功率之RF頻率可在約2 MHz至約13.56 MHz之間。通常，腔室23之壁被水冷卻至約55°C，一壓板22之溫度設定值為20°C。僅以實例之方式，第一電漿蝕刻步驟中使用之程序氣體可包括Cl 2、SiCl 4、O 2、H 2及/或Ar氣體中之一或多者。亦可使用氟化蝕刻劑氣體，諸如氟碳化合物。
第一電漿蝕刻步驟導致形成一部分形成之溝槽34b。部分形成之溝槽34b包括大致垂直於溝槽34b之側壁38之一平坦基底36b及鄰近於在其上形成遮罩32之基板30b之表面之一開口40b。平坦基底36b具有靠近側壁38之一週邊區域(未標記)。若已發生微溝槽，則部分形成之溝槽可包括一大體上凸之形狀。
然後，基板30b經受一第二電漿蝕刻步驟，如圖4中之「步驟2」所展示。第二電漿蝕刻步驟期間使用之電漿處理參數不同於第一電漿蝕刻步驟期間使用之參數。第二電漿蝕刻步驟係一各向異性電漿蝕刻步驟，其係以比用於第一電漿蝕刻步驟之一更低之源功率及基板偏壓進行。在此實例中，形成電漿之物質通常大體上垂直於基板表面轟擊基板。此具有由於電漿之蝕刻而導致遮罩32b衰減或後退之效應。在圖4中所展示之所繪示之實施例中，自基板30c中鄰近於開口40c之區域中之遮罩32之最上表面移除構成遮罩32之材料以形成一傾斜表面42c。第二電漿蝕刻步驟亦蝕刻溝槽34c之開口40c處之基板30c之邊緣以使溝槽34c之開口40c處之基板30c之邊緣成圓。在不希望受到任何理論或推測約束之情況下，相信遮罩32首先自溝槽34c之開口40c處之基板30c之邊緣蝕刻。隨著遮罩32逐漸移除，更多之基板被暴露。在其上形成遮罩32之基板30c之表面係最後暴露於電漿之點，因此其蝕刻最少。此種逐漸暴露將導致溝槽34c之開口40c之一錐形或彎曲邊緣。
各向異性蝕刻程序亦可能導致溝槽34c之基底36c之進一步蝕刻，如圖4中所展示。此進一步蝕刻可能會影響基底之表面定向，例如，使得其不再平坦。然而，在圖4中所展示之所繪示之實施例中，蝕刻之後之平坦基底36c保持平坦，且仍包含靠近側壁38之一週邊區域(未標記)。
然後，基板30c經受一第三電漿蝕刻步驟，如圖4中之「步驟3」所展示，其中溝槽是完全形成的。在第三電漿蝕刻步驟期間使用之電漿處理參數不同於在第一電漿蝕刻步驟及第二電漿蝕刻步驟期間使用之那些參數。第三電漿蝕刻步驟係一各向異性電漿蝕刻步驟，其係以低於用在前兩個電漿蝕刻步驟之一基板偏壓位準執行。藉由控制側壁鈍化及電漿條件來達成蝕刻前沿之方向性。因此，可在不顯著蝕刻側壁38之情況下蝕刻高縱橫比特徵34d之底面36d。
第三電漿蝕刻步驟各向異性地蝕刻部分形成之溝槽34d的底面36d。同時，一鈍化材料44經沈積至遮罩32之一表面42d上，且溝槽34d之開口40d以及溝槽34d側壁38被蝕刻(圖4)。鈍化材料44可為氧化矽，諸如SiO 2。鈍化材料44及遮罩32d可係由相同之材料製成。在不希望受到任何理論或推測約束的情況下，相信鈍化材料44之厚度(t p)在第三電漿蝕刻步驟期間逐漸增加，其具有逐漸減小溝槽34d之開口40d中之一尺寸的效應。該尺寸可為一臨界尺寸且可對應於溝槽34d之開口的最小寬度(w)。此尺寸可大體上對應於被蝕刻之溝槽34d之底面上的寬度。隨著開口尺寸之減小，週邊區域46處之蝕刻衰減。尺寸 w之變化轉化為溝槽34d之基底36d處之經蝕刻寬度之一減小。在不希望受到任何理論或推測約束的情況下，相信鈍化材料44懸置在溝槽34d之基底36d的角上，且因此遮罩溝槽34d之基底36d的角免受高度定向各向異性電漿蝕刻程序的影響。此具有減小底面之週邊區域46 (與底面之中心區域48相比)處之蝕刻速率之一效應。結果，可形成一溝槽34d，由此溝槽34d之基底36d在一邊緣區域50及一大體上平坦的中心區域48中具有圓角、一錐形輪廓或一圓形輪廓。藉由控制鈍化材料44之沈積速率(且因此藉由控制遮罩中開口之尺寸)，可如所期望般控制特徵34d之基底36d處的輪廓。
此外，沈積在溝槽34d之開口40d周圍之鈍化材料44覆蓋基板30d之圓形邊緣，藉此保護圓形邊緣免受電漿之影響，並防止圓形邊緣之進一步蝕刻。此允許在溝槽34d之開口40d處保持基板30d之圓形邊緣，同時在溝槽34d之基底36d處提供受控輪廓。
一旦溝槽34d完全形成，則執行一進一步之沈積剝離步驟(如圖4中之「步驟4」所展示)以自遮罩32及溝槽34d之表面42d移除鈍化材料44。鈍化材料44之移除可使用濕式蝕刻執行。例如，可使用HF作為一濕蝕刻劑來移除鈍化材料，及遮罩32 (若需要)。替代地，可使用乾式蝕刻移除鈍化材料44。
所得之基板30e包括一完全形成之特徵34e，其具有具有圓形邊緣之一開口40e及具有一大體上平坦之中心區域48及一邊緣區域50中之圓形或平滑角(或其他所要形狀)之一基底36e。具有一平滑輪廓之一開口及/或具有一平滑輪廓(例如，具有圓角)之一基底或底面之一基板可幫助使場聚束最小化。亦即，電場在特徵周圍更均勻地分散。此可幫助使擊穿電壓最大化。此外，本方法幫助避免在被蝕刻之特徵之角處形成微溝槽。
為了控制特徵之基底之輪廓，控制鈍化材料44之沈積速率係有必要的。通常，第三電漿蝕刻步驟包含隨著第三電漿蝕刻步驟之進行而增加鈍化材料44之沈積速率。鈍化材料44之沈積速率可藉由改變電漿程序參數中之一者來控制。可改變任何程序參數，包含氣體比率、氣體流速、蝕刻時間、電漿源功率、壓板功率及/或施加功率之頻率中之一或多者，以控制鈍化材料44之沈積速率。例如，鈍化材料44之沈積速率可藉由在第三電漿蝕刻步驟期間逐漸增加(即，斜變)形成鈍化材料44 (即，一鈍化材料前體)之一氣體(諸如一氧氣)引入至蝕刻腔室23之速率來增加。在一進一步實例中，可藉由在第三電漿蝕刻步驟期間逐漸減小(即，斜變)施加至壓板22之功率來增加鈍化材料44之沈積速率。
圖5展示在第三電漿蝕刻步驟期間鈍化材料前體氣體流速之一線性增加如何對應於鈍化厚度 t p 之一變化。鈍化材料前體流速之線性增加導致一溝槽具有具有一錐形輪廓之一基底，如圖6中所展示。亦即，特徵之角處(即，邊緣區域64中)之斜率大體上恆定。特徵之底面包括錐形角64及大體上平坦之中心區域62。在不希望受到任何理論或推測約束之情況下，被鈍化材料覆蓋之特徵之部分(例如，在鈍化材料懸置在特徵之基底上之地方)具有一減小之蝕刻速率。因此，隨著鈍化材料厚度之增加，此具有減小遮罩層中之開口之尺寸之效應，且因此特徵之基底處之可蝕刻寬度(w)相應地逐漸減小。此會在特徵之基底處形成一錐形輪廓。
圖7展示鈍化材料前體氣體流速之一非線性增加如何對應於鈍化厚度之一變化。更明確言之，圖7中之氣體流量在第三電漿蝕刻步驟期間以一增加之變化率增加(即，斜變)。鈍化材料前體氣體流速之非線性斜變增加導致一溝槽具有具有圓角之一底面。亦即，邊緣區域74中底面之斜率自水平(在中心區域72處)逐漸變為大體上垂直(在側壁78處)，如圖8中所展示。
若鈍化材料之淨沈積速率不受控制，則不一定保證特徵之開口處之基板邊緣及特徵之底面之角之一角逐漸變化。圖9展示產生溝槽之實例SEM影像：鈍化材料不足以保護特徵之開口之邊緣(標記為A)；過度鈍化材料沈積導致凹口或錐形基底角(標記為B)；及開口之邊緣之保護與基底角平滑度之一平衡(標記為C)。
如圖9中所展示，若在第三蝕刻步驟期間在開口之邊緣上沈積之鈍化材料太少，則邊緣無法充分保護免受電漿之影響，藉此導致進一步蝕刻並導致一倒角結構。另一態樣，若在第三蝕刻步驟期間在開口之邊緣上沈積過多鈍化材料，則電漿無法以所要方式蝕刻溝槽之基底，藉此導致底部角出現凹口或錐形。
在不精細控制鈍化材料之淨沈積速率之情況下，達成此兩種情況之間的一平衡以及在特徵之開口處獲得優選之圓角及特徵之基底處之圓角可能很難達成，因為可能在特徵之開口及基底處被電漿蝕刻之材料係相同的。
為了克服此問題，本發明者提出本發明之第一實施例之方法之一第二態樣。圖10展示根據本發明之第一實施例之第二態樣之一例示性方法之階段。與第一態樣相同之第二態樣之特徵係用與第一態樣中之特徵相同之參考數位來標記。
本發明之第一實施例之第二態樣包含第二電漿蝕刻步驟與第三電漿蝕刻步驟之間的一中間鈍化步驟。此鈍化步驟包括在部分形成之特徵之開口處將一鈍化材料沈積至基板之邊緣上。鈍化可與在第三電漿蝕刻步驟期間沈積之鈍化材料相同。
鈍化步驟可包含使用包括一含氯氣體之一氣體組合物，視情況其中含氯氣體係SiCl 4。此外，該氣體組合物可包括H 2氣體及/或Ar氣體。在鈍化步驟期間施加至基板之一偏壓功率可低於在第三電漿蝕刻步驟開始時施加至基板之一偏壓功率。在鈍化步驟期間施加至基板之偏壓功率可低於在整個第三電漿蝕刻步驟期間施加至基板之偏壓功率。在鈍化步驟期間施加至基板之偏壓功率可在約100 W至約200 W之間。在鈍化步驟期間施加至基板之偏壓功率可為約140 W。在鈍化步驟期間施加至基板之偏壓功率可為一RF偏壓功率。在鈍化步驟中施加之一電漿源功率可高於在第三電漿蝕刻步驟中施加之一電漿源功率。在鈍化步驟中施加之電漿源功率可在約1500 W至約2250 W之間。在鈍化步驟中施加之電漿源功率可為約1850 W。
在本發明之第二態樣中，如圖10中所展示，在鈍化步驟期間，鈍化材料44f沈積在部分形成之特徵34f之開口40f處之遮罩32之表面上，如圖10中之「步驟3」所展示。如上文所討論的，鈍化材料44f可與在第三電漿蝕刻步驟中形成之鈍化材料44相同(圖10中之「步驟4」)。在此種情況下，鈍化步驟之鈍化材料44f可用作在其上沈積第三電漿蝕刻步驟之鈍化材料44之表面。鈍化步驟可執行約20秒至80秒之間。鈍化步驟之持續時間將取決於開口40f之臨界尺寸、遮罩32相對於特徵34f及遮罩32材料之深度之相對厚度。
類似於第三電漿蝕刻步驟，鈍化步驟使用強鈍化氣體及低偏壓，然條件甚至更富鈍化。此超高鈍化步驟將鈍化最高負載至基板之更多暴露區域，包含特徵之開口之邊緣。由於施加至基板之偏壓較低，因此鈍化材料不會被壓向基底至特徵，因此不會像「麵包一樣」。因此，特徵開口之收縮較低。此種鈍化最高負載與減少之開口收縮足以保護開口之邊緣以避免倒角，同時仍允許基底輪廓自垂直至水平平滑變化。 實例 1
用於第一實施例之方法之第二及第三電漿蝕刻步驟及鈍化步驟之一組例示性程序參數在表1中展示。該例示性程序係在改進之Omega(RTM) Synapse™蝕刻設備中執行，具有依13.56 MHz操作之源及偏壓RF電源。 表1
程序參數 第二電漿蝕刻 鈍化步驟 第三電漿蝕刻
壓力(mTorr) 4 6 6
ICP源功率(瓦) 1600 1850 1500
壓板功率(瓦) 600 140 180
Ar流量(sccm) 0 50 25
O 2流量(sccm) 0 30 45
CF 4流量(sccm) 90 0 0
SiCl 4流量(sccm) 0 80 105
使用經組態用於150 mm SiC晶圓之ICP蝕刻系統，針對具有一1 μm臨界尺寸之2 μm深溝槽，用於第二電漿蝕刻步驟、鈍化步驟及第三電漿蝕刻步驟之典型程序時間約為200至300秒。
本發明之第一實施例之方法可以與圖2中所展示之例示性溝槽18及圖9中標記為C之特徵相同之方式提供具有特徵之開口之圓形邊緣及特徵之基底處之圓角之特徵。
藉由控制鈍化材料之沈積速率，且因此藉由控制鈍化材料之厚度，可控制遮罩中之開口之尺寸。此尺寸之控制允許控制特徵之基底處之蝕刻之寬度，且可使被蝕刻特徵之底面之形狀可控地變化。此外，控制鈍化材料之沈積速率允許控制開口之圓形邊緣之保護，藉此判定最終特徵中之開口之邊緣之形狀。本方法允許形成具有一底面及具有一可控輪廓之開口之一特徵，諸如一溝槽。特定優點與包括一基底及具有圓角之開口之一溝槽相關聯。一圓形(或彎曲)角可更均勻地分佈電場，且因此減少場聚束。此可有利地使擊穿電壓最大化。此外，本方法可防止在一特徵之角處形成微溝槽，因為在第三電漿蝕刻步驟期間，特徵之角處之蝕刻速率減小。
10:溝槽 12:底面 14:側壁 16:溝槽 18:溝槽 20:電漿蝕刻設備 22:基板支撐件/壓板 23:腔室 24:介電部分 25:基板 26:氣體入口 28:電漿產生構件 29:泵送口 30a:基板 30b:基板 30c:基板 30d:基板 30e:基板 32:遮罩 34b:溝槽 34c:溝槽 34d:溝槽 34e:特徵 34f:特徵 36b:基底 36c:基底 36d:基底 36e:基底 38:側壁 40b:開口 40c:開口 40d:開口 40e:開口 40f:開口 42c:傾斜表面 42d:表面 44:鈍化材料 44f:鈍化材料 46:週邊區域 48:中心區域 50:邊緣區域 62:中心區域 64:邊緣區域 72:中心區域 74:邊緣區域 78:側壁 250:RF電源 252:阻抗匹配網路 280:RF電源 282:阻抗匹配網路
現將參考附圖描述根據本發明之方法及設備之態樣，其中：
圖1係具有具有成角度之(方形)角之一基底之一溝槽之一橫截面示意圖(先前技術)；
圖2係兩個溝槽之一橫截面示意圖，第一者具有以90°之一角相交之一基底及側壁，第二者具有具有圓角之一基底及具有圓角之一開口(先前技術)；
圖3係根據本發明之一第二實施例之適合於執行根據本發明之一第一實施例之一方法之一電漿蝕刻設備之一橫截面示意圖；
圖4係根據本發明之第一實施例之一第一態樣之在不同處理階段之一基板之一示意性橫截面圖；
圖5展示鈍化厚度如何隨著一鈍化材料前體流速之一線性增加而變化；
圖6展示包括具有錐形角之一基底之一特徵之一基板之一示意性橫截面圖；
圖7展示鈍化厚度如何隨著一鈍化材料前體流速之一非線性增加而變化；
圖8展示包括具有圓角之一基底之一特徵之一基板之一示意性橫截面圖；
圖9展示具有不同鈍化量之一基板之特徵之一系列SEM影像；及
圖10展示根據本發明之第一實施例之一第二態樣之在不同處理階段之一基板之一示意性橫截面圖。
30a:基板
30b:基板
30c:基板
30d:基板
30e:基板
32:遮罩
34b:溝槽
34c:溝槽
34d:溝槽
36b:基底
36c:基底
36d:基底
36e:基底
38:側壁
40b:開口
40c:開口
40d:開口
40e:開口
42c:傾斜表面
42d:表面
44:鈍化材料
46:週邊區域
48:中心區域
50:邊緣區域

Claims (25)

  1. 一種電漿蝕刻一化合物半導體基板以形成一特徵之方法，該方法包括以下步驟： 提供具有經形成於其上之一遮罩之一基板，該遮罩具有一開口，其中該基板係由一化合物半導體材料形成； 執行一第一電漿蝕刻步驟以透過該開口各向異性地蝕刻該基板以產生具有一開口及包括一週邊區域之一底面之一部分形成的特徵； 執行一第二電漿蝕刻步驟以移除鄰近於該部分形成之特徵之該開口之該遮罩之一區域，且藉此導致該部分形成之特徵之該開口處之該基板的邊緣成圓；及 執行一第三電漿蝕刻步驟以透過該遮罩之該開口各向異性地蝕刻該部分形成之特徵的該底面，同時將一鈍化材料沈積至該遮罩及該部分形成之特徵的該開口上，以減小該部分形成之特徵之該開口之一尺寸，其中該部分形成之特徵之該開口之該尺寸的該減小導致該週邊區域及該部分形成之特徵之該開口之蝕刻的一衰減，藉此產生具有圓形邊緣之一開口、包括一中心區域及一邊緣區域之一底面之一完全形成的特徵，其中該中心區域比該完全形成之特徵之該底面的該邊緣區域深。
  2. 如請求項1之方法，其中該第二電漿蝕刻步驟包含使用包括氟碳基蝕刻劑之一蝕刻配方。
  3. 如請求項2之方法，其中該氟碳基蝕刻劑包括CF 4、CHF 3或C 4F 8。
  4. 如請求項1至3中任一項之方法，其中在該第二電漿蝕刻步驟期間被施加至該基板之一偏壓功率係在350 W至1000 W之間。
  5. 如請求項1至3中任一項之方法，其中該第二電漿蝕刻步驟係以2毫托至10毫托之間的一壓力實施。
  6. 如請求項1至3中任一項之方法，其中在整個該第三電漿蝕刻步驟中該鈍化材料之淨沈積速率大於零。
  7. 如請求項1至3中任一項之方法，其中該第三電漿蝕刻步驟包括在該第三電漿蝕刻步驟期間改變至少一個程序參數。
  8. 如請求項1至3中任一項之方法，其中該鈍化材料包括氧化矽，諸如SiO 2。
  9. 如請求項1至3中任一項之方法，其中該鈍化材料及該遮罩係由大體上相同之材料製成。
  10. 如請求項1至3中任一項之方法，其中該第三電漿蝕刻步驟包含使用包括氯基蝕刻劑之一蝕刻配方。
  11. 如請求項10之方法，其中該氯基蝕刻劑包括Cl 2及/或SiCl 4。
  12. 如請求項1至3中任一項之方法，其中該方法進一步包括在該第二電漿蝕刻步驟之後及該第三電漿蝕刻步驟之前的一鈍化步驟，其中該鈍化步驟包括將一鈍化材料沈積至該部分形成之特徵之該開口處之該基板的該等邊緣上。
  13. 如請求項12之方法，其中該鈍化材料係與在該第三電漿蝕刻步驟期間沈積之該鈍化材料相同。
  14. 如請求項12之方法，其中在該鈍化步驟期間經施加至該基板之一偏壓功率低於在該第三電漿蝕刻步驟開始時經施加至該基板之一偏壓功率。
  15. 如請求項12之方法，其中該鈍化步驟包含使用包括氧之一氣體組合物。
  16. 如請求項12之方法，其中該鈍化步驟包含使用包括一含氯氣體之一氣體組合物。
  17. 如請求項16之方法，其中該含氯氣體係SiCl 4。
  18. 如請求項12之方法，其中該鈍化步驟包含使用包括H 2氣體及/或Ar氣體之一氣體組合物。
  19. 如請求項12之方法，其中在該鈍化步驟中施加之一電漿源功率係高於在該第三電漿蝕刻步驟中施加之一電漿源功率。
  20. 如請求項1至3中任一項之方法，其中該特徵係一溝槽。
  21. 如請求項1至3中任一項之方法，其中該完全形成之特徵之該底面的該邊緣區域包括一曲形表面，視情況其中該邊緣區域在該底面之該中心區域與該完全形成之特徵之一側壁之間形成一圓角。
  22. 如請求項1至3中任一項之方法，其中該化合物半導體基板係碳化矽(SiC)晶圓。
  23. 如請求項1至3中任一項之方法，進一步包括： 藉由濕式蝕刻，自該基板選擇性地移除該鈍化材料。
  24. 如請求項1至3中任一項之方法，其中該第一電漿蝕刻步驟、該第二電漿蝕刻步驟及該第三電漿蝕刻步驟係使用一電感耦合電漿(ICP)蝕刻設備來執行。
  25. 一種用於使用如請求項1之方法電漿蝕刻一基板以形成一特徵之電漿蝕刻設備，該設備包括： 一腔室； 一基板支撐件，其係安置在該腔室內以在其上支撐一基板； 至少一個氣體入口，用於以一流速將一氣體或氣體混合物引入至該腔室中； 一電漿產生構件，用於維持該腔室中之一電漿； 一電源，用於向該基板支撐件供應一偏壓功率；及 一控制器，其經組態以在一第一組處理條件、一第二組處理條件及一第三組處理條件之間切換，其中該第一組處理條件經組態以執行一第一電漿蝕刻步驟，以透過該開口各向異性地蝕刻該基板以產生具有一開口及包括一週邊區域之一底面之一部分形成的特徵，該第二組處理條件經組態以執行一第二電漿蝕刻步驟以移除鄰近於該部分形成之特徵之該開口之該遮罩的一區域，且導致在該部分形成之特徵之該開口處之該基板的該等邊緣成圓，且該第三組處理條件經組態以執行一第三電漿蝕刻步驟以透過該遮罩之該開口各向異性地蝕刻該部分形成之特徵的該底面，同時將一鈍化材料沈積至該遮罩上以減小該部分形成之特徵之該開口的一尺寸，其中該部分形成之特徵之該開口之該尺寸的該減小導致該週邊區域及該部分形成之特徵之該開口之蝕刻的一衰減，藉此產生具有圓形邊緣之開口、包括一中心區域及一邊緣區域之一底面之一完全形成的特徵，其中該中心區域比該完全形成之特徵之該底面的該邊緣區域深。
TW111132667A 2021-12-30 2022-08-30 電漿蝕刻碳化矽 TW202335078A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2119119.2 2021-12-30
GBGB2119119.2A GB202119119D0 (en) 2021-12-30 2021-12-30 Plasma etched silicon carbide

Publications (1)

Publication Number Publication Date
TW202335078A true TW202335078A (zh) 2023-09-01

Family

ID=80220034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132667A TW202335078A (zh) 2021-12-30 2022-08-30 電漿蝕刻碳化矽

Country Status (7)

Country Link
US (1) US20230215732A1 (zh)
EP (1) EP4207253A1 (zh)
JP (1) JP2023099287A (zh)
KR (1) KR20230103916A (zh)
CN (1) CN116417335A (zh)
GB (1) GB202119119D0 (zh)
TW (1) TW202335078A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653603B2 (ja) * 2005-09-13 2011-03-16 株式会社日立ハイテクノロジーズ プラズマエッチング方法
CN103426738B (zh) 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
DE112016004086T5 (de) 2015-09-09 2018-06-14 Sumitomo Electric Industries, Ltd. Halbleiterbauelement
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
US10515849B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, interconnection structure and method for forming the same
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
GB201917734D0 (en) 2019-12-04 2020-01-15 Spts Technologies Ltd Method, substrate and apparatus

Also Published As

Publication number Publication date
CN116417335A (zh) 2023-07-11
GB202119119D0 (en) 2022-02-16
EP4207253A1 (en) 2023-07-05
JP2023099287A (ja) 2023-07-12
KR20230103916A (ko) 2023-07-07
US20230215732A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
EP3836195A1 (en) Method, substrate and apparatus
US7531460B2 (en) Dry-etching method
JP4653603B2 (ja) プラズマエッチング方法
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
EP4300544A1 (en) Post-processing of indium-containing compound semiconductors
KR20030087637A (ko) 유기계 절연막의 에칭 방법 및 이중 상감 방법
JP4065213B2 (ja) シリコン基板のエッチング方法及びエッチング装置
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
WO2009110567A1 (ja) プラズマ処理方法
US20050014372A1 (en) Etching method and plasma etching processing apparatus
WO2014082545A1 (zh) 基片刻蚀方法
TW202335078A (zh) 電漿蝕刻碳化矽
JP2018098371A (ja) 半導体装置の製造方法
US8628676B2 (en) Plasma etching method
TWI753413B (zh) 電漿處理方法
US11881410B2 (en) Substrate processing apparatus and plasma processing apparatus
KR20220097191A (ko) 화합물 반도체 웨이퍼에서 트렌치 피처를 icp 에칭하는 방법 및 장치
TW202420375A (zh) 含銦化合物半導體之後處理
JP4778715B2 (ja) 半導体の製造方法
JP2024007355A (ja) ＳｉＣ半導体におけるトレンチプロファイル角度の制御
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
CN105720003A (zh) 深硅孔刻蚀方法
KR20010030196A (ko) 에칭 방법
JP2001144081A (ja) エッチング方法