DE112016004086T5 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE112016004086T5
DE112016004086T5 DE112016004086.5T DE112016004086T DE112016004086T5 DE 112016004086 T5 DE112016004086 T5 DE 112016004086T5 DE 112016004086 T DE112016004086 T DE 112016004086T DE 112016004086 T5 DE112016004086 T5 DE 112016004086T5
Authority
DE
Germany
Prior art keywords
layer
electric field
trench
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016004086.5T
Other languages
English (en)
Inventor
Hiromu Shiomi
Hidenori Kitai
Hideto Tamaso
Kenji Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112016004086T5 publication Critical patent/DE112016004086T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Abstract

Ein Halbleiterbauelement ist ein Halbleiterbauelement mit einer Oberfläche eines Außenumfangsbereichs, wobei das Halbleiterbauelement aufweist: eine Dünnschicht erster Leitfähigkeitsart; eine Dünnschicht zweiter Leitfähigkeitsart, die auf der Dünnschicht erster Leitfähigkeitsart vorgesehen ist. Die Dünnschicht zweiter Leitfähigkeitsart weist auf: eine Hochkonzentrationsschicht mit einer ersten Dotierkonzentration; eine erste Relaxationsschicht für ein elektrisches Feld, die an die Hochkonzentrationsschicht an einem Außenumfang der Hochkonzentrationsschicht angrenzt, wobei die erste Relaxationsschicht für ein elektrisches Feld eine zweite Dotierkonzentration hat, die niedriger als die erste Dotierkonzentration ist; eine zweite Relaxationsschicht für ein elektrisches Feld, die an der ersten Relaxationsschicht an einem Außenumfang der ersten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die zweite Relaxationsschicht für ein elektrisches Feld eine dritte Dotierkonzentration hat, die niedriger ist als die zweite Dotierkonzentration ist, und eine erste Diffusionsschicht für ein elektrisches Feld, die an die zweite Relaxationsschicht für ein elektrisches Feld an einem Außenumfang der zweiten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die erste Diffusionsschicht für ein elektrisches Feld eine vierte Dotierkonzentration hat, die niedriger als die dritte Dotierkonzentration ist. Das Halbleiterbauelement weist ferner eine Kanalstoppschicht auf, die an einem äußersten Ende der Oberfläche des Außenumfangsbereichs angeordnet ist, wobei die Kanalstoppschicht mit der ersten Diffusionsschicht für ein elektrisches Feld verbunden ist, die Kanalstoppschicht eine Dotierkonzentration hat, die höher als eine Dotierkonzentration der Dünnschicht erster Leitfähigkeitsart ist, und wobei die Kanalstoppschicht eine erste Leitfähigkeitsart hat.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft ein Halbleiterbauelement. Die vorliegende Anmeldung beansprucht eine Priorität auf der Grundlage der japanischen Patentanmeldung mit der Nr. 2015-177664 , die am 9. September 2015 eingereicht wurde, auf der Grundlage der japanischen Patentanmeldung mit der Nr. 2015 177685 , die am 9. September 2015 eingereicht wurde und auf der Grundlage der japanischen Patentanmeldung mit der Nr. 2015-177701 , die am 9. September 2015 eingereicht wurde, deren gesamte Inhalte hiermit durch Bezugnahme mit eingeschlossen sind. Des Weiteren ist der gesamte Inhalt der japanischen Patentanmeldung mit der Nr. 2014-134898 ebenfalls hiermit durch Bezugnahme mit eingeschlossen.
  • STAND DER TECHNIK
  • Ein Halbleitermaterial mit großer Bandlücke, etwa Siliziumkarbid (SiC), hat diverse ausgezeichnete Eigenschaften, etwa eine Spannungsfestigkeit, die ungefähr 10-mal höher als diejenige des Siliziums (Si) ist, und daher erregt es Aufmerksamkeit als ein geeignetes Material für Leistungshalbleiterbauelemente mit hoher Spannungsfestigkeit mir einer hohen Durchschlagspannungscharakteristik in Sperrrichtung.
  • Leistungshalbleiterbauelemente werden eingestuft in: unipolare Elemente, etwa eine Schottky-Diode, ein MOSFET und ein JFET; und bipolare Elemente, etwa eine pn-Diode, ein Bipolartransistor, ein IGBT, und ein GTO-Thyristor. Für jedes dieser Elemente kann SiC dazu dienen, eine deutliche Verringerung des Verlustleistung im Vergleich zum Falle von Si zu erreichen.
  • Die Durchschlagspannung eines Elements eines Leistungshalbleiterbauelements hängt nicht nur von der Durchschlagspannung eines aktiven Bereichs, sondern auch von der Durchschlagspannung einer Abschlussstruktur bzw. Randstruktur im Außenumfangsbereich ab. Im Hinblick dessen ist ein SiC-Halbleiterbauelement offenbart, das eine Übergangsabschlussstruktur aufweist, mit: einer Durchschlagspannungsbewahrungsschicht mit einer ersten Leitfähigkeitsart; und ein Gebiet mit endlicher Länge und mit einer zweiten Leitfähigkeitsart, die sich von der ersten Leitfähigkeitsart unterscheidet, wobei die Übergangsabschlussstruktur so ausgebildet ist, dass eine Konzentration von Verunreinigungen bzw. Dotierstoffen bzw. Dotierkonzentration räumlich moduliert ist und die Dotierkonzentration tendenziell graduell abnimmt (Patentdokument 1, 3).
  • Ferner ist ein Halbleiterbauelement offenbart, in welchem eine Abschlussstruktur, die aus einem pn-Übergang aufgebaut ist, im äußeren Umfangsbereich eines Halbleiterbauelements vorgesehen ist, wobei die Konzentration einer Verunreinigung bzw. Dotierkonzentration mit einer zweiten Leitfähigkeitsart, die bei zunehmender Tiefe ausgehend von einer vorbestimmten Tiefe des dotierten Gebiets kleiner wird, und ein Grad der Abnahme ist an dem Endbereich kontinuierlicher als in dem mittleren Bereich (Patentdokument 2, 1).
  • LISTE DER ZITIERTEN SCHRIFTEN
  • PATENTDOKUMENT
    • PTD 1: Offengelegtes japanisches Patent mit der Nr. 2012-195519
    • PTD 2: Offengelegtes japanisches Patent mit der Nr. 2013-105798
    • PTD 3: Nationale japanische Patentoffenlegungsschrift mit der Nr. 2006-516815
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Ein Halbleiterbauelement gemäß der vorliegenden Offenbarung hat einen Oberflächenaußenumfangsbereich und weist auf: eine dünne Schicht bzw. Dünnschicht mit erster Leitfähigkeitsart; und eine Dünnschicht mit zweiter Leitfähigkeitsart, die auf der Dünnschicht erster Leitfähigkeitsart vorgesehen ist. Die Dünnschicht zweiter Leitfähigkeitsart weist auf: eine Hochkonzentrationsschicht mit einer ersten Verunreinigungskonzentration bzw. Dotierkonzentration; eine erste Relaxationsschicht für ein elektrisches Feld, die an einem Außenumfang der Hochkonzentrationsschicht mit der Hochkonzentrationsschicht verbunden ist, wobei die erste Relaxationsschicht für ein elektrisches Feld eine zweite Dotierkonzentration hat, die niedriger als die erste Dotierkonzentration ist; eine zweite Relaxationsschicht für ein elektrisches Feld, die an einem Außenumfang der ersten Relaxationsschicht für ein elektrisches Feld mit der ersten Relaxationsschicht für ein elektrisches Feld zusammenhängt, wobei die zweite Relaxationsschicht für ein elektrisches Feld eine dritte Dotierkonzentration hat; und eine erste Diffusionsschicht für ein elektrisches Feld, die mit der zweiten Relaxationsschicht für ein elektrisches Feld an einem Außenumfang der zweiten Relaxationsschicht für ein elektrisches Feld zusammenhängt, wobei die erste Diffusionsschicht für ein elektrisches Feld eine vierte Dotierkonzentration hat, die niedriger als die dritte Dotierkonzentration ist. Das Halbleiterbauelement weist ferner eine Kanalstoppschicht auf, die an einem äußersten Ende des Oberflächenaußenumfangsbereichs angeordnet ist, wobei die Kanalstoppschicht mit der ersten Diffusionsschicht für ein elektrisches Feld verbunden ist, wobei die Kanalstoppschicht eine Dotierkonzentration hat, die höher als eine Dotierkonzentration der Dünnschicht mit erster Leitfähigkeitsart ist, wobei die Kanalstoppschicht eine erste Leitfähigkeitsart hat.
  • Figurenliste
    • 1A ist eine Querschnittsansicht eines ersten Beispiels eines SiC-Halbleiterbauelements des Grabentyps gemäß der vorliegenden Offenbarung.
    • 1B ist eine Querschnittsansicht eines ersten Basisgebiets des SiC-Halbleiterbauelements des Grabentyps der vorliegenden Offenbarung entlang einer Linie IB-IB der 2K.
    • 2A zeigt einen ersten Schritt der Herstellung des SiC-Halbfeiterbauelements des Grabentyps.
    • 2B zeigt einen zweiten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2C zeigt einen dritten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2D zeigt einen vierten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2E zeigt einen fünften Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2F zeigt einen sechsten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2G zeigt einen siebten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2H zeigt einen achten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2I zeigt einen neunten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2J zeigt einen zehnten Schritt der Herstellung des SiC-Halbleiterbauelements des Grabentyps.
    • 2K zeigt eine Querschnittsansicht, in der ein zweites Beispiel des SiC-Halbleiterbauelements des Grabentyps gezeigt ist.
    • 3 zeigt die Abhängigkeit des EIN-Widerstands und der Durchbruchspannung von einer Breite des ersten Basisgebiets.
    • 4 zeigt die Abhängigkeit der maximalen elektrischen Feldintensität (Eox) einer Oxidschicht in einem Graben von der Drainspannung.
    • 5 zeigt die Abhängigkeit des EIN-Widerstands und der Durchbruchspannung von einem Zellenabstand.
    • 6 zeigt die Abhängigkeit des EIN-Widerstands von einer Konzentration einer Epitaxieschicht des p-Typs, die Bestandteil eines Körpergebiets 107 ist.
    • 7 zeigt eine Beziehung zwischen dem Drainstrom, der Diffusion des Kanalstroms und der Drainspannung in einer Simulation, wenn ein erstes Basisgebiet und ein zweites Basisgebiet eine Stufenstruktur bilden.
    • 8 zeigt eine Beziehung zwischen einem Abstand zwischen ersten Basisgebiet-Verbindungsbereichen (nach innen zeigende Richtung) und jeweils dem spezifischen EIN-Widerstand und der Sperrrichtungstransferkapazität.
    • 9A zeigt eine Halbleiteraußenumfangsstruktur in einem konventionellen Aufbau.
    • 9B zeigt eine Halbleiteraußenumfangsstruktur einer Ausführungsform 2-1 der vorliegenden Offenbarung.
    • 9C zeigt eine Halbleiteraußenumfangsstruktur einer Modifizierung der Ausführungsform 2-1 der vorliegenden Offenbarung.
    • 10A zeigt eine Halbleiteraußenumfangsstruktur in einem konventionellen Aufbau.
    • 10B zeigt eine Halbleiteraußenumfangsstruktur einer Ausführungsform 2-2 der vorliegenden Offenbarung.
    • 11A zeigt eine Halbleiteraußenumfangsstruktur in einem konventionellen Aufbau.
    • 11B zeigt eine Halbleiteraußenumfangsstruktur einer Ausführungsform 2-3 der vorliegenden Offenbarung.
    • 12A zeigt eine Dotierkonzentration in der Halbleiteraußenumfangsstruktur der vorliegenden Offenbarung.
    • 12B zeigt eine Dotierkonzentration in der Halbleiteraußenumfangsstruktur des konventionellen Beispiels.
    • 13A zeigt ein elektrisches Feld, das in der Halbleiteraußenumfangsstruktur der vorliegenden Offenbarung konzentriert ist.
    • 13B zeigt ein konzentriertes elektrisches Feld in der Halbleiteraußenumfangsstruktur des konventionellen Beispiels.
    • 14A zeigt ein Photo eines Querschnitts des Grabens mittels eines Rasterelektronenmikroskops nach der Grabenätzung gemäß der vorliegenden Offenbarung und vor dem Entfernen der Maske.
    • 14B ist eine erläuternde Ansicht, in der der 14A eine Anfangsmaske 313 überlagert ist.
    • 14C ist eine Konzeptansicht, die eine dünne Schicht zur Unterdrückung der Grabenunterschreitung beim Grabenätzen gemäß der vorliegenden Offenbarung darstellt. Hinsichtlich des Maßstabs des Photos gilt, dass eine Kalibriermarkierung 0,2 µm entspricht und dass zehn Kalibriermarkierungen 2,00 µm entsprechen (das Gleiche gilt für 18 und 19A bis 19D).
    • 15 ist eine schematische Ansicht einer Einrichtung zur Wärmebehandlung, die ausgebildet ist, eine Wärmebehandlung gemäß der vorliegenden Offenbarung auszuführen.
    • 16 zeigt eine Beziehung zwischen einer Grabenbreite und jeweils der Durchbruchspannung und dem EIN-Widerstand gemäß der vorliegenden Offenbarung.
    • 17A zeigt ein SEM-Bild der Grabenseitenwand mit Schäden vor der Ausführung der Wärmebehandlung gemäß der vorliegenden Offenbarung.
    • 17B zeigt ein SEM-Bild der glatten Grabenseitenwand, von der die Schäden nach Ausführung der Wärmebehandlung gemäß der vorliegenden Offenbarung unter Anwendung von festem SiC bei einer Temperatur von 1500° C ausgeheizt worden sind.
    • 18 zeigt ein Photo eines Querschnitts des Grabens durch ein Rasterelektronenmikroskop nach dem Grabenprozess.
    • 19A zeigt ein Photo eines Querschnitts des Grabens, der unter den Bedingungen für eine Probe 1 in Tabelle 2 nach dem Grabenprozess ausgeheizt wurde, wobei das Bild mit einem Rasterelektronenmikroskop aufgenommen wurde.
    • 19B zeigt ein Photo eines Querschnitts des Grabens von einem Rasterelektronenmikroskop, wobei der Graben unter den Bedingungen für eine Probe 2 in Tabelle 2 nach dem Grabenprozess ausgeheizt wurde.
    • 19C zeigt ein Photo eines Querschnitts des Grabens mittels eines Rasterelektronenmikroskops, wobei der Graben unter den Bedingungen für eine Probe 3 in Tabelle 2 nach dem Grabenprozess ausgeheizt wurde.
    • 19D zeigt ein Photo eines Querschnitts des Grabens mittels eines Rasterelektronenmikroskops, wobei der Graben unter den Bedingungen für eine Probe 4 in Tabelle 2 nach dem Grabenprozess ausgeheizt wurde.
    • 20 ist ein Flussdiagramm, das ein Verfahren zur Herstellung eines Siliziumkarbid-Halbleiterbauelements des vertikalen Typs in einer dritten Ausführungsform zeigt.
    • 21 ist ein Flussdiagramm, das eine Modifizierung des Verfahrens zur Herstellung des Siliziumkarbid-Halbleiterbauelements des vertikalen Typs in der dritten Ausführungsform zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • [Problem, das von der vorliegenden Offenbarung zu lösen ist]
  • Obwohl der Stand der Technik (Patentdokument 1, 3) den Aufbau zur Reduzierung des elektrischen Feldes in gradueller Weise durch die räumliche Frequenz in dem Umfangsbereich bereitstellt, hat der Aufbau dennoch den pn-Übergang in der Element-Oberfläche mit dem Ergebnis, dass der Aufbau ein hohes elektrisches Feld an der Oberfläche hat und mit hoher Wahrscheinlichkeit von Grenzflächenladungen beeinflusst wird.
  • Auch in dem zuletzt genannten Stand der Technik (Patentdokument 2, 1) ist der pn-Übergang in der Oberfläche vorgesehen, und die Dotierkonzentration und die Implantationstiefe werden durch die Dicke eines Endbereichs einer lonenimplantationsmaske gesteuert, mit dem Ergebnis, dass Schwankungen bei der Herstellung groß sind.
  • Die vorliegende Offenbarung hat die Aufgabe, eine Konzentrierung des elektrischen Feldes an einem Außenumfangabschlussbereich eines Halbleiterbauelements zu verringern, um Schwankungen der Durchbruchspannung bzw. Spannungsfestigkeit zu reduzieren.
  • [Vorteilhafte Wirkung der vorliegenden Offenbarung]
  • Gemäß der vorliegenden Offenbarung ist die äußerste Oberfläche des Halbleiterbauelements als ein Hoch-Tief-Übergang bezüglich der Dotierkonzentrationen ausgebildet, und dessen Tiefenbereich ist als ein pn-Übergang ausgebildet, wodurch eine Entspannung des elektrischen Feldes in der Oberfläche erreicht wird und Schwankungen der Durchbruchspannung bei der Herstellung reduziert werden. Daher kann eine Abschlussstruktur eines Halbleiterbauelements mit hoher Ausbeute hergestellt werden.
  • Ferner ist in der vorliegenden Offenbarung ein p+-Gebiet mit hoher Dotierkonzentration in einer p- -Schicht, die als der Außenumfang und die äußerste Oberfläche des Halbleiters dient, eingebettet, wodurch eine Abschlussstruktur gebildet wird. Anders als bei Stand der Technik kann ohne Entfernung einer n-Driftschicht vor der Herstellung des p-Gebiets eine Durchbruchsspannungsstruktur hergestellt werden, wobei ohne Änderung die p-artige Epitaxieschicht verwendet wird, die an dem Außenumfangsbereich über der n-Driftschicht erzeugt wird. Somit kann der Herstellungsvorgang vereinfacht werden.
  • [Beschreibung von Ausführungsformen]
  • Zunächst werden Ausführungsformen der vorliegenden Offenbarung aufgelistet und beschrieben.
    1. (1) Ein Halbleiterbauelement gemäß der vorliegenden Offenbarung hat einen Oberflächenaußenumfangsbereich und umfasst: eine Dünnschicht erster Leitfähigkeitsart; und eine Dünnschicht zweiter Leitfähigkeitsart, die auf der Dünnschicht erster Leitfähigkeitsart vorgesehen ist. Die Dünnschicht zweiter Leitfähigkeitsart umfasst: eine Hochkonzentrationsschicht mit einer ersten Dotierkonzentration; eine erste Relaxationsschicht für ein elektrisches Feld, die an die Hochkonzentrationsschicht an einem Außenumfang der Hochkonzentrationsschicht angrenzt, wobei die erste Relaxationsschicht für ein elektrisches Feld eine zweite Dotierkonzentration hat, die niedriger als die erste Dotierkonzentration ist; eine zweite Relaxationsschicht für ein elektrisches Feld, die an der ersten Relaxationsschicht für ein elektrisches Feld an einem Außenumfang der ersten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die zweite Relaxationsschicht für ein elektrisches Feld eine dritte Dotierkonzentration hat, die niedriger als die zweite Dotierkonzentration ist; und eine erste Diffusionsschicht bzw. Verbreitungsschicht für ein elektrisches Feld, die an der zweiten Relaxationsschicht für ein elektrisches Feld an einem Außenumfang der zweiten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die erste Diffusionsschicht für ein elektrisches Feld eine vierte Dotierkonzentration hat, die niedriger als die dritte Dotierkonzentration ist. Das Halbleiterbauelement umfasst ferner eine Kanalstoppschicht, die an einem äußersten Ende des Oberflächenaußenumfangsbereichs angeordnet ist, wobei die Kanalstoppschicht mit der ersten Diffusionsschicht für ein elektrisches Feld verbunden ist, wobei die Kanalstoppschicht eine Dotierkonzentration hat, die höher als eine Dotierkonzentration der Dünnschicht erster Leitfähigkeitsart ist, und wobei die Kanalstoppschicht eine erste Leitfähigkeitsart aufweist.
    2. (2) Das Halbleiterbauelement nach (1) kann ferner eine zweite Diffusionsschicht für ein elektrisches Feld aufweisen, die zwischen der Dünnschicht erster Leitfähigkeitsart und der Dünnschicht zweiter Leitfähigkeitsart angeordnet ist, wobei die zweite Diffusionsschicht für ein elektrisches Feld eine Dotierkonzentration hat, die höher als die Dotierkonzentration der Dünnschicht erster Leitfähigkeitsart ist, wobei die zweite Diffusionsschicht für ein elektrisches Feld die erste Leitfähigkeitsart aufweist.
    3. (3) Das Halbleiterbauelement nach (1) oder (2) kann ferner mehrere eingebettete Gebiete aufweisen, die jeweils in der ersten Diffusionsschicht für ein elektrisches Feld liegen und eine zweite Leitfähigkeitsart aufweisen. Entsprechende Breiten der mehreren eingebetteten Gebiete können in Richtung zu einem Außenumfang des Halbleiterbauelements kleiner werden.
    4. (4) Das Halbleiterbauelement nach einem der Aspekte (1) bis (3) kann ein Siliziumkarbid-Halbleiterbauelement umfassen, das mit einem Graben versehen ist. Die Dünnschicht erster Leitfähigkeitsart kann ein Driftgebiet des Siliziumkarbid-Halbleiterbauelements aufweisen. Die Dünnschicht zweiter Leitfähigkeitsart kann ein Körpergebiet bzw. ein Body-Gebiet des Siliziumkarbid-Halbleiterbauelements aufweisen.
    5. (5) Das Halbleiterbauelement nach (2) kann ein Siliziumkarbid-Halbleiterbauelement aufweisen, das mit einem Graben versehen ist. Die zweite Diffusionsschicht für ein elektrisches Feld kann eine Grabenstromdiffusionsschicht bzw. Grabenstromverbreitungsschicht des Siliziumkarbid-Halbleiterbauelements aufweisen.
  • [Details der Ausführungsformen]
  • Anschließend werden Details der Ausführungsformen der vorliegenden Offenbarung beschrieben. Es sollte beachtet werden, dass gleiche oder sich entsprechende Bereiche in den Figuren mit den gleichen Bezugszeichen belegt sind. Ferner kann zumindest ein Teil der nachfolgend beschriebenen Ausführungsformen kombiniert werden.
  • <Erste Ausführungsform>
  • (Ausführungsform 1-1)
  • 1A, 1B und 2K zeigen jeweils einen Aufbau eines SiC-Halbleiterbauelements des Grabentyps (Siliziumkarbid-MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) des Grabentyps) der vorliegenden Offenbarung.
  • Das SiC-Halbleiterbauelement des Grabentyps umfasst ein Substrat 101, eine Driftschicht 102, ein erstes Basisgebiet 103 (PBA1), eine Stromdiffusionsschicht bzw. Stromverbreitungsschicht 104, eine Grabenstromdiffusionsschicht bzw. Grabenstromverbreitungsschicht 105, ein zweites Basisgebiet 106 (PBA2), ein Körpergebiet bzw. Body-Gebiet 107, ein Sourcegebiet 108, ein Kontaktgebiet 109, einen Graben 110, eine isolierende Oxidschicht 111 (Gate-Isolationsschicht), eine Gate-Elektrode 112, eine Source-Elektrode 113 und eine Drain-Elektrode 114. Das erste Basisgebiet 103 hat einen ersten Bereich für das erste Basisgebiet 103a, einen linken Seitenbereich für das erste Basisgebiet 103b, einen rechten Seitenbereich für das erste Basisgebiet 103c und Verbindungsbereiche für das erste Basisgebiet 103d.
  • Das Substrat 101 ist aus Siliziumkarbid aufgebaut. Das Substrat 101 hat eine erste Leitfähigkeitsart. Die Driftschicht 102 ist auf dem Substrat ausgebildet. Die Driftschicht 102 ist aus Siliziumkarbid aufgebaut. Die Driftschicht 102 hat eine erste Leitfähigkeitsart (n-Typ) und hat eine niedrige Dotierkonzentration bzw. Dotierstoffkonzentration. Das erste Basisgebiet 103 und die Stromdiffusionsschicht 104 sind auf der Driftschicht 102 ausgebildet. Das erste Basisgebiet 103 ist aus Siliziumkarbid aufgebaut. Die erste Basisschicht 103 hat eine zweite Leitfähigkeitsart (p-Typ) und hat eine hohe Dotierkonzentration. Bei Betrachtung im Querschnitt ist das erste Basisgebiet 103 in den zentralen Bereich und die Seitenbereiche benachbart zu beiden Seiten des zentralen Bereichs unterteilt. Der linke Seitenbereich für das erste Basisgebiet 103b und der rechte Seitenbereich für das erste Basisgebiet 103c sind benachbart an beiden Seiten des zentralen Bereichs für das erste Basisgebiet 103a angeordnet. Die Stromdiffusionsschicht 104 liegt zwischen den unterteilten Bereichen des ersten Basisgebiets 103.
  • Die Grabenstromdiffusionsschicht 105 und das zweite Basisgebiet 106 sind auf dem ersten Basisgebiet 103 und der Stromdiffusionsschicht 104 ausgebildet. Die Grabenstromdiffusionsschicht 105 ist aus Siliziumkarbid aufgebaut. Die Grabenstromdiffusionsschicht 105 hat die erste Leitfähigkeitsart und eine hohe Dotierkonzentration. Das zweite Basisgebiet 106 ist benachbart zu den beiden Seiten der Grabenstromdiffusionsschicht 105 ausgebildet. Das zweite Basisgebiet 106 ist aus Siliziumkarbid aufgebaut. Das zweite Basisgebiet 106 hat die zweite Leitfähigkeitsart und hat eine hohe Dotierkonzentration.
  • Der Körpergebiet bzw. Body-Gebiet 107 ist auf der Grabenstromdiffusionsschicht 105 und dem zweiten Basisgebiet 106 ausgebildet. Das Körpergebiet 107 ist aus Siliziumkarbid aufgebaut. Das Körpergebiet 107 hat die zweite Leitfähigkeitsart. Das Sourcegebiet 108 ist auf dem Körpergebiet 107 ausgebildet. Das Sourcegebiet 108 ist aus Siliziumkarbid aufgebaut. Das Sourcegebiet 108 hat die erste Leitfähigkeitsart und hat eine hohe Dotierkonzentration. Das Sourcegebiet 108 ist benachbart zu den beiden Seiten des Körpergebiets 107 ausgebildet. Das Kontaktgebiet 109 ist aus Siliziumkarbid aufgebaut. Das Kontaktgebiet 109 hat im Wesentlichen die gleiche Höhe wie das Sourcegebiet 108. Das Kontaktgebiet 109 hat die zweite Leitfähigkeitsart und hat eine hohe Dotierkonzentration.
  • Der Graben 110 ist so ausgebildet, dass er sich im Wesentlichen senkrecht ausgehend von einer Oberfläche des Sourcegebiets 108 zu der Grabenstromdiffusionsschicht 105 durch das Sourcegebiet 108 und das Körpergebiet 107 erstreckt. Die Gate-Isolationsoxidschicht 111 ist so ausgebildet, dass sie eine Innenwandfläche des Grabens 110 und einen Bereich des Sourcegebiets 108 bedeckt. In dem Graben 110 ist die Gate-Elektrode 112 in der isolierenden Oxidschicht ausgebildet. Die Gate-Elektrode ist in dem Graben vorgesehen. Die Source-Elektrode 113 deckt einen Bereich des Sourcegebiets 108 und des Kontaktgebiets 109 ab. Die Source-Elektrode 113 ist elektrisch mit dem Körpergebiet 107 verbunden. Die Drain-Elektrode 114 ist auf der Rückseitenfläche des Substrats 101 ausgebildet.
  • Die Bodenfläche des Grabens 110 ist von dem zentralen Bereich 103a des unterteilten ersten Basisgebiets 103 in der senkrechten Richtung getrennt und bildet eine Überlappung damit. Die Breite des zentralen Bereichs 103a in der horizontalen Richtung (Richtung parallel zur Bodenfläche des Grabens) ist größer als die Breite der Bodenfläche des Grabens 110.
  • Die Bodenfläche des Grabens 110 kann von dem zentralen Bereich 103a des ersten Basisgebiets 103 in der senkrechten Richtung durch 0,05 µm oder mehr und 0,5 µm oder weniger getrennt sein. Die Breite des zentralen Bereichs 103a in der horizontalen Richtung kann um 0,1 µm oder mehr und 0,5 µm oder weniger größer sein als die Breite der Bodenfläche des Grabens 110. Die Stromdiffusionsschicht 104 kann eine Dotierkonzentration haben, die gleich oder größer als 1,0 × 1016 cm-3 und gleich oder kleiner als 4,0 × 1017 cm-3 ist. Die Breite der Stromdiffusionsschicht 104 in der horizontalen Richtung zwischen dem zentralen Bereich 103a des ersten Basisgebiets 103 und jeweils den Seitenbereichen des ersten Basisgebiets 103 (der linke Seitenbereich 103b für das erste Basisgebiet 103b oder der rechte Seitenbereich für das erste Basisgebiet 103c) kann gleich 0,7 µm oder größer und gleich 1,5 µm oder kleiner sein.
  • Die Dicke des Körpergebiets 107 in der senkrechten Richtung (Richtung senkrecht zu der Bodenfläche des Grabens) kann gleich 0,5 µm oder größer und gleich 1,5 µm oder kleiner sein. Die Dotierkonzentration des Körpergebiets 107 kann gleich 1,0 × 1016 cm-3 oder größer sein und gleich 3,0 × 1017 cm-3 oder kleiner sein. Die Dicke des Sourcegebiets in der senkrechten Richtung kann gleich 0,1 µm oder größer und gleich 0,4 µm oder kleiner sein. Die Dotierkonzentration des Sourcegebiets kann gleich 2,0 × 1018 cm-3 oder größer und gleich 1,0 × 1020 cm-3 oder kleiner sein. Die Dicke der Grabenstromdiffusionsschicht 105 in der senkrechten Richtung kann gleich 0,3 µm oder größer und gleich 1,0 µm oder kleiner sein. Die Dotierkonzentration der Grabenstromdiffusionsschicht 105 kann gleich 5,0 × 1016 cm-3 oder größer und gleich 1,0 × 1017 cm-3 oder kleiner sein.
  • Ein Trennungsabstand 122 (erster Trennungsabstand), der der Stromdiffusionsschicht 104 entspricht, zwischen dem zentralen Bereich für das erste Basisgebiet 103a und jeweils den Seitenbereichen des ersten Basisgebiets (linker Seitenbereich für das erste Basisgebiet 103b oder rechter Seitenbereich für das erste Basisgebiet 103c) kann größer sein als ein Trennungsabstand 123 (zweiter Trennungsabstand), der der Stromdiffusionsschicht 104 zwischen dem zentralen Bereich des ersten Basisgebiets 103a und jeweils den Seitenbereichen des zweiten Basisgebiets 106 in der horizontalen Richtung entspricht. Eine Differenz zwischen dem Trennungsabstand 122 und dem Trennungsabstand 123 in der horizontalen Richtung kann gleich 0,2 µm oder größer und kann gleich oder kleiner als die Dicke des ersten Basisgebiets und gleich oder kleiner als 0,6 µm sein.
  • Der zentrale Bereich für das erste Basisgebiet 103a kann zyklisch bzw. periodisch mit dem linken Seitenbereich des ersten Basisgebiets 103b in Richtung der langen Seite mittels der Verbindungsbereiche des ersten Basisgebiets 3d verbunden sein (siehe 1B). Der zentrale Bereich des ersten Basisgebiets 103a kann zyklisch bzw. periodisch mit dem rechten Seitenbereich des ersten Basisgebiets 103c in der Richtung der langen Seite durch Verbindungsbereiche des ersten Basisgebiets 3d verbunden sein. Ein Verbindungsintervall zwischen benachbarten Verbindungsbereichen des ersten Basisgebiets 3d in Richtung der langen Seite des ersten Basisgebiets (das heißt, ein Intervall bzw. ein Abstand zwischen zwei Verbindungsbereichen des ersten Basisgebiets, die benachbart zueinander in der Richtung der langen Seite sind), kann gleich oder größer als 1,0 und gleich oder kleiner als 200 µm sein.
  • Im Anschluss wird mit Verweis auf 2A bis 2K ein Verfahren zur Herstellung der SiC-Halbleiterbauelements des Grabentyps beschrieben.
  • 2A zeigt die Herstellung eines 4H-SiC-Substrats. Zunächst wird ein 4H-SiC {0001}-Substrat mit einem Durchmesser von 150 mm hergestellt. Dieses Substrat wird hergestellt, indem ein Ausgangskristall geschnitten wird, der durch ein modifiziertes Lely-Verfahren gewachsen und einer Spiegelpolierung unterzogen wird. Das Substrat hat einen Widerstand von 0,017 Ωcm und hat eine Dicke von 400 µm.
  • 2B zeigt die Herstellung der Driftschicht durch epitaktisches Aufwachsen von SiC. Eine CVD- (Chemische Dampfabscheide-) Anlage wird verwendet, um die Driftschicht für ein Element mit einer Durchbruchspannung von 1200 V herzustellen. Die Driftschicht wird auf dem Substrat 101 hergestellt und hat eine Stickstoff-Dotierkonzentration von 8 × 1015 cm-3 und eine Schichtdicke von 10 µm. Eine Substrattemperatur wird auf 1550° C eingestellt, es werden Silan und Propan als Quellenmaterialgas verwendet, Stickstoff wird als Dotierstoffgas verwendet, Wasserstoff wird als Trägergas verwendet, und es wird ein Druck von 100 mbar (10 kPa) eingestellt.
  • 2C zeigt die Herstellung einer Maske für eine Ionenimplantation. Beispielsweise wird eine TEOS-Oxidschicht 115 mit einer Schichtdicke von 1,6 µm gebildet. Durch HF-Ätzung (CHF3 + O2) wird die TEOS-Oxidschicht 115 an den Bereichen geätzt, an denen eine Implantation auszuführen ist, so dass dort eine Durchgangsschicht von 80 nm verbleibt.
  • 2D zeigt einen Schritt zur Herstellung des ersten Basisgebiets 103 in der Driftschicht 102 auf dem Substrat durch Ausführen einer AI-Ionenimplantation durch die Durchgangsschicht hindurch. Unter Anwendung der vorbestimmten Maske zur Erzeugung des zentralen Bereichs des ersten Basisgebiets 103a wird die AI-Ionenimplantation bis zu einer Tiefe ausgeführt, die gleich oder größer als 0,5 und gleich oder kleiner als 1,5 µm mit einer Konzentration ist, die gleich oder größer als 2 × 1018 cm-3 und gleich oder kleiner als 9 × 1018 cm-3 ist.
  • 2E zeigt einen Schritt zur Herstellung der Stromdiffusionsschicht 104 durch Entfernen der Maskenoxidschicht zur Erzeugung des ersten Basisgebiets 103, wobei wiederum eine Durchgangsschicht mit 80 nm erzeugt wird, und anschließend Stickstoffionen durch die Durchgangsschicht implantiert werden. Die Konzentration der Stromdiffusionsschicht 104 ist gleich oder größer als 2 × 1016 cm-3 und gleich oder kleiner als 2 × 1017 cm-3. Wenn die Konzentration kleiner als 2 × 1016 cm-3 ist, wird der Widerstand hoch mit der Folge, dass die Stromdiffusionsschicht 104 nicht als eine Stromdiffusionsschicht bzw. Stromverbreitungsschicht bzw. Stromverteilungsschicht agieren kann. Wenn die Konzentration größer als 2 × 1017 cm-3 ist, dann tritt ein lawinenartiger dielektrischer Durchbruch zwischen der Stromdiffusionsschicht 104 und dem ersten Basisgebiet 103 auf. Die Konzentration der Stromdiffusionsschicht 104 ist vorzugsweise gleich oder größer als 3 × 1016 cm-3 und gleich oder kleiner als 1 × 1017 cm-3. Die Breite der Stromdiffusionsschicht 104 in der horizontalen Richtung ist vorzugsweise gleich oder größer als 0,7 µm und gleich oder kleiner als 1,5 µm. Die Stromdiffusionsschicht 104 kann durch Implantieren von Stickstoffionen in die Driftschicht 102 gebildet werden.
  • 2F zeigt einen Schritt zur Herstellung der Epitaxieschicht des n-Typs (Grabenstromdiffusionsschicht 105) mit einer vorbestimmten Konzentration und mit einer Dicke, die gleich oder größer als 0,3 µm und gleich oder kleiner als 1,0 µm ist, und anschließend zur Herstellung des zweiten Basisgebiets 106. Die Konzentration der Grabenstromdiffusionsschicht 105 ist gleich oder größer als 2 × 1016 cm-3 und gleich oder kleiner als 2 × 1017 cm-3, Wenn die Konzentration kleiner als 2 × 1016 cm-3 ist, dann wird der Widerstand höher, mit der Folge, dass die Grabenstromdiffusionsschicht 105 nicht als eine Grabenstromdiffusionsschicht bzw. Verteilungsschicht agieren kann. Wenn die Konzentration höher als 2 × 1017 cm-3 ist, dann ergibt sich die folgende nachteilige Wirkung: ein Schwellenwert eines Kanals, der in der p-Epitaxieschicht ausgebildet ist, wird kleiner. Die Konzentration ist wünschenswerterweise größer oder gleich 5 × 1016 cm-3 und gleich oder kleiner als 1 × 1017 cm-3. Die Dicke der Grabenstromdiffusionsschicht 105 ist vorzugsweise gleich oder größer als 0,3 µm und gleich oder kleiner als 10 µm. Wenn die Dicke kleiner als 0,3 µm ist, dann ist der Widerstand für den zu verteilenden Strom in der lateralen Richtung hoch, mit dem Ergebnis, dass die Grabenstromdiffusionsschicht 105 nicht als eine Grabenstromdiffusionsschicht agieren kann. Wenn die Dicke größer als 10 µm ist, dann dringt das elektrische Feld aus der Driftschicht in die Oxidschicht in dem Graben ein mit dem Ergebnis, dass eine beeinträchtigte Zuverlässigkeit der Oxidschicht erhalten wird. Die Grabenstromdiffusionsschicht 105 kann nur durch epitaktisches Wachstum hergestellt werden, wobei deren Konzentration eingestellt wird; jedoch kann die Schicht auch durch epitaktisches Aufwachsen gebildet werden und anschließend kann ihre Konzentration durch Ionenimplantation gesteuert werden. Die Herstellung ausschließlich durch epitaktisches Aufwachsen ist wünschenswert, da es keine Schädigung durch Implantation gibt, und der Widerstand der Grabenstromdiffusionsschicht 105 ist geringer. Wenn die Konzentration durch Ionenimplantation nach dem epitaktischen Aufwachsen optimiert wird, dann ist die Konzentration eines oberen Bereichs der Grabenstromdiffusionsschicht 5 in der Nähe eine Ausgangsbereichs des Kanals erhöht, um die Verteilung von Strom aus dem Kanal zu erleichtern, und die Konzentration eines unteren Bereichs der Grabenstromdiffusionsschicht 105 in der Nähe des ersten Basisgebiets ist reduziert, um das Auftreten eines lawinenartigen dielektrischen Überschlags zu unterdrücken, der sich durch das Eindringen des elektrischen Feld von zwischen den Bereichen des ersten Basisgebiets ergibt. Das zweite Basisgebiet 106 wird an beiden Seiten hergestellt, indem eine AI-Ionenimplantation unter Anwendung einer vorbestimmten Maske (nicht gezeigt) bis zu einer Tiefe gleich oder größer als 0,5 µm und gleich oder kleiner als 10 µm mit einer Konzentration gleich oder größer als 2 × 1018 cm-3 und gleich oder kleiner als 9 × 1018 cm-3 ausgeführt wird.
  • 2G zeigt die Herstellung einer Epitaxieschicht des p-Typs für das Körpergebiet 107. Die Epitaxieschicht des p-Typs hat eine Konzentration von gleich oder größer als 1 × 1016 cm-3 und gleich oder kleiner als 3 × 1017 cm-3 und hat eine Dicke von gleich oder größer als 0,5 µm und gleich oder kleiner als 1,5 µm, vorzugsweise gleich oder größer als 0,7 µm und gleich oder kleiner als 1,3 µm. Wenn die Dicke kleiner als 0,7 µm ist, kann ein Kurzkanaleffekt auftreten. Wenn andererseits die Dicke größer als 1,3 µm ist, wird der Kanalwiderstand zu groß. Alternativ kann eine n-Epitaxieschicht gebildet werden und ein Bereich davon kann durch Ionenimplantation in eine p-Schicht umgewandelt werden.
  • 2H zeigt die Herstellung des Sourcegebiets 8 und des Kontaktgebiets 109. Das Sourcegebiet 108 wird hergestellt, indem Phosphorionen in der Epitaxieschicht des p-Typs für das Körpergebiet 107 implantiert werden. Das Sourcegebiet mit hoher Konzentration des n-Typs 108 wird bis zu einer Tiefe gleich oder größer als 0,1 µm und gleich oder kleiner als 0,4 µm derart erzeugt, dass es eine Konzentration von gleich oder größer als 2 × 1018 cm-3 und gleich oder kleiner als 1 × 1020 cm-3 hat. Wenn Konzentration der Source-Elektrode kleiner ist als diese Konzentration, dann wird der Kontaktwiderstand der Source-Elektrode erhöht. Wenn ihre Konzentration größer als diese Konzentration ist, dann wird nicht nur die Kristallstruktur beeinträchtigt, so dass sich ein erhöhter Leckstrom ergibt, sondern dann wird auch eine relevante Kanallänge klein aufgrund der Diffusion der Dotierstoffe durch die Ionenimplantation, mit dem Ergebnis, dass der Schwellenwert bzw. die Schwellenspannung reduziert wird.
  • Anschließend wird eine Oxidmaske zur Herstellung des Kontaktgebiets 109 hergestellt, und anschließend werden AI-Ionen teilweise implantiert, um das Kontaktgebiet 109 zu erzeugen. Ein Kontaktgebiet hoher Konzentration des p-Typs wird bis zu einer Tiefe von gleich oder größer als 0,1 µm und gleich oder kleiner als 1,5 µm erzeugt, so dass es eine Konzentration von gleich oder größer als 2 × 1018 cm-3 und gleich oder kleiner als 1 × 1018 cm-3 hat. Die Ionenimplantation wird vorzugsweise bis zu einer Tiefe der p- -Schicht ausgeführt und wird noch bevorzugter tief bis zu einer Tiefe der p+-Schicht ausgeführt. Anschließend wird die Oberflächenoxidschicht entfernt, und es wird eine Schutzschicht gebildet, und es wird ein Aktivierungsausheizen in einer Ar-Atmosphäre ausgeführt. Das Aktivierungsausheizen wird bei einer Temperatur von gleich oder größer als 1600° C und gleich oder kleiner als 1750° C für 5 Minuten oder länger und 30 Minuten oder weniger ausgeführt.
  • 2I zeigt die Ausbildung eines Grabens 110. Zunächst wird eine TEOS-Oxidschicht mit einer Schichtdicke von 1,6 µm als eine Ätzmaske gebildet, es wird dann eine HF-Ätzung (CHF3 + O2) angewendet, um eine Öffnung für die Grabenätzung zu bilden. Anschließend wird der Graben 110 durch Ätzung unter Verwendung SF6 und O2-Gas gebildet, wobei die Oxidschicht als eine Maske dient.
  • Der Bodenbereich des Grabens wird für die Epitaxieschicht des n-Typs (Grabenstromdiffusionsschicht 105) freigelegt, ist nicht mit dem zentralen Bereich des ersten Basisgebiets 103a direkt unterhalb des Grabens in Kontakt und überlappt den zentralen Bereich des ersten Basisgebiets, wenn die Betrachtung vom Graben aus erfolgt. Der zentrale Bereich des ersten Basisgebiets weist beide Seiten so auf, dass sie in gleicher Weise einen Überhang relativ zu dem Bodenbereich des Grabens bilden. Der Graben hat eine Tiefe von gleich oder größer als 0,5 µm und gleich oder kleiner als 2,3 µm. Der Graben hat eine Breite gleich oder größer als 0,5 µm und gleich oder kleiner als 3 µm. Der Bodenbereich des Grabens ist von dem zentralen Bereich der Basisgebiets 103a durch einen Trennungsabstand von gleich oder größer als 0,05 µm und gleich oder kleiner als 0,5 µm getrennt.
  • 2J zeigt einen Schritt zur Herstellung der Gate-Isolationsoxidschicht 11. Eine isolierende Oxidschicht 111 wird bei einer Temperatur von gleich oder größer als 1100° C und gleich oder kleiner als 1370° C durch eine O2-Trockenoxidation hergestellt, so dass sich eine Dicke von gleich oder größer als 50 nm und gleich oder kleiner als 150 nm ergibt. Anschließend wird ein Ausheizen bzw. eine Wärmebehandlung ausgeführt für 30 Minuten oder länger und 360 Minuten oder kürzer unter Anwendung von N2O (N2 auf 10% verdünnt) bei einer Temperatur von gleich oder höher als 1100° C und gleich oder kleiner als 1370° C. Alternativ wird eine Oxidschicht so gebildet: dass sie eine Dicke von gleich oder größer als 50 nm und gleich oder kleiner als 150 nm hat, und anschließend wird sie unter den gleichen Bedingungen ausgeheizt.
  • 2K zeigt ein fertiggestelltes SiC-Halbleiterbauelement des Grabentyps der vorliegenden Offenbarung. Die Gate-Elektrode 112 ist hergestellt und ist aus Polysilizium aufgebaut ist, und die Source-Elektrode 113 ist durch Ni/Ti-Sputtern hergestellt, und anschließend wird ein RTA (schnelles thermisches Ausheizen) bei 1000° C für 2 Minuten ausgeführt.
  • Ferner wird eine Zwischenisolationsschicht 118 aus TEOS/PSG hergestellt. Anschließend wird AISi durch Sputtern gebildet, so dass es als eine Source-Zwischenverbindung 119 dient. Als nächstes wird eine Schutzschicht 120, die aus einer Nitridschicht/Polyimid aufgebaut ist, hergestellt. Schließlich wird eine Drain-Elektrode 114 erzeugt, wodurch das SiC-Halbleiterbauelement der vorliegenden Offenbarung fertiggestellt ist.
  • Bei dem MOSFET des Siliziumkarbid-Graben-Typs, der wie zuvor beschrieben aufgebaut ist, wird, wenn positive Spannung an die Gate-Elektrode 112 angelegt wird, eine Inversionsschicht in der Nähe einer Grenzfläche der Siliziumkarbid-Kanalschicht des p-Typs (Körpergebiet 107) erzeugt, die mit der Gate-Isolierschicht 111 an der Seitenwand des Grabens 110 in Kontakt ist, wodurch der MOSFET durchgeschaltet wird. Es werden Elektronen, die aus dem Kanalgebiet fließen, in der Grabenstromdiffusionsschicht 105 verteilt und sie fließen zwischen den Bereichen des ersten Basisgebiets 103 und fließen anschließend in die Driftschicht 102. Da die Leitfähigkeit der Grabenstromdiffusionsschicht 105 und die Leitfähigkeit der Stromdiffusionsschicht 104 hoch sind, kann der EIN-Widerstand klein sein.
  • Wenn andererseits keine Spannung an die Gate-Elektrode 112 angelegt ist, liegt ein elektrisches Feld an einer Verarmungszone an, die sich zwischen dem eingebetteten Gebiet (p-Basisgebiet) und der Driftschicht 102 erstreckt. Da die Gate-Oxidschicht 111 durch die Grabenstromdiffusionsschicht 105 abgetrennt ist, wirkt kein hohes elektrisches Feld darauf beim Auftreten einer Ladungslawine. Da das Sourcegebiet 108 von dem eingebetteten Gebiet durch das Körpergebiet 107 getrennt ist, wird das elektrische Feld in dem Sourcegebiet 108 entspannt bzw. gemindert, wodurch das Auftreten einer Lawinenbildung aufgrund des Durchschlagens unterdrückt werden kann, selbst wenn die Konzentration des Sourcegebiets 108 reduziert ist.
  • In der vorliegenden Offenbarung ist der zentrale Bereich des ersten Basisgebiets 103a, der aus der p-Basisschicht aufgebaut ist, in einer n--Driftschicht 102 direkt unterhalb des Bodens des Grabens des SiC-Halbleiterbauelements des Grabentyps eingebettet, so dass sie von dem Boden des Grabens getrennt ist und den Boden des Grabens schützt. Somit ist in der vorliegenden Offenbarung die Oxidschicht auf der Grabenstromdiffusionsschicht 105 gebildet, die eine geringe Konzentration hat und aus einer Epitaxieschicht aufgebaut ist.
  • Dadurch kann das folgende Problem vorteilhafterweise vermieden werden: wenn eine Hochtemperaturwärmebehandlung zur Herstellung der Oxidschicht in einem Zustand ausgeführt wird, in welchem der zentrale Bereich des ersten Basisgebiets 103a, der als eine Ionenimplantationsschicht dient, nicht von dem Boden des Graben getrennt ist und an dem Boden des Grabens freiliegt, dann hat die Ionenimplantationsschicht eine raue Oberfläche aufgrund der Bündelungswirkung, so dass sich eine lokale Konzentration des elektrischen Feldes ergibt, was zu einer reduzierten Durchbruchspannung, einem erhöhten Leckstrom und dergleichen führt.
  • Wenn ferner der zentrale Bereich des ersten Basisgebiets 103a von dem Boden des Grabens getrennt ist, ist die Grabenstromdiffusionsschicht 105, die als eine n-Schicht mit geringer Konzentration agiert, zwischen der isolierenden Oxidschicht 111, dem zweiten Basisgebiet 106, das als eine p-Schicht mit hoher Konzentration agiert, und dem zentralen Bereich des ersten Basisgebiets 103a eingeschlossen, wodurch eine Konzentrierung des elektrischen Feldes in der isolierenden Oxidschicht 111 verringert wird. Somit können sie durch einen derartigen Trennungsabstand getrennt sein, dass die Oberfläche der lonenimplantationsschicht, die als der zentrale Bereich des ersten Basisgebiets 103a agiert, nicht durch die Bündelungswirkung aufgeraut wird (die Oberfläche der Ionenimplantationsschicht ist nicht an dem Boden des Grabens freigelegt). Es sollte beachtet werden, dass sie nicht zu weit getrennt sind, und dass sie durch einen Trennungsabstand derartig getrennt sind, dass vermieden wird, dass eine hohe EIN-Widerstandscharakteristik aufgrund des langen Stromkanals erhalten wird.
  • (Ausführungsform 1-2)
  • 3 zeigt eine Beziehung der Durchbruchsspannung und eines spezifischen EIN-Widerstands in Bezug auf die Breite des zentralen Bereichs des ersten Basisgebiets 103a, der unter dem Boden des Grabens des in Ausführungsform 1-1 hergestellten SiC-Halbleiterbauelements liegt. Mit einer Breite des Bodens des Grabens 110 von 1 µm wurden MOSFETs unter den folgenden vier Bedingungen hergestellt. Die Breite des zentralen Bereichs des ersten Basisgebiets 103a betrug 0 (es war kein zentraler Bereich des ersten Basisgebiets 103a vorgesehen); die Breite des zentralen Bereichs des ersten Basisgebiets 103a betrug 1 µm (die gleiche Breite wie der Boden des Grabens 10), die Breite des zentralen Bereichs des ersten Basisgebiets 103a betrug 1,4 µm (jede Seite 0,2 µm, beide Seiten 0,4 µm); und die Breite des zentralen Bereichs des ersten Basisgebiets 103a betrug 1,8 µm (jede Seite mit 0,4 µm; beide Seiten mit 0,8 µm).
  • Die hergestellten MOSFETs mit den zentralen Bereichen des ersten Basisgebiets 103a, die Breiten von 1,8 µm und 1,4 µm hatten, wiesen Durchbruchspannungen von 1185 V bzw. 1216 V auf. Somit wurde die angestrebte Durchbruchspannung von 1200 V im Wesentlichen erreicht. Jedoch wurde herausgefunden, dass, wenn die Breite des zentralen Bereichs des ersten Basisgebiets 103a so groß wie die Breite des Bodens des Grabens war, das heißt, wenn die Breite des zentralen Bereichs 103a der ersten Basisgebiet 103a 1,0 µm betrug und wenn kein zentraler Bereich des ersten Basisgebiets 103a vorgesehen war (0 µm), dann wurden die entsprechenden Durchbruchsspannungen stark reduziert (beeinträchtigt) auf 570 V bzw. 330 V, die gleich oder kleiner als die Hälfte der Entwurfsdurchbruchspannung waren.
  • Wenn andererseits kein zentraler Bereich des ersten Basisgebiets 103a vorgesehen war (0 µm) und wenn die Breite (PBA1-Breite) des zentralen Bereichs des ersten Basisgebiets 103a so groß war wie die Breite des Grabens, das heißt, die Breite betrug 1,0 µm, wurden die speziellen EIN-Widerstände reduziert (verbessert) von 3,2 mΩ · cm2 auf 2,6 mΩ · cm2.
  • 4 zeigt die Abhängigkeit einer maximalen elektrischen Intensität des elektrischen Felds (Eox) der Oxidschicht in dem Grabenbereich bei einer Drainspannung, wenn die Breite 121 (PBA1-Breite) des zentralen Bereichs des ersten Basisgebiets 103a in dem Falle geändert wird, in welchem der Abstand 122 (Abstand zwischen PBA1s) zwischen dem zentralen Bereich und dem rechten Seitenbereich des ersten Basisgebiets 103c oder des linken Seitenbereichs des ersten Basisgebiets 103b, die in 1A gezeigt sind, 1,3 µm und die Breite des Grabens 1 µm beträgt. Wenn die Breite des zentralen Bereichs des ersten Basisgebiets 103a größer als 1 µm gemacht wird, dann kann Eox verringert werden. In Hinblick auf die Zuverlässigkeit der Oxidschicht muss Eox gleich oder kleiner als 4 MV/cm sein, vorzugsweise gleich oder kleiner als 2 MV/cm.
  • 5 zeigt die Abhängigkeit des spezifischen EIN-Widerstands (EIN-Widerstand pro Einheitsfläche; im Weiteren einfach als EIN-Widerstand bezeichnet) und der Durchbruchspannung von der Breite 121 des zentralen Bereichs des ersten Basisgebiets 103a. Wenn die Breite 121 des zentralen Bereichs des ersten Basisgebiets 103a so groß wie die Breite des Grabens ist, dann konzentriert sich das elektrische Feld an dem unteren Bereich des Grabens, woraus sich eine reduzierte Durchbruchspannung ergibt. Daher muss die Breite 121 des zentralen Bereichs des ersten Basisgebiets 103a gleich oder größer als die Breite des Grabens sein.
  • Wenn indessen der Trennungsabstand 123 zwischen dem zentralen Bereich des ersten Basisgebiets 103a und dem zweiten Basisgebiet in der horizontalen Richtung auf 0,9 µm verringert wurde, erreichte das elektrische Feld den Grabenbereich nicht. Somit konnte die Durchbruchspannung beibehalten werden, selbst wenn die Breite des zentralen Bereichs des ersten Basisgebiets 103a auf den gleichen Wert wie derjenige der Breite des Grabens, das heißt, 1 µm, verringert wurde.
  • Wenn jedoch der Trennungsabstand 123 zwischen dem zentralen Bereich des ersten Basisgebiets 103a und dem zweiten Basisgebiet in der horizontalen Richtung verringert wurde, wächst nachteiligerweise der EIN-Widerstand an. Um daher sowohl den niedrigen EIN-Widerstand als auch die Durchbruchsspannung zu gewährleisten, muss die Breite des zentralen Bereichs des ersten Basisgebiets 103a gleich oder größer als die Breite des Grabens sein. Vorzugsweise muss der zentrale Bereich des ersten Basisgebiets 103a relativ zu dem Graben 110 einen Überhang von gleich oder größer als 0,1 µm aufweisen, um die Durchbruchspannung in Hinblick auf Schwankungen beizubehalten.
  • Andererseits wird der EIN-Widerstand nicht größer, bis die Breite 121 des zentralen Bereichs des ersten Basisgebiets 103a ungefähr 2 µm beträgt; wenn jedoch die Breite 121 des zentralen Bereichs des ersten Basisgebiets 103a größer als dieser Wert wird, kann eine Widerstandskomponente in der lateralen Fließrichtung des Stroms in der Grabenstromdiffusionsschicht 105 nicht vernachlässigt werden. Das heißt, der zentrale Bereich des ersten Basisgebiets 103a hat vorzugsweise einen Überhang in Bezug auf den Graben von gleich oder kleiner als 0,5 µm.
  • Daher ist in Anbetracht des Vorhergehenden die Breite des zentralen Bereichs des ersten Basisgebiets 103a vorzugsweise größer als die Breite des Bodens des Grabens um gleich oder größer als 0,2 µm und gleich oder kleiner als 2 µm, vorzugsweise um gleich oder größer als 0,1 µm und gleich oder kleiner als 0,5 µm.
  • 5 zeigt die Abhängigkeit der EIN-Widerstandscharakteristik und der Durchbruchspannungscharakteristik von einem Zellenabstand bzw. von einer Zellenperiodenlänge. Da die Durchbruchspannung beibehalten werden kann und der EIN-Widerstand verringert werden kann, selbst wenn der Zellenabstand reduziert wird, wurde herausgefunden, dass die in 4 und 5 gezeigten Abhängigkeiten beibehalten werden können, selbst wenn der Zellenabstand reduziert wird.
  • (Ausführungsform 1-3)
  • Im gleichen Schritt wie in der Ausführungsform 1-1 wurde eine Untersuchung in Hinblick auf eine Beziehung zwischen dem EIN-Widerstand und dem Überlappen des linken Seitenbereich des ersten Basisgebiets 103b oder des rechten Seitenbereichs 103c und dem Endbereich des zweiten Basisgebiets 106 ausgeführt.
  • 7 zeigt eine Beziehung zwischen dem Drainstrom, der Diffusion bzw. Verteilung des Kanalstroms und der Drainspannung in einer Simulation, wenn das erste Basisgebiet 103 und das zweite Basisgebiet 106 einen gestuften Aufbau (Treppenstruktur) aufweisen.
  • Der Abstand zwischen dem zentralen Bereich des ersten Basisgebiets 103a und dem linken Seitenbereich 103b des ersten Basisgebiets oder dem rechten Seitenbereich 103c ist größer als der Abstand zwischen dem zentralen Bereich des ersten Basisgebiets 103a und dem Endbereich des zweiten Basisgebiets, um einen Raumbereich dazwischen zu vergrößern und folglich den Strompfad auszuweiten, wodurch der EIN-Widerstand auf 3 mΩ · cm2 reduziert wird.
  • Die Stufe zwischen dem ersten Basisgebiet 103 und dem zweiten Basisgebiet 106 ist vorzugsweise gleich oder größer als 0,2 µm und gleich oder kleiner als die Dicke des ersten Basisgebiets 103. Wenn die Stufe kleiner als 0,2 µm ist, gibt es keine Wirkung der Verteilung des Stroms. Wenn die Stufe kleiner als die Dicke des ersten Basisgebiets 103 ist, dann wird die Wirkung der Stufe zum Erreichen des niedrigen EIN-Widerstands ebenfalls nicht erhalten. Wenn insbesondere die Stufe größer als 0,6 µm ist, wird ebenfalls keine Wirkung erreicht.
  • (Ausführungsform 1-4)
  • 6 zeigt die Abhängigkeit der EIN-Widerstandscharakteristik von der Konzentration der das Körpergebiet 7 bildenden Epitaxieschicht des p-Typs, wenn der Trennungsabstand 123 zwischen dem zentralen Bereich des ersten Basisgebiets und dem zweiten Basisgebiet in der horizontaler Richtung der Bedingung c = 0,9 µm genügt.
  • Zu beachten ist, dass der niedrige EIN-Widerstand selbst mit einer p-Schicht mit hoher Konzentration realisiert werden kann, indem die MOS-Grenzflächenbedingungen und die Größe des Trennungsabstandes 123 zwischen dem zentralen Bereich des ersten Basisgebiets 103a und dem zweiten Basisgebiet 106 in der horizontalen Richtung geändert werden. Die Konzentration der Epitaxieschicht des p-Typs ist gleich oder größer als 1 × 1016 cm-3 und gleich oder kleiner als 3 × 1017 cm-3.
  • (Ausführungsform 1-5)
  • 1B zeigt eine Ebene, die durch Schneiden des ersten Basisgebiets in dem Halbleiterbauelement der 2K parallel zu dem Substrat 101 entlang einer Linie IB-IB erhalten wird. Ferner zeigt 1A einen Querschnitt, der durch Schnitt des Halbleiterbauelements der 2K senkrecht zu dem Substrat 101 entlang einer Linie 1A-1A in 1B erhalten wird.
  • In 1B ist der Graben 110 so angeordnet, dass er mit dem zentralen Bereich des ersten Basisgebiets 103a überlappt, und der Graben 110 erstreckt sich in der Richtung der langen Seite des zentralen Bereichs des ersten Basisgebiets 103a. Ferner sind der zentrale Bereich des ersten Basisgebiets 103a und der linke Seitenbereich des ersten Basisgebiets 103b durch Verbindungsbereiche des ersten Basisgebiets 103d miteinander verbunden, und der zentrale Bereich des ersten Basisgebiets 103a und der rechte Seitenbereich des ersten Basisgebiets 103c sind durch Verbindungsbereiche des ersten Basisgebiets 103d miteinander verbunden. Der Verbindungsbereich des ersten Basisgebiets 103d wird gleichzeitig mit der Herstellung des ersten Basisgebiets 103 in 2D mit einer vorbestimmten Maske (nicht gezeigt), die auf der Stromdiffusionsschicht 104 vorgesehen ist, hergestellt.
  • Die Verbindung in dem ersten Basisgebiet 103 wird ausgeführt, um für das erste Basisgebiet das gleiche Potential für den zentralen Bereich des ersten Basisgebiets 103a, den linken Seitenbereich des ersten Basisgebiets 103b und den rechten Seitenbereich des ersten Basisgebiets 103c beizubehalten. Die Verbindung in dem ersten Basisgebiet 103 wird zyklisch bzw. regelmäßig mit dem gleichen Erdungsabstand hergestellt, um eine Schwankung des Potentials in einer Ebene des gleichen Chips zu unterdrücken.
  • 8 zeigt eine Beziehung zwischen dem Erdungsabstand der Verbindungsbereiche des ersten Basisgebiets 103d und jeweils dem spezifischen EIN-Widerstand und der Sperrrichtungstransferkapazität (Crss). Wenn der Erdungsabstand 124 in dem ersten Basisgebiet 103 kleiner gewählt wird, dann wird die Stromdiffusionsschicht 104 um den Verbindungsbereich des ersten Basisgebiets 103d kleiner, mit dem Ergebnis, dass der EIN-Widerstand zunimmt. Wenn andererseits der Erdungsabstand 124 in dem ersten Basisgebiet 103 kleiner gemacht wird, dann wird der Verbindungsbereich 103d kleiner, mit dem Ergebnis, dass die Sperrrichtungstransferkapazität bei hoher Betriebsgeschwindigkeit des Halbleiterbauelements größer wird, da der zentrale Bereich des ersten Basisgebiets 103a unmittelbar unter dem Graben in unzureichender Weise geerdet ist. Folglich kann der Betrieb bei hoher Geschwindigkeit aufgrund der Schwingungen oder dergleichen nicht ausgeführt werden. Daher kann man aus 8 entnehmen, dass der Erdungsabstand vorzugsweise gleich oder größer als 10 µm und gleich oder kleiner als 200 µm ist.
  • <Zweite Ausführungsform>
  • In der vorliegenden Offenbarung ist in der p- -Schicht, die in dem Außenumfang des Halbleiters vorgesehen ist und als eine äußerste Fläche agiert, ein p+ -Gebiet mit hoher Dotierstoffkonzentration eingebettet, wodurch eine Abschlussstruktur erzeugt wird. Daher kann die vorliegende Offenbarung auf eine beliebige Art eines Halbleiters angewendet werden, solange die p- -Schicht, die als die äußerste Oberfläche dient, bei der Herstellung des Halbleiterbauelements erzeugt wird.
  • Insbesondere ist die vorliegende Offenbarung für eine Einführung einer Außenumfangsabschlussstruktur eines SiC-Halbleiterbauelements des vertikalen Typs geeignet, die in 6 der japanischen Patentanmeldung mit der Nr. 2014-134898 offenbart und gezeigt ist, die vom dem gleichen Erfinder eingereicht wurde. Dies liegt an dem folgenden Grund: da das zweite Basisgebiet 106, das aus einer p- -Epitaxieschicht aufgebaut ist, auf der Grabenstromdiffusionsschicht 105 gebildet ist, die aus einer n- -Epitaxieschicht aufgebaut und auf der Driftschicht in 6 ausgebildet ist, kann die Außenumfangsstruktur davon ohne Modifizierung zur Ausbildung einer Außenumfangsabschlussstruktur der vorliegenden Offenbarung verwendet werden.
  • (Ausführungsform 2-1)
  • Das Folgende beschreibt den einfachsten Aufbau der vorliegenden Offenbarung, das heißt, eine Außenumfangsabschlussstruktur, in der ein p+ -Gebiet mit hoher Dotierkonzentration bzw. Dotierstoffkonzentration in einer p- -Schicht eingebettet ist, die an dem Außenumfang des Halbleiters angeordnet ist und als äußerste Fläche fungiert. In Hinblick auf den Vergleich zeigt 9A eine schematische Ansicht einer Außenumfangsabschlussstruktur eines konventionellen Aufbaus, wohingegen 9B und 9C eine schematische Ansicht einer Außenumfangsabschlussstruktur der vorliegenden Offenbarung zeigen.
  • Das Folgende beschreibt einen Überblick über die Herstellung der konventionellen Außenumfangsabschlussstruktur, die in 9A gezeigt ist. Das Siliziumkarbid-Einkristallsubstrat ist aus einem hexagonalen Siliziumkarbid-Einkristall mit Polytyp 4H aufgebaut, um ein Beispiel anzugeben. Das Siliziumkarbidsubstrat hat einen maximalen Durchmesser von 75 mm, vorzugsweise gleich oder größer als 100 mm, wobei dies ein Beispiel ist. Das Siliziumkarbidsubstrat hat beispielsweise eine {0001}-Ebene oder eine Ebene, die um 8° oder weniger relativ zu der {0001}-Ebene geneigt ist. Beispielsweise hat das Siliziumkarbid-Einkristallsubstrat eine Dicke von 400 µm und hat einen Widerstand von 0,017 Ωcm.
  • Anschließend wird eine CVD-Anlage eingesetzt, um eine Epitaxieschicht auf dem Siliziumkarbid-Einkristallsubstrat unter Anwendung von Silan und Propan als Ausgangsmaterial, Stickstoff als Dotierstoffgas und Wasserstoff als Trägergas zu bilden, so dass die Epitaxieschicht eine Donatorkonzentration von 8 × 1015 cm-3 und eine Dicke von 10 µm hat. Die Epitaxieschicht dient als eine Driftschicht für ein Element mit einer Durchbruchspannung von 1200 V.
  • Durch Ionenimplantation wird auf der Epitaxieschicht eine Abschlussdurchbruchspannungsstruktur gebildet. Grenzgebiete mit aktiven Bereichen, das heißt, eine Hochkonzentrationsschicht 201 und eine Hochkonzentrationsschicht 202, werden durch Aluminiumionen-Implantation unter Anwendung einer Lackmaske (nicht gezeigt) derart hergestellt, dass sie einen aktiven Bereich, der zur Ausführung einer Transistorfunktion dient, umschließen. Die Konzentration davon beträgt 8 × 1019 cm-3.
  • Ferner werden Gebiete einer ersten Relaxationsschicht für ein elektrisches Feld 204 und einer zweiten Relaxationsschicht für ein elektrisches Feld 205 gleichzeitig unter Anwendung einer Lackmaske (nicht gezeigt) durch Ionenimplantation mit 3 × 107 cm-3 von Aluminium gebildet. Es wird nur in das Gebiet der ersten Relaxationsschicht für ein elektrisches Feld 204 zusätzlich Aluminium mit 3 × 1017 cm-3 unter Anwendung einer lonenimplantationsmaske (nicht gezeigt) implantiert. Daher wird ein Dichteunterschied erzeugt.
  • Zu Implantieren von Ionen in die erste Relaxationsschicht für ein elektrisches Feld 204 und in die zweite Relaxationsschicht für ein elektrisches Feld 205 werden die Ionenimplantationen so ausgeführt, dass sie mit einem Bereich der Hochkonzentrationsschicht 201 überlappen, wodurch die Ausbildung eines Gebiets mit geringer Konzentration zwischen den jeweiligen Gebieten vermieden wird. Die Breiten der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 betragen jeweils 40 µm und die Tiefen der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 betragen jeweils 0,7 µm.
  • Schließlich wird Phosphor in den äußersten Umfangsendbereich mit einer Donatorkonzentration von 5 × 1019 cm-3 implantiert, um dadurch eine Kanalstoppschicht 206 zu erzeugen. Anschließend wird eine Aktivierungsausheizung bei 1700° C 20 Minuten lang ausgeführt, wodurch die konventionelle Außenumfangsabschlussstruktur erzeugt wird. Die Kanalstoppschicht 206 kann in geeigneter Weise so ausgewählt sein, dass sie eine Donatorkonzentration hat, die im Bereich von gleich oder größer als 1 × 1018 cm-3 und gleich oder kleiner als 1 × 1021 cm-3 liegt.
  • Als nächstes wird im Folgenden ein Überblick zur Herstellung der Außenumfangsabschlussstruktur der vorliegenden Offenbarung, die in 9B gezeigt ist, mit Verweis auf das konventionelle Beispiel beschrieben. Die nachfolgende Beschreibung betrifft hauptsächlich den Unterschied zwischen den beiden. In der vorliegenden Offenbarung wird eine p- -Diffusionsschicht für ein elektrisches Feld 207 zusätzlich zu der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 hergestellt. Eine pn-Diode, die zwischen der p- -Diffusionsschicht für ein elektrisches Feld 207 und der Driftschicht 203 ausgebildet ist, kann das elektrische Feld an dem Abschlussbereich reduzieren.
  • Zuerst wird unter Verwendung von Silan und Propan als ein Ausgangsmaterial, von Trimethylaluminium in Gasform als Dotierstoffgas und Wasserstoff als Trägergas eine CVD-Anlage eingesetzt, um eine p- -Epitaxieschicht (nicht gezeigt) auf der Driftschicht 203 zu erzeugen, die auf dem Substrat 101 gebildet ist, das in dem konventionellen Beispiel gezeigt ist, wobei dies in einem Gebiet erfolgt, das daraufhin als die Hochkonzentrationsschicht 201, die erste Relaxationsschicht für ein elektrisches Feld 204, die zweite Relaxationsschicht für ein elektrisches Feld 205 und die p- -Diffusionsschicht für ein elektrisches Feld 207 agiert, so dass die p- -Epitaxieschicht eine Akzeptorkonzentration von 5 × 1015cm-3 und eine Dicke von 0,5 µm hat. Da die Konzentration der p- -Diffusionsschicht für ein elektrisches Feld 207 unverändert bleibt, wird die Akzeptorkonzentration in geeigneter Weise im Bereich von gleich oder größer als 3 × 1015 cm-3 bis gleich oder kleiner als 3 × 1 × 1017 cm-3 gewählt.
  • Die Abschlussdurchbruchspannungsstruktur der vorliegenden Offenbarung wird darauf durch Ionenimplantation gebildet. Zunächst werden die Grenzgebiete mit aktivem Bereich, das heißt, die Hochkonzentrationsschicht 201 und die Hochkonzentrationsschicht 202, durch Aluminiumionen-Implantation unter Anwendung einer Lackmaske (nicht gezeigt) so hergestellt, dass sie einen aktiven Bereich umschließen, der zur Ausführung einer Transistorfunktion dient. Die Konzentration davon beträgt 8 × 1019 cm-3.
  • Daraufhin wird durch das gleiche Herstellungsverfahren wie das Herstellungsverfahren der 9A des konventionellen Beispiels die erste elektrische Relaxationsschicht für ein elektrisches Feld 204 und die zweite Relaxationsschicht für ein elektrisches Feld 205 in 9B, die die neue Struktur zeigt, hergestellt. Ein verbleibendes Gebiet der p- -Epitaxieschicht nach der Herstellung der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 dient als die p- -Diffusionsschicht für ein elektrisches Feld 207.
  • Für die Ionenimplantationen in die Gebiete der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 werden, wie bei dem konventionellen Beispiel, die Ionenimplantationen so ausgeführt, dass sie mit einem Bereich der Hochkonzentrationsschicht 201 überlappen, wodurch die Ausbildung eines Gebiets mit geringer Konzentration zwischen den jeweiligen Gebieten vermieden wird. Die Breiten der ersten Relaxationsschicht für ein elektrisches Feld 204, der zweiten Relaxationsschicht für ein elektrisches Feld 205 und der p- -Diffusionsschicht für ein elektrisches Feld 207 betragen jeweils 40 µm, und die Tiefen der ersten Relaxationsschicht für ein elektrisches Feld 204, der zweiten Relaxationsschicht für ein elektrisches Feld 205 und der p- -Diffusionsschicht für ein elektrisches Feld 207 betragen jeweils 0,7 µm.
  • Schließlich wird Phosphor in den äußersten Umfangsendbereich mit einer Donatorkonzentration von 5 × 1019 cm-3 implantiert, wodurch eine Kanalstoppschicht 206 gebildet wird. Ferner wird ein Aktivierungsausheizen bei 1700° C für 20 Minuten ausgeführt, wodurch die Außenumfangsabschussstruktur der vorliegenden Offenbarung erzeugt wird. In der zuvor beschriebenen Weise wird somit die Außenumfangsabschlussstruktur des Halbleiterbauelements hergestellt.
  • Die Außenumfangsabschlussstruktur des Halbleiterbauelements hat die Relaxationsschicht für ein elektrisches Feld zur Beibehaltung der Durchbruchspannung an dem äußeren Umfangsbereich der Oberfläche des Halbleiterbauelements. Die Driftschicht 203 ist als eine Dünnschicht der ersten Leitfähigkeitsart aufgebaut. Eine Dünnschicht der zweiten Leitfähigkeitsart ist auf der Dünnschicht der ersten Leitfähigkeitsart ausgebildet. Die Dünnschicht der zweiten Leitfähigkeitsart hat eine Hochkonzentrationsschicht 201, die erste Relaxationsschicht für ein elektrisches Feld 204, die zweite Relaxationsschicht für ein elektrisches Feld 205 und eine Diffusionsschicht für ein elektrisches Feld 207, die miteinander zusammenhängen und unterschiedliche Konzentrationen derart haben, dass die Konzentrationen in Richtung zu dem Außenumfang des Halbleiterbauelements kleiner werden. Anders ausgedrückt, die Dünnschicht der zweiten Leitfähigkeitsart weist auf: eine Hochkonzentrationsschicht mit einer ersten Dotierkonzentration; eine erste Relaxationsschicht für ein elektrisches Feld, die an die Hochkonzentrationsschicht an dem Außenumfang der Hochkonzentrationsschicht angrenzt, wobei die erste Relaxationsschicht für ein elektrisches Feld eine zweite Dotierkonzentration hat, die niedriger als die erste Dotierkonzentration ist; eine zweite Relaxationsschicht für ein elektrisches Feld, die an die erste Relaxationsschicht für ein elektrisches Feld an dem Außenumfang der ersten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die zweite Relaxationsschicht für ein elektrisches Feld eine dritte Dotierkonzentration hat, die niedriger als die zweite Dotierkonzentration ist; und eine erste Diffusionsschicht für ein elektrisches Feld, die an die zweite Relaxationsschicht für ein elektrisches Feld an dem Außenumfang der zweiten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die erste Diffusionsschicht für ein elektrisches Feld eine vierte Dotierkonzentration hat, die niedriger ist als die dritte Dotierkonzentration ist. Die Kanalstoppschicht 206 liegt an dem äußersten Ende des Außenumfangsbereichs der Oberfläche, ist mit der Diffusionsschicht für ein elektrisches Feld 207 verbunden, hat eine Dotierkonzentration, die höher als diejenige der Driftschicht 203 ist, und hat die erste Leitfähigkeitsart. Es können drei oder mehr Relaxationsschichten für ein elektrisches Feld vorgesehen sein.
  • Im Vergleich der neuen Struktur, die in der zuvor beschrieben Weise hergestellt ist, mit der konventionellen Struktur ist die p+ -Schicht in der Schicht mit relativ p- Dotierung in der neuen Struktur so ausgebildet, so dass eine Grenze zwischen der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 nicht als pn-Übergang, sondern als ein Hoch-Niedrig-Übergang ausgebildet ist, der ein Übergang zwischen einer Hochkonzentrations- p-Schicht und einer Niederkonzentrations- p-Schicht ist.
  • Daher ergibt sich kein eingebautes Potential zwischen der Hochkonzentrationsschicht 201 und der Kanalstoppschicht 206, mit dem Ergebnis, dass die elektrische Feldverteilung kontinuierlich wird und keine Konzentrierung des elektrischen Feld auftritt. Die konventionelle Außenumfangsabschlussstruktur, die auf der Driftschicht für ein Element mit einer Durchbruchsspannung von 1200 V hergestellt wird, hat eine maximale Durchbruchspannung von 1350 V, wohingegen die neue Außenumfangsabschlussstruktur eine maximale Durchbruchspannung von 1440 V hat.
  • Ferner kann als eine Modifizierung der Ausführungsform 2-1, wie in 9C gezeigt ist, eine n-Diffusionsschicht für ein elektrisches Feld 210 zwischen der Driftschicht 203 und der p- -Epitaxieschicht (nicht gezeigt) vorgesehen werden. Anders ausgedrückt, zwischen der Driftschicht 203 und der Dünnschicht der zweiten Leitfähigkeitsart kann die erste Diffusionsschicht für ein elektrisches Feld mit erster Leitfähigkeitsart 210 (zweite Diffusionsschicht für ein elektrisches Feld) vorgesehen sein, die aus der Dünnschicht erster Leitfähigkeitsart mit einer Dotierkonzentration gebildet ist, die höher ist als diejenige der Driftschicht 203. Die Dünnschicht zweiter Leitfähigkeitsart und die Diffusionsschicht für ein elektrisches Feld mit erster Leitfähigkeitsart 210 können durch das Epitaxieverfahren oder die Ionenimplantation hergestellt werden. Mit dem obigen Aufbau wird die Konzentration des elektrischen Feldes weiter verringert und die Durchbruchspannung des Elements kann verbessert werden.
  • (Ausführungsform 2-2)
  • Im Anschluss wird eine Ausführungsform 2-2 der vorliegenden Offenbarung beschrieben, in der eine räumliche Modulation zum Zwecke der Relaxation bzw. Verringerung der Konzentration des elektrischen Feldes in der grundlegenden Außenumfangsabschlussstruktur der vorliegenden Offenbarung angewendet wird, die in der Ausführungsform 2-1 hergestellt wird, wobei bei Bedarf auf 10B und auf 9B verweisen wird, die die Ausführungsform 2-1 zeigt.
  • In der vorliegenden Offenbarung wird unter Verwendung von Silan und Propan als Ausgangsmaterial, Stickstoff als Dotierstoffgas und Wasserstoff als Trägergas eine CVD-Anlage eingesetzt, um eine Epitaxieschicht auf dem Siliziumkarbid-Substrat so zu bilden, dass sie eine Donatorkonzentration von 3 × 1015 cm-3 und eine Dicke von 30 µm hat, die größer ist als die Dicke der Ausführungsform 1-1 von 10 µm. Als die Epitaxieschicht wird eine Driftschicht für ein Element mit einer Durchbruchspannung von 3300 V verwendet.
  • Bei der Beschreibung einer konventionellen Struktur, die in 10A gezeigt ist, werden zur weiteren Unterdrückung einer Konzentration des elektrischen Feld in dem äußeren Umfangsabschlussbereich räumlich modulierte erste Relaxationsschichten für ein elektrisches Feld 204a, 204b, 204c, 204d in der Nähe der beiden Seiten der Grenze zwischen der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 vorgesehen und es werden räumlich modulierte, zweite Relaxationsschichten für ein elektrisches Feld 205a, 205b, 205c, 205d außerhalb der zweiten Relaxationsschicht für ein elektrisches Feld 205 gebildet.
  • Entsprechende Breiten für die ersten Relaxationsschichten für ein elektrisches Feld 204a, 204b, 204c, 204d betragen beispielsweise entsprechend 12 µm, 9 µm, 6 µm und 3 µm. Entsprechende Abstände zwischen den ersten Relaxationsschichten für ein elektrisches Feld 204a, 204b, 204c, 204d betragen 3 µm, 6 µm, 9 µm und 12 µm. Durch Änderung der Abstände in kontinuierlicher Weise kann damit verhindert werden, dass sich ein elektrisches Feld an der Grenze zwischen dem Gebiet der ersten Relaxationsschicht für ein elektrisches Feld 204 und dem Gebiet der zweiten Relaxationsschicht für ein elektrisches Feld 205 und an der Grenze zwischen der zweiten Relaxationsschicht für ein elektrisches Feld 205 und der p- -Diffusionsschicht für ein elektrisches Feld 207 konzentriert, wie in 10B gezeigt ist.
  • Diese konventionellen räumlich modulierten ersten Relaxationsschichten für ein elektrisches Feld 204a bis 204d und zweiten Relaxationsschichten für ein elektrisches Feld 205a bis 205d können durch räumliches Modulieren der Lackmasken (nicht gezeigt) hergestellt werden, die verwendet werden, um die erste Relaxationsschicht für ein elektrisches Feld 204 und die zweite Relaxationsschicht für ein elektrisches Feld 205 in dem konventionellen Beispiel im Vergleich mit der Ausführungsform 2-1 zu erzeugen.
  • Um die Außenumfangsabschlussstruktur gemäß der Ausführungsform 2-2 herzustellen, wird zunächst unter Anwendung von Silan und Propan als ein Ausgangsmaterial, von Trimethylaluminium in Gasform als Dotierstoffgas und von Wasserstoff als Trägergas eine CVD-Anlage eingesetzt, um eine 0,5 µm p- -Epitaxieschicht auf der Driftschicht 203, die auf dem Substrat 101 ausgebildet ist, für ein Element zu erzeugen, das eine Durchbruchspannung von 3300 V hat, so dass die p- -Epitaxieschicht eine Akzeptorkonzentration von 5 × 1015 cm-3 hat.
  • Die Abschlussdurchbruchspannungsstruktur wird darauf mittels Ionenimplantation hergestellt. Zunächst werden die Grenzgebiete des aktiven Bereichs, das heißt, die Hochkonzentrationsschicht 201 und die Hochkonzentrationsschicht 202 bei einer Konzentration von 8 × 1019 cm-3 durch Aluminiumionen-Implantation unter Anwendung einer Lackmaske (nicht gezeigt) so gebildet, dass sie den aktiven Bereich, der zum Durchführen eines Transistorbetriebs verwendet wird, umschließen.
  • Anschließend wird das gleiche Herstellungsverfahren wie das Herstellungsverfahren für die konventionelle Struktur in 10A eingesetzt, und es wird die neue Struktur in 10B hergestellt.
  • Die erste Relaxationsschicht für ein elektrisches Feld 204 und die zweite Relaxationsschicht für ein elektrisches Feld 205 können jeweils ferner eine eingebettete Struktur aufweisen, die räumlich so moduliert ist, dass sie kontinuierlich in Richtung zum Außenumfang der Relaxationsschicht für ein elektrisches Feld oder der Diffusionsschicht für ein elektrisches Feld 207 zumindest in Umfangsrichtung nach außen benachbart zu der ersten Relaxationsschicht 204 für ein elektrisches Feld 204 oder der zweiten Relaxationsschicht für ein elektrisches Feld 205 ausläuft und damit nicht mehr vorhanden ist. Das heißt, das Halbleiterbauelement kann ferner mehrere eingebettete Gebiete 205a bis 205d aufweisen, die in der ersten Diffusionsschicht für ein elektrisches Feld 207 liegen. Die jeweiligen Breiten der mehrere eingebetteten Gebiete werden in Richtung zu dem Außenumfang des Halbleiterbauelements kleiner. Die mehreren eingebetteten Gebiete haben jeweils die zweite Leitfähigkeitsart. Ein Abstand zwischen zwei benachbarten Gebieten der mehreren eingebetteten Gebiete wird in Richtung zu dem Außenumfangs des Halbleiterbauelements größer.
  • Die 12A und 12B zeigen jeweils Konzentrationsverteilungen in der neuen Struktur (10B) und der konventionellen Struktur (10A). Bei der konventionellen Struktur ist ein Grenzbereich 211 aufgrund einer p+ -Schicht, die in der n-Diffusionsschicht ausgebildet ist, ausgebildet. Andererseits ist in der neuen Struktur der Grenzbereich 212 aufgrund der p+ -Schicht, die in der relativ p--Schicht ausgebildet ist, gebildet. Folglich ist zu beachten, dass die Grenze kein pn-Übergang ist, sondern ein Hoch-Niedrig-Übergang ist, der ein Übergang zwischen einer Hochkonzentrations- p-Schicht und einer Niedrigkonzentrations- p-Schicht ist.
  • Folglich erfolgt kein Aufbau eines Potentials, und eine elektrische Feldverteilung ist daher kontinuierlich, so dass keine Konzentration des elektrischen Felds auftritt. Die wird nachfolgend beschrieben.
  • 13A und 13B zeigen entsprechend elektrische Feldverteilungen in der neuen Struktur (10B) und der konventionellen Struktur (10A). Entsprechende Konzentrationen repräsentieren entsprechende elektrische Feldintensitäten.
  • Mit Verweis auf 13A und 13B erkennt man, dass eine Konzentration des elektrischen Feldes im Grenzbereich 214 in der neuen Struktur (10B) im Vergleich zu dem Grenzbereich 213 unterdrückt wird, in welchem das elektrische Feld in der konventionellen Struktur (10A) konzentriert wird, sodass die Durchbruchsspannung durch die Gesamtheit des Bodenbereichs der p-Schicht beibehalten wird, und dass der elektrische Durchschlag an einem Endbereich unterdrückt werden kann.
  • Die maximale Durchbruchspannung betrug 3600 V in der konventionellen Struktur, die auf der Driftschicht hergestellt war, für ein Element mit einer Durchbruchspannung von 3300 V, wohingegen die maximale Durchbruchspannung 4050 V in der neuen Struktur betrug.
  • (Ausführungsform 2-3)
  • Wenn eine n-Diffusionsschicht für ein elektrisches Feld 210 zwischen der Driftschicht 203 und der p- -Epitaxieschicht (nicht gezeigt) vorgesehen ist, wie in der Modifizierung (9C) der Ausführungsform 2-1 gezeigt ist, dann kann die Konzentration des elektrischen Feldes weiter verringert werden und die Durchbruchspannung des Elements kann verbessert werden.
  • Mit Verweis auf 11B wird im Folgenden eine Ausführungsform 2-3 beschrieben, in der die Ausführungsform 2-2 in Verbindung mit der Modifizierung der Ausführungsform 2-1 angewendet wird. Die nachfolgende Beschreibung betrifft hauptsächlich einen Unterschied zwischen diesen beiden Strukturen.
  • Wie bei der Ausführungsform 2-2 wird unter Verwendung von Silan und Propan als ein Ausgangsmaterial, von Stickstoff als Dotierstoffgas und von Wasserstoff als Trägergas eine CVD-Anlage eingesetzt, um eine Epitaxieschicht auf einem Siliziumkarbid-Substrat so auszubilden, dass sie eine Donatorkonzentration von 3 × 1015 cm-3 und eine Dicke von 30 µm hat. Die Epitaxieschicht ist eine Driftschicht für ein Element mit einer Durchbruchspannung von 3300 V.
  • Nach einem lonenimplantationsschritt zur Herstellung des Transistorbereichs wird eine Epitaxieschicht mit einer Donatorkonzentration von 5 × 1016 cm-3 und einer Dicke von 0,5 µm unter Anwendung der gleichen CVD-Anlage nach Bedarf hergestellt, wodurch eine n-Diffusionsschicht für ein elektrisches Feld 210 erzeugt wird.
  • Anschließend wird unter Anwendung von Silan und Propan als ein Ausgangsmaterial, von Trimethylaluminium in Gasform als Dotierstoffgas und von Wasserstoff für Trägergas eine CVD-Anlage eingesetzt, um darauf eine p- -Epitaxieschicht (nicht gezeigt) mit einer Akzeptorkonzentration von 1 × 1017 cm-3 und einer Dicke von 1,6 µm zu erzeugen.
  • Ferner werden unter Anwendung einer Lackmaske (nicht gezeigt) die Gebiete der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 (einschließlich der zweiten Relaxationsschichten für ein elektrisches Feld 205a, 205b, 205c, 205d) durch Ionenimplantation von 4 × 1017 cm-3 mit Aluminium hergestellt. Ferner werden 4 × 1017 cm-3 Aluminium zusätzlich nur in das Gebiet der ersten Relaxationsschicht für ein elektrisches Feld 204 (einschließlich der ersten Relaxationsschichten für ein elektrisches Feld 204a, 204b, 204c, 204d) unter Anwendung einer lonenimplantationsmaske (nicht gezeigt) implantiert. Auf diese Weise wird ein Dichteunterschied erzeugt. Die Ionenimplantationen werden so ausgeführt, dass sie mit einem Bereich der Hochkonzentrationsschicht 201 überlappen, wodurch die Ausbildung eines Niederkonzentrationsgebiets zwischen den jeweiligen Gebieten vermieden wird. Die Breiten der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht Für ein elektrisches Feld 205 betragen jeweils 40 µm und die Tiefen der ersten Relaxationsschicht für ein elektrisches Feld 204 und der zweiten Relaxationsschicht für ein elektrisches Feld 205 betragen jeweils 0,7 µm.
  • Schließlich wird Phosphor in den äußersten Umfangsendbereich mit einer Donatorkonzentration von 5 × 1019 cm-3 implantiert, um die Kanalstoppschicht 206 zu erzeugen, und es wird ein Aktivierungsausheizen bei 1700° C für 20 Minuten ausgeführt, wodurch die neue Struktur, die in 11B gezeigt ist, fertiggestellt ist. Die maximale Durchbruchspannung betrug 3600 V in der konventionellen Struktur der 11A (die gleiche wie in 10A), wohingegen die maximale Durchbruchspannung in der neuen Struktur 4150 V betrug. Die mehreren eingebetteten Gebiete 205a bis 205d sind jeweils im Inneren der ersten Diffusionsschicht für ein elektrisches Feld 207 angeordnet. Die mehreren eingebetteten Gebiete 205a bis 205d können jeweils von der n-Diffusionsschicht für ein elektrisches Feld 210 getrennt sein.
  • (Ausführungsform 2-4)
  • Die zuvor beschriebene spezielle Wirkung der vorliegenden Offenbarung, das heißt, das Fehlen einer Konzentration des elektrischen Feldes an dem Endbereich der Außenumfangsabschlussstruktur, kann auf einen normalen Transistor des planaren Typs oder des vertikalen Typs oder auf eine Diode übertragen werden und ist insbesondere für einen Transistor geeignet, der mit einer Grabenstruktur versehen ist. Dies liegt daran, dass die p-Schicht oder die n-Schicht und die p-Schicht, die auf der Driftschicht ausgebildet sind, die notwendig sind, damit der Transistor die Grabenstruktur hat, ohne Modifizierung verwendet werden können, ohne dass neue weitere Schritte erforderlich sind.
  • 1A und 2K zeigen jeweils eine Querschnittsansicht des SiC-Halbleiterbauelements des vertikalen Typs der vorliegenden Offenbarung.
  • Bei dem SiC-Halbleiterbauelement des vertikalen Typs der 1A und der 2K ist die Niederkonzentrations- n- -Grabenstromdiffusionsschicht 105, die aus der epitaktischen Dünnschicht gebildet ist, ferner auf der n-Driftschicht 102 ausgebildet. Als nächstes wird das Körpergebiet 107, das aus der p- -Epitaxie-Dünnschicht aufgebaut ist, gebildet.
  • Wenn daher die Driftschicht 102 der 1A als die Driftschicht 203 der vorliegenden Offenbarung aufgebaut ist, ist die Grabenstromdiffusionsschicht 105 der 1A als eine n-Diffusionsschicht für ein elektrisches Feld 210 der vorliegenden Offenbarung aufgebaut, und das Körpergebiet 107 der 1A ist als die p- -Epitaxieschicht (nicht gezeigt) der vorliegenden Erfindung aufgebaut, und die Ausführungsform 2-3 (11B) wird ohne zwei weitere Schritte eingerichtet, das heißt, die Herstellung der n-Diffusionsschicht für ein elektrisches Feld 210 der vorliegenden Offenbarung und die Herstellung der p- -Epitaxieschicht der vorliegenden Offenbarung.
  • Im Falle eines Transistors, der mit einer Grabenstruktur ohne Grabenstromdiffusionsschicht 105 versehen ist, wird ferner die in der Ausführungsform 2-1 (9B) gezeigte Struktur oder Ausführungsform 2-2 (10B) der vorliegenden Offenbarung hergestellt, in der das Körpergebiet 107 der 1A als die p- -Epitaxieschicht der vorliegenden Offenbarung aufgebaut ist und in der keine n-Diffusionsschicht für ein elektrisches Feld 210 vorgesehen ist.
  • Das Halbleiterbauelement kann ein SiC-Halbleiterbauelement sein, das mit einem Graben versehen ist. Die Dünnschicht der ersten Leitfähigkeitsart, die die Driftschicht bildet, kann eine Dünnschicht mit erster Leitfähigkeitsart sein, die die Driftschicht des SiC-Halbleiterbauelements bildet. Anders ausgedrückt, die Dünnschicht erster Leitfähigkeitsart weist das Driftgebiet des Siliziumkarbid-Halbleiterbauelements auf. Die Dünnschicht zweiter Leitfähigkeitsart kann eine Dünnschicht zweiter Leitfähigkeitsart sein, die das Körpergebiet des SiC-Halbleiterbauelements bildet. Die Dünnschicht zweiter Leitfähigkeitsart kann das Körpergebiet des Siliziumkarbid-Halbleiterbauelements enthalten. Der Hochkonzentrationsdünnschicht, die die Diffusionsschicht für ein elektrisches Feld der ersten Leitfähigkeitsart bildet, kann eine Niedrigkonzentrationsdünnschicht der ersten Leitfähigkeitsart sein, die die Grabenstromdiffusionsschicht des SiC-Halbleiterelements bildet. Anders ausgedrückt, die Diffusionsschicht für ein elektrisches Feld der ersten Leitfähigkeitsart (zweite Diffusionsschicht für ein elektrisches Feld) kann eine Grabenstromdiffusionsschicht des Siliziumkarbid-Halbleiterelements bilden.
  • Die vorliegende Offenbarung richtet sich an eine Struktur, in der keine Konzentration des elektrischen Feldes an dem Endbereich der Außenumfangsabschlussstruktur des Halbleiterbauelements auftritt, die auf einen normalen Transistor des planaren Typs oder des vertikalen Typs oder eine Diode angewendet werden kann, die besonders für einen Transistor geeignet ist, der mit einer Grabenstruktur versehen ist, und die verwendet werden kann, um den Fertigungsvorgang abzukürzen.
  • <Dritte Ausführungsform>
  • Eine Besonderheit des Verfahrens zur Herstellung des Halbleiterbauelements gemäß der vorliegenden Offenbarung liegt darin, dass: ein Grabenbereich ausgebildet und bearbeitet wird, während ein Teilgraben bzw. eine Grabenerweiterung in einer Halbleiterscheibe, die aus SiC aufgebaut ist, vermieden wird; und Wasserstoffausheizen in einem Zustand eines quasi-thermischen Gleichgewichts ausgeführt wird, um einen geschädigten Bereich in einer Seitenwand des Grabenbereichs zu entfernen.
  • Durch das Ausführen des Wasserstoffausheizens an dem Grabenbereich in dem Zustand des quasi-thermischen Gleichgewichts bei Vorhandensein einer festen SiC-Quelle, können die Seitenwand und der Bodenbereich des Grabens der Halbleiterscheibe, die aus SiC aufgebaut ist, geglättet werden, und es kann eine Rauigkeit vermieden werden, und gleichzeitig kann ein Grabenschulterbereich abgerundet werden.
  • Durch Glättung der Seitenwand und des Bodenbereichs des Grabens auf diese Weise wird die TDDB-Eigenschaft (zeitabhängiger dielektrischer Durchbruch) in dem Element nicht beeinträchtigt, so dass die Zuverlässigkeit verbessert wird.
  • Des Weiteren führt die abgerundete Grabenschulter zu einer verbesserten Abdeckung der Gate-Oxidschicht oder der Gate-Elektrode, wodurch die Konzentration des elektrischen Feldes reduziert und der Leckstrom verkleinert werden.
  • (Ausführungsform 3-1)
  • 1A zeigt ein anschauliches Siliziumkarbid-Halbleiterbauelement des vertikalen Typs, das mit einem Graben versehen ist.
  • In einem Siliziumkarbid-Halbleiterbauelement des vertikalen Typs 100, das mit dem Graben versehen ist, ist die Breite des Grabens gleich oder größer als 0,2 µm und gleich oder kleiner als 0,6 µm. Der Krümmungsradius einer oberen Ecke des Grabens ist gleich oder größer als 0,1 µm. Die Breite des Grabens ist gleich oder größer als 0,5 µm. Der Krümmungsradius der oberen Ecke des Grabens kann gleich oder größer als 0,1 µm sein. Die Breite des Grabens kann gleich oder größer als 0,2 µm und gleich oder kleiner als 0,6 µm sein. Vorzugsweise gibt es keine Schädigung in der Wandoberfläche des Grabens.
  • 2A bis 2K zeigen jeweils ein Verfahren (Schritt) zur Herstellung des Siliziumkarbid-Halbleiterbauelement des vertikalen Typs, das mit dem Graben versehen ist (siehe Ausführungsform 1-1).
  • 15 zeigt eine schematische Ansicht einer Anlage zur Wärmebehandlung 311 gemäß der vorliegenden Offenbarung. Im Folgenden wird eine Ausheizbehandlung beschrieben, die von dieser Anlage zur Wärmebehandlung ausgeführt wird.
  • Im Schritt (2I) zur Ausbildung eines Grabens in der SiC-Scheibe, die das Siliziumkarbid-Halbleiterbauelement des vertikalen Typs enthält, wird die SiC-Scheibe, die so bearbeitet ist, dass sie den Graben aufweist, in der Anlage zur Wärmebehandlung 311 der 15 gemäß der vorliegenden Offenbarung angeordnet und wird der Ausheizbehandlung gemäß der vorliegenden Offenbarung unterzogen.
  • Für das Ausheizen wird eine SiC-Feststoffquelle verwendet und eine geschädigte Schicht einer Oberfläche der Probe wird entfernt, um die Oberfläche zu modifizieren. Eine Feststoffquelle mit kubischem Kristall wird gegenüber einer Feststoffquelle mit hexagonalem Kristall bevorzugt, da eine größere Menge an Si aus der Oberfläche der Feststoffquelle mit kubischem Kristall bereitgestellt werden kann.
  • Zunächst wird die Anlage zur Wärmebehandlung 311 der 15 vorbereitet (20: S10). Die Anlage zur Wärmebehandlung 311 hat eine Kammer, in die Gas eingeführt und aus der Gas ausgeleitet werden kann. In der Kammer sind eine Montageauflage für eine SiC-Scheibe 306 und eine Kohlenstoffkomponente 305 angeordnet. die Kohlenstoffkomponente 305 ist mit einer Komponente beschichtet, auf die SiC aufgetragen ist. Die Montageauflage für die SiC-Scheibe 306 ist aus einer Kohlenstoffkomponente aufgebaut, die mit einem Element beschichtet ist, auf das SiC aufgebracht ist. Die Komponente 305 ist mit dem Element beschichtet, auf das SiC aufgebracht ist, mit einer Fläche, die größer als die Oberfläche der SiC-Scheibe 304 ist, so dass obere und untere Bereiche der Montageauflage 306 abgedeckt sind, auf der die SiC-Scheibe 304 angeordnet wird. Die Komponente 305 ist so ausgebildet, dass sie es ermöglicht, dass Wasserstoffgas dazwischen hinein und heraus strömt. Es sollte beachtet werden, dass das Element, auf das SiC aufgebracht ist, ein Element mit darauf abgeschiedenem SiC ist.
  • Die SiC-Scheibe 304, die mit dem Graben versehen ist und das Siliziumkarbid-Halbleiterbauelement des Grabentyps beinhaltet, wird auf die Montageauflage für die SiC-Scheibe 306 aufgelegt (20: S 20). Anschließend wird die Kammer evakuiert. Nach der Evakuierung wird das Wasserstoffgas in die Anlage zur Wärmebehandlung 311 eingeführt, und der Druck der Kammer wird auf 12 kPa festgelegt, wobei das Wasserstoffgas strömen kann und eine Pumpe und ein Winkelventil eingestellt werden.
  • Wenn die Temperatur der Kammer so erhöht wird, dass 1500° C erreicht sind, dann wird die Temperatur 18 Minuten lang gehalten (Bedingungen der Ausheizbehandlung: 1500° C; 18 Minuten, 12 kPa). Durch Ausführung der Wasserstoffwärmebehandlung an der SiC-Scheibe 304 in dem Zustand des quasi-thermischen Gleichgewichts werden die Seitenwand und der Boden des Grabenbereichs geglättet und die Schulter des Grabens kann abgerundet werden.
  • Anders ausgedrückt, das Element, auf das Siliziumkarbid aufgebracht ist, wird geätzt, indem das mit Siliziumkarbid versehene Element induktiv wärmebehandelt wird in dem Zustand des quasi-thermischen Gleichgewichts, wobei die Kammer mit dem Wasserstoffgas gefüllt ist und wobei die Kammer unter Vakuum steht, und der Graben des Siliziumkarbid-Halbleiterbauelements des vertikalen Typs wird unter Anwendung von Silizium ausgeheizt, das aus dem Element, auf das Siliziumkarbid aufgebracht ist, bereitgestellt wird (20: S30). Die Ausheizbehandlung wird bei einer Temperatur ausgeführt, die beispielsweise gleich oder höher als 1400° C und gleich oder niedriger als 1600° C ist.
  • Anschließend wird die Temperatur verringert, das Wasserstoffgas wird ausgespült und anschließend wird die Scheibe entnommen.
  • Die Siliziumkarbid-Halbleiterbauelementgrabenstruktur, auf die die vorliegende Offenbarung angewendet wird, kann für das Siliziumkarbid-Halbleiterbauelement verwendet werden, das in der ersten Ausführungsform der Erfindung der japanischen Patentanmeldung mit der Nr. 2014-134898 beschrieben ist, die von dem vorliegenden Anmelder eingereicht wurde und beispielsweise in 1 der japanischen Patentanmeldung mit der Nr. 2014-134898 gezeigt ist.
  • Ferner kann das Verfahren zur Herstellung der Siliziumkarbid-Halbleiterbauelementgrabenstruktur, auf die die vorliegende Offenbarung angewendet wird, als ein Teil oder Gesamtheit des Grabenherstellungsschrittes angewendet, das heißt, dass der Schritt S90 beispielsweise auf die erste Ausführungsform der japanischen Patentanmeldung mit der Nr. 2014-134898 angewendet werden kann.
  • (Ausführungsform 3-2)
  • 15 zeigt ein spezielles Beispiel einer Anlage zur Wärmebehandlung 311 der vorliegenden Offenbarung.
  • Die Anlage zur Wärmebehandlung 311 der vorliegenden Offenbarung umfasst: einen Behälter (Kammer) mit einem Raum zur Wärmebehandlung; einen Hochfrequenzschwingungsgenerator 321; eine Spule 322, die ausgebildet ist, eine Hochfrequenzschwingung, die von dem Hochfrequenzschwingungsgenerator erzeugt wird, auszusenden; ein erwärmtes Element oder eine erwärmte Komponente (Kohlenstoffkomponente, auf die Siliziumkarbid (SiC) aufgebracht ist), die durch die Hochfrequenzschwingung induktiv erwärmt wird; eine Gaszufuhr (nicht gezeigt), die ausgebildet ist, Gas für die Wärmebehandlung zuzuführen; und eine Pumpe und einen Winkelventil (nicht gezeigt), die jeweils zur Steuerung eines Drucks in dem Behälter ausgebildet sind.
  • Bei der Anlage zur Wärmebehandlung 311 wird das Gas (Wasserstoff) aus der Gaszufuhr zugeführt, die erwärmte Komponente wird induktiv durch die Hochfrequenzschwingung induktiv erwärmt, die Komponente mit aufgebrachten Siliziumkarbid 305 wird geätzt, um Silizium aus der Komponente mit aufgebrachten Siliziumkarbid 305 bereitzustellen, und die Grabenseitenwand 303 (siehe 14C) der SiC-Scheibe 304 wird ausgeheizt.
  • Das heißt, die Anlage zur Wärmebehandlung für den Graben der Siliziumkarbid-Halbleiterbauelements des vertikalen Typs umfasst die Kammer, in der das Wasserstoffgas eingeführt werden kann und aus der Wasserstoffgas ausgeleitet werden kann, wobei die Kammer evakuiert werden kann. In der Kammer ist die Scheibenmontageauflage angeordnet, die aus der Komponente mit aufgebrachtem Siliziumkarbid aufgebaut ist. Die Komponente mit aufgebrachtem Siliziumkarbid ist so angeordnet, dass sie die Scheibenmontageauflage von oben und unten abdeckt. Die Komponente mit aufgebrachtem Siliziumkarbid ist der Scheibenmontageauflage zugewandt. Die Komponente mit aufgebrachtem Siliziumkarbid ist so angeordnet, dass sie die Scheibenmontageauflage umschließt. Der Hochfrequenzschwingungsgenerator und die Spule erwärmen die Komponente mit aufgebrachtem Siliziumkarbid induktiv. Die Anlage zur Wärmebehandlung 311 ist ausgebildet, die Komponente mit aufgebrachtem Siliziumkarbid zu ätzen, indem die Komponente mit aufgebrachtem Siliziumkarbid in dem Zustand des quasi-thermischen Gleichgewichts induktiv erwärmt wird, wobei die Kammer mit dem Wasserstoffgas gefüllt ist und die Kammer unter Vakuum steht, um den Graben unter Anwendung des dadurch zugeführten Siliziums (Si) auszuheizen.
  • 17A zeigt ein SEM-Bild der Grabenseitenwand mit Schäden, die während der Grabenbildung vor dem Ausführen der Ausheizbehandlung erzeugt wurden. 17B zeigt ein SEM-Bild der geglätteten Grabenseitenwand, von der die Schäden nach dem Ausführen der Ausheizbehandlung gemäß der vorliegenden Offenbarung unter Anwendung des festen SiC bei einer Temperatur von 1500° C ausgeheilt worden sind. Bei Betrachtung der Grabenseitenwand erkennt man, dass streifenartige Schäden vor der Ausheizbehandlung entfernt sind. Bei dem Verfahren zur Herstellung des Halbleiterbauelements durch Ausführen der Ausheizbehandlung im Zustand des quasi-thermischen Gleichgewichts und der Wasserstoffatmosphäre können die Seitenwand und der Bodenbereich des Grabens geglättet werden und es kann eine Aufrauung vermieden werden, und der Grabenschulterbereich kann gleichzeitig abgerundet werden.
  • (Ausführungsform 3-3)
  • Im Folgenden wird ein Ätzverfahren in dem Grabenausbildungsschritt (2I) gemäß Ausführungsform 3-1 beschrieben. Vor der Ausführung der Grabenätzung wird zunächst Siliziumoxid (SiO2) auf der Epitaxieschicht als ein Maskenmustermaterial für die Grabenätzung mittels APCVD (chemische Dampfabscheidung bei atmosphärischem Druck) abgeschieden, um ein Beispiel zu nennen. Die Siliziumoxidschicht wird so gesteuert, dass sie beispielsweise eine Dicke von 1 µm hat.
  • Als nächstes wird Photolack auf die Siliziumoxidschicht aufgebracht, und die Struktur wird belichtet und entwickelt, um damit eine Öffnung für den Grabenbereich in dem Photolack bereitzustellen. Die Siliziumoxidschicht wird zur Strukturierung der Grabenöffnung beispielsweise unter Anwendung eines gemischten Gases mit CF4 (Kohlenstofftetrafluorid), CHF3 (Trifluoromethan), C2F6 (Ethanhexafluorid), CCI4 (Kohlenstofftetrachlorid), H2 (Wasserstoff) oder dergleichen geätzt. Nach der Strukturierung der Siliziumoxidschicht wird der Photolack unter Anwendung von beispielsweise einer Sauerstoffveraschungsanlage entfernt. Auf diese Weise wird die Strukturierungsmaske auf der Siliziumkarbidscheibe bereitgestellt.
  • Unter Verwendung des Siliziumoxids als Strukturierungsmaske wird das Siliziumkarbidsubstrat geätzt, um den Graben bereitzustellen, wobei eine Trockenätzanlage verwendet wird.
  • In der Trockenätzanlage wird eine ICP-RIE (reaktive Ionenätzung mit induktiv gekoppeltem Plasma) angewendet. Das ICP kann zur Erzeugung eines hochdichten Plasmas verwendet werden. Die über der Scheibe angeordnete Spule wird so gesteuert, dass ein induktiv gekoppeltes Plasma erzeugt wird. Die Vorspannungsleistung wird einer Halterung zugeführt, auf der die Siliziumkarbidscheibe elektrostatisch gehalten wird. Die Vorspannungsleistung wird zugeführt, so dass ein Potentialunterschied zwischen der Siliziumkarbidscheibe und der oberen Spule so hervorgerufen wird, dass das Siliziumkarbidsubstrat durch das Plasma geätzt wird.
  • In der Grabenätzanlage wird Siliziumkarbid durch die Öffnung der Siliziumoxid-Strukturierungsmaske hindurch unter Anwendung eines Gases auf Chlorbasis oder eines Gases auf Fluorbasis oder eines Mischgases mit O2 (Sauerstoff) oder dergleichen geätzt, um dadurch den Graben bereitzustellen. Zu anschaulichen Beispielen des Gases auf Chlorbasis oder des Gases auf Fluorbasis gehören SF6 (Schwefelhexafluorid), SiCl4 (Siliziumtetrachlorid), (SiHCl3 (Trichlorsilan), SiH2Cl2 (Dichlorsilan) und SiH3Cl (Monochlorsilan)).
  • In der Ausführungsform wurde Gas auf Fluorbasis verwendet, und es wurde beobachtet, dass ein Dünnschicht zur Vermeidung der Grabenunterätzung 302 in dem zuvor beschriebenen Gas erzeugt wurde, wodurch ein Grabenausweitung bzw. eine Grabenunterätzung an dem Boden des Grabens unterdrückt wurde. Nach der Herstellung des Gate-Grabens wird die Siliziumoxid-Strukturierungsmaske unter Anwendung von Säure, etwa Flusssäure, entfernt.
  • Anders ausgedrückt, vor dem Anordnen der Siliziumkarbidscheibe auf der Scheibenmontageauflage wird die Strukturierungsmaske, die aus der Siliziumoxiddünnschicht gebildet und mit der Öffnung versehen ist, auf der Siliziumkarbidscheibe vorgesehen (21: S1). Als nächstes wird die Siliziumkarbidscheibe durch die Öffnung mit dem vorbestimmten Gas in dem Zustand des quasi-thermischen Gleichgewichts trocken geätzt, wodurch der Graben gebildet wird (21 S2). Nach der Ausbildung des Grabens wird die Dünnschicht zur Unterdrückung der Grabenunterätzung so gebildet, dass sie die Seitenwand der Öffnung der Siliziumoxiddünnschicht und einen flachen Bereich der Siliziumoxiddünnschicht abdeckt. Aufgrund der Dünnschicht zur Unterdrückung der Grabenunterätzung bzw. Grabenausweitung wird verhindert bzw. die Auswirkung reduziert, dass ein Teilgraben bzw. eine Grabenausweitung in dem Boden des Grabens gebildet wird.
  • 14A zeigt ein Photo eines Querschnitts des Grabens mittels eines Rasterelektronenmikroskops nach der Grabenätzung gemäß der vorliegenden Offenbarung und vor der Entfernung der Maske.
  • Gemäß 14B, in der die anfängliche Maske 313 der 14A überlagert ist, erkennt man, dass die Dünnschicht zur Unterdrückung der Grabenausweitung 302 so ausgebildet ist, dass die Seitenwand und der flache Bereich der Öffnung mit der Siliziumoxid (SiO2-) Dünnschicht abgedeckt sind.
  • 14C zeigt eine konzeptionelle Ansicht, die schematisch die Herstellung der Dünnschicht zur Unterdrückung der Grabenausweitung während des Grabenätzens gemäß der vorliegenden Offenbarung zeigt.
  • Tabelle 1 zeigt Reaktionsformeln für die Komponente mit aufgebrachtem Siliziumkarbid 305 und die Siliziumkarbid- (SiC-) Scheibenmontageauflage 306 bei der Wasserstoffgasatmosphäre bei der Ausheizbehandlung nach dem Grabenätzprozess. [Tabelle 1]
    Reaktionsformeln
    2 SiC + H2 → 2 Si + C2H2
    C2H2 → 2 C + H2
    SiC + C → SiC2
  • SiC reagiert mit Wasserstoff, so dass Si und eine Kohlenwasserstoffverbindung, etwa C2H2 gebildet werden, mit dem Ergebnis, dass Si die SiC-Oberfläche verlässt. Beim Stand der Technik kann beispielsweise Si durch Reaktion mit zugeführtem SiH4 (Silangas) oder dergleichen erzeugt werden. Jedoch wird in der vorliegenden Ausführungsform Si durch die Reaktion mit der festen SiC-Quelle erzeugt, und die Grabenoberfläche wird in dem Zustand des quasi-thermischen Gleichgewichts behandelt.
  • In der vorliegenden Ausführungsform wurde der Prozess mit einer Breite der Grabenmaske von 0,6 µm ausgeführt. In diesem Falle wurde bestätigt, dass der Transistor funktionsfähig war.
  • 18 zeigt ein Photo eines Querschnitts davon mittels eines Rasterelektronenmikroskops nach dem Grabenprozess. Der Grabenprozess wurde mit einer Breite der Grabenmaske von 0,6 µm ausgeführt, und die Grabenbreite nach dem Entfernen der Maske betrug 0,7 µm.
  • 19A bis 19D zeigen jeweils ein Photo eines Querschnitts mittels eines Rasterelektronenmikroskops im Falle des Ausführens der Ausheizbehandlung jeweils mit den folgenden Bedingungen der Tabelle 2 nach dem Grabenprozess. [Tabelle 2]
    Entsprechende Figur Behandlungstemperatur Behandlungszeitdauer Druck bei der Behandlung Krümmungsradius der oberen Ecke des Grabens
    Probe 1 19A 1350° C 18 Minuten 12 kPa 0,07 µm
    Probe 2 19B 1400° C 18 Minuten 12 kPa 0,09 µm
    Probe 3 19C 1500° C 18 Minuten 12 kPa 0,15 µm
    Probe 4 19D 1605° C 18 Minuten 12 kPa 0,36 µm
  • Der Prozess wurde mit einer Breite der Grabenmaske von 1 µm ausgeführt. Im Falle der Probe 3 (19C) betrug der Krümmungsradius der oberen Ecke des Grabens nach der Grabenausheizbehandlung 0,15 µm. Im Falle der Probe 3 und der Probe 4 der Tabelle 2 ist erkennbar, dass die obere Grabenecke deutlich abgerundet war. Im Falle der Probe 4, in der die Behandlung bei 1605° C ausgeführt wurde, wurde der Krümmungsradius der oberen Ecke des Grabens groß, mit dem Ergebnis, dass der Sourcebereich, der das Gebiet der oberen Ecke des Grabens war, unerwünschterweise ebenfalls entfernt wurde. Ferner waren im Falle der Probe 1, in der die Behandlung bei 1350° C ausgeführt wurde, die Seitenwand und der Bodenteil des Grabens nicht geglättet, was unerwünscht ist. Daher wird die Behandlung vorzugsweise bei 1400° C oder höher und 1600° C oder weniger, vorzugsweise bei 1500° C, ausgeführt.
  • Es gibt ein konventionelles Beispiel, in welchem die Breite der Öffnung des Grabens ungefähr 1 µm beträgt (Fuji Electric Journal, Bd. 81, Nr. 6 (2008), S. 454 (74)). In dem Stand der Technik wird es als schwierig erachtet, wenn die Grabenbreite kleiner wird, eine ausreichende Menge des Gases in dem schmalen Graben aufgrund der geringen Grabenbreite einzubringen, selbst wenn SiH4 (Silangas) oder dergleichen beispielsweise zugeführt wird.
  • Wenn andererseits ein festes Siliziumkarbid-Ausgangsmaterial bzw. Quellenmaterial verwendet wird, wie in der vorliegenden Ausführungsform, kann, selbst wenn die Grabenbreite gering ist, die Seitenwand des Grabens geglättet werden, da das Werkstück ebenfalls ein Siliziumkarbidmaterial ist, das heißt, da es thermodynamisch in dem Zustand des quasi-thermischen Gleichgewichts ist. Wenn beispielsweise der Graben eine Grabenbreite von 0,2 µm hat, kann die Seitenwand des Grabens als glatt betrachtet werden.
  • <Aussagen für die erste Ausführungsform>
  • (Aussage 1)
  • Ein Siliziumkarbid-MOSFET des Grabentyps, mit:
    • einem Substrat (1), das aus Siliziumkarbid aufgebaut ist und eine erste Leitfähigkeitsart hat;
    • einer Driftschicht (2), die auf dem Substrat ausgebildet ist, wobei die Driftschicht (2) aus Siliziumkarbid mit einer niedrigen Dotierkonzentration bzw. Dotierstoffkonzentration und mit der ersten Leitfähigkeitsart aufgebaut ist;
    • einem ersten Basisgebiet (3), das auf der Driftschicht (2) ausgebildet ist, wobei das erste Basisgebiet (3) in Bereiche unterteilt ist, die an beiden Enden und im Zentrum liegen, wobei das erste Basisgebiet (3) aus Siliziumkarbid mit einer zweiten Leitfähigkeitsart und mit einer hohen Dotierkonzentration bzw. Dotierstoffkonzentration aufgebaut ist;
    • einer Stromdiffusionsschicht (4), die zwischen den unterteilten Bereichen der ersten Basisgebiete (3) angeordnet ist;
    • einer Grabenstromdiffusionsschicht (5), die auf dem ersten Basisgebiet (3) und der Stromdiffusionsschicht (4) ausgebildet ist, wobei die Grabenstromdiffusionsschicht (5) aus Siliziumkarbid mit der ersten Leitfähigkeitsart und mit einer hohen Dotierkonzentration aufgebaut ist;
    • einem zweiten Basisgebiet (6), das benachbart zu beiden Enden der Grabenstromdiffusionsschicht (5) ausgebildet ist, wobei das zweite Basisgebiet (6) aus Siliziumkarbid mit der zweiten Leitfähigkeitsart und mit hoher Dotierkonzentration aufgebaut ist;
    • einem Körpergebiet bzw. Body-Gebiet (7), das auf der Grabenstromdiffusionsschicht (5) und dem zweiten Basisgebiet (6) ausgebildet ist, wobei die Körpergebiet (7) aus Siliziumkarbid mit der zweiten Leitfähigkeitsart aufgebaut ist;
    • einem Sourcegebiet (8), das auf dem Körpergebiet (7) ausgebildet ist, wobei das Sourcegebiet (8) aus Siliziumkarbid mit der ersten Leitfähigkeitsart und mit hoher Dotierkonzentration aufgebaut ist;
    • einem Kontaktgebiet (9), das benachbart zu beiden Enden des Körpergebiets (7) ausgebildet ist, wobei das Kontaktgebiet (9) eine gleiche Höhe wie das Sourcegebiet (8) hat, und das Kontaktgebiet (9) aus Siliziumkarbid mit der zweiten Leitfähigkeitsart und mit hoher Dotierkonzentration aufgebaut ist;
    • einem Graben (10), der so ausgebildet ist, dass er sich im Wesentlichen senkrecht von einer Oberfläche des Sourcegebiets (8) zu der Grabenstromdiffusionsschicht (5) durch das Sourcegebiet (8) und das Körpergebiet (7) erstreckt;
    • einer Gateisolations-Oxidschicht (11), die so ausgebildet ist, dass sie eine Innenwandfläche des Grabens (10) und einen Bereich des Sourcegebiets (8) abdeckt;
    • einer Gate-Elektrode (12), die in der Gateisolations-Oxidschicht (11) innerhalb des Grabens (10) ausgebildet ist;
    • einer Source-Elektrode (13), die einen Bereich des Sourcegebiets (8) und des Kontaktgebiets (9) abdeckt, wobei die Source-Elektrode (3) elektrisch mit dem Körpergebiet (7) verbunden ist; und
    • einer Drain-Elektrode (14), die auf einer Rückseitenoberfläche des Substrats (1) ausgebildet ist,
    • wobei der Graben (10) eine Bodenfläche hat, die von dem zentralen Bereich (3a) des unterteilten ersten Basisgebiets (3) in der senkrechten Richtung beabstandet ist und diesen überlappt, wobei eine Breite des zentralen Bereichs (3a) in der horizontalen Richtung größer ist als eine Breite des Bodens des Grabens (10).
  • (Aussage 2)
  • Der Siliziumkarbid-MOSFET des Grabentyps nach Aussage 1, wobei die Bodenfläche des Grabens (10) von dem zentralen Bereich (3a) des unterteilten ersten Basisgebiets (3) um 0,05 µm) bis 0,5 µm in der senkrechten Richtung getrennt bzw. beabstandet ist.
  • (Aussage 3)
  • Der Siliziumkarbid-MOSFET des Grabentyps nach Aussage 2, wobei die Breite des zentralen Bereichs (3a) in der horizontalen Richtung um 0,1 µm bis 0,5 µm größer ist als die Breite der Bodenfläche des Grabens (10).
  • (Aussage 4)
  • Der Siliziumkarbid-MOSFET des Grabentyps nach Aussage 3, wobei die Dotierkonzentration der Stromdiffusionsschicht (4) 1,0 × 1016 cm-3 bis 4,0 × 1017 cm-3 beträgt, und wobei die jeweiligen Breiten des zentralen Bereichs (3a) des ersten Basisgebiets (3), der Bereiche des ersten Basisgebiets (3) benachbart zu den beiden Enden und der Stromdiffusionsschicht (4) in der horizontalen Richtung von 0,7 µm bis 15 µm betragen.
  • (Aussage 5)
  • Der Siliziumkarbid-MOSFET des Grabentyps nach Aussage 4, wobei
    • eine Dicke des Körpergebiets (7) in der senkrechten Richtung 0,5 µm bis 1,5 µm beträgt und die Konzentration des Körpergebiets (7) 1,0 × 1016 cm-3 bis 3,0 × 1017 cm-3 beträgt,
    • eine Dicke des Sourcegebiets in der senkrechten Richtung 0,1 µm bis 0,4 µm beträgt und die Konzentration des Sourcegebiets 2,0 × 1018 cm-3 bis 1,0 × 1020 cm-3 beträgt, und
    • eine Dicke der Grabenstromdiffusionsschicht (5) in der senkrechten Richtung 0,3 µm bis 10 µm beträgt und die Konzentration der Grabenstromdiffusionsschicht (5) 5,0 × 1016 cm-3 bis 1,0 × 1016 cm-3 beträgt.
  • (Aussage 6)
  • Der Siliziumkarbid-MOSFET des Grabentyps nach einer der Aussagen 2 bis 5, wobei ein Trennungsabstand (22) zwischen dem zentralen Bereich des Basisgebiets (3a) und jeweils dem linken Endbereich des ersten Basisgebiets (3b) und dem rechten Endbereich (3c) mit der dazwischen liegenden Stromdiffusionsschicht (4) größer ist als ein Trennungsabstand (23) zwischen dem zentralen Bereich des ersten Basisgebiets (3a) und dem Endbereich des zweiten Basisgebiets (6) mit der dazwischen liegenden Stromdiffusionsschicht (4) in der horizontalen Richtung, und wobei ein Unterschied zwischen dem Trennungsabstand (22) und dem Trennungsabstand (23) gleich oder größer als 0,2 µm und gleich oder kleiner als die Dicke des ersten Basisgebiets und gleich oder kleiner als 0,6 µm ist.
  • (Aussage 7)
  • Der Siliziumkarbid-MOSFET des Grabentyps nach Aussage 6, wobei der zentrale Bereich des ersten Basisgebiets (3a) zyklisch bzw. regelmäßig jeweils mit dem linken Endbereich (3b) des ersten Basisgebiets (3b) und dem rechten Endbereich (3c) in der Richtung der langen Seite durch die Verbindungsbereiche des ersten Basisgebiets (3d) verbunden ist.
  • (Aussage 8)
  • Der Siliziumkarbid-MOSFET des Grabentyps nach Aussage 7, wobei ein Verbindungsabstand zwischen den Verbindungsbereichen des ersten Basisgebiets (3d) zueinander in der Richtung der langen Seite gleich oder größer als 10 µm und gleich oder kleiner als 200 µm ist.
  • <Aussagen für die zweite Ausführungsform>
  • (Aussage 1)
  • Eine Außenumfangsabschlussstruktur eines Halbleiterbauelements mit einer Oberfläche eines Außenumfangsbereichs, die mit einer Relaxationsschicht für ein elektrisches Feld zur Beibehaltung der Durchbruchspannung versehen ist, wobei die die Außenumfangsabschlussstruktur umfasst:
    • eine Driftschicht (3), die aus einer Dünnschicht erster Leitfähigkeitsart aufgebaut ist;
    • eine Hochkonzentrationsschicht (1), eine erste Relaxationsschicht für ein elektrisches Feld (4), eine zweite Relaxationsschicht für ein elektrisches Feld (5) und eine Diffusionsschicht für ein elektrisches Feld (7), die auf der Driftschicht (3) ausgebildet sind, aus einer Dünnschicht zweiter Leitfähigkeitsart aufgebaut sind, aneinander angrenzen und unterschiedliche Konzentrationen derart haben, dass die Konzentrationen in Richtung zu dem äußeren Umfang des Halbleiterbauelements kleiner werden; und
    • eine Kanalstoppschicht (6), die an einem äußersten Ende der Oberfläche des Außenumfangsbereichs liegt, wobei die Kanalstoppschicht (6) mit der Diffusionsschicht für ein elektrisches Feld (7) verbunden ist, wobei die Kanalstoppschicht (6) eine Konzentration hat, die höher als die Konzentration der Driftschicht (3) ist, und wobei die Kanalstoppschicht (6) die erste Leitfähigkeitsart hat.
  • (Aussage 2)
  • Eine Außenumfangsabschlussstruktur eines Halbleiterbauelements mit einer Oberfläche eines Außenumfangsbereichs, die mit einer Relaxationsschicht für ein elektrisches Feld zur Beibehaltung der Durchbruchspannung versehen ist, wobei die Außenumfangsabschlussstruktur umfasst:
    • eine Driftschicht (3), die aus einer Dünnschicht erster Leitfähigkeitsart aufgebaut ist;
    • eine Hochkonzentrationsschicht (1), eine erste Relaxationsschicht für ein elektrisches Feld (4), eine zweite Relaxationsschicht für ein elektrisches Feld (5), eine dritte Relaxationsschicht für ein elektrisches Feld und eine Diffusionsschicht für ein elektrisches Feld (7), die auf der Driftschicht (3) ausgebildet sind, aus einer Dünnschicht zweiter Leitfähigkeitsart aufgebaut sind, angrenzend zueinander sind und unterschiedliche Konzentrationen derart aufweisen, dass die Konzentrationen in Richtung zu dem äußeren Umfang des Halbleiterbauelements kleiner werden; und
    • eine Kanalstoppschicht (6), die an einem äußersten Ende der Oberfläche des Außenumfangsbereichs liegt, wobei die Kanalstoppschicht (6) mit der Diffusionsschicht für ein elektrisches Feld (7) verbunden ist, wobei die Kanalstoppschicht (6) eine Konzentration hat, die höher als die Konzentration der Driftschicht (3) ist, und wobei die Kanalstoppschicht (6) die erste Leitfähigkeitsart hat.
  • (Aussage 3)
  • Die Außenumfangsabschlussstruktur nach Aussage 1 oder Aussage 2, die ferner aufweist
    • eine Diffusionsschicht für ein elektrisches Feld mit der ersten Leitfähigkeitsart (10) zwischen der Driftschicht (3) und der Dünnschicht der zweiten Leitfähigkeitsart, wobei die Diffusionsschicht für ein elektrisches Feld der ersten Leitfähigkeitsart (10) aus einer Dünnschicht erster Leitfähigkeitsart mit einer höheren Konzentration als die Konzentration der Driftschicht (3) aufgebaut ist.
  • (Aussage 4)
  • Die Außenumfangsabschlussstruktur gemäß einer der Aussagen 1 bis 3, wobei die erste Relaxationsschicht für ein elektrisches Feld (4), die zweite Relaxationsschicht für ein elektrisches Feld (5) und die dritte Relaxationsschicht für ein elektrisches Feld jeweils eine eingebettete Struktur aufweisen, die räumlich moduliert ist, so dass sie in Richtung zu dem äußeren Umfang zumindest in der Relaxationsschicht für ein elektrisches Feld oder der Diffusionsschicht für ein elektrisches Feld (7) in Umfangsrichtung nach außen gerichtet benachbart zu der ersten Relaxationsschicht für ein elektrisches Feld (4), der zweiten Relaxationsschicht für ein elektrisches Feld (5) und der dritten Relaxationsschicht für ein elektrisches Feld sich graduell verjüngt und aufhört zu bestehen.
  • (Aussage 5)
  • Die Außenumfangsabschlussstruktur nach einer der Aussagen 1 bis 3, wobei
    • das Halbleiterbauelement ein SiC-Halbleiterelement ist, das mit einem Graben versehen ist,
    • die Dünnschicht erster Leitfähigkeitsart, die Bestandteil der Driftschicht (3) ist, die Dünnschicht erster Leitfähigkeitsart ist, die Bestandteil der Driftschicht (52) des SiC-Halbleiterelements ist, und
    • die Dünnschicht zweiter Leitfähigkeitsart die Dünnschicht zweiter Leitfähigkeitsart ist, die Bestandteil des Körpergebiets (57) des SiC-Halbleiterelements ist.
  • (Aussage 6)
  • Die Außenumfangsabschlussstruktur nach Aussage 5, wobei
    die Hochkonzentrationsschicht, die Bestandteil der Diffusionsschicht für ein elektrisches Feld erster Leitfähigkeitsart (10) ist, die Niederkonzentrationsdünnschicht erster Leitfähigkeitsart ist, die Bestandteil der Grabenstromdiffusionsschicht (55) des SiC-Halbleiterelements ist.
  • <Aussagen für die dritte Ausführungsform>
  • (Aussage 1)
  • Eine Vorrichtung zur Wärmebehandlung eines Grabens eines Siliziumkarbid-Halbleiterbauelement des Grabentyps, wobei die Vorrichtung zur Wärmebehandlung aufweist:
    • eine Kammer, in die Wasserstoffgas einführbar ist und aus der Wasserstoffgas ausleitbar ist, wobei die Kammer evakuierbar ist, wobei eine Scheibenmontageauflage, die aus einer Komponente mit aufgebrachtem Siliziumkarbid (SiC) aufgebaut ist, in der Kammer angeordnet ist, wobei die Komponente mit aufgebrachtem Siliziumkarbid (SiC) so angeordnet ist, dass sie die Scheibenmontageauflage von oben und unten abdeckt; und
    • einen Hochfrequenzschwingungsgenerator und eine Spule, die jeweils die Komponente mit aufgebrachtem Siliziumkarbid (SiC) induktiv erwärmen,
    • wobei die Komponente mit aufgebrachtem Siliziumkarbid (SiC) durch induktives Erwärmen der Komponente mit aufgebrachtem Siliziumkarbid (SiC) in einem Zustand im quasi-thermischen Gleichgewicht geätzt wird, wobei die Kammer mit dem Wasserstoffgas gefüllt ist und die Kammer unter Unterdruck steht, wobei der Graben unter Anwendung des zugeführten resultierenden Siliziums (Si) ausgeheizt wird.
  • (Aussage 2)
  • Ein Verfahren zur Wärmebehandlung für einen Graben eines Siliziumkarbid-Halbleiterbauelements des Grabentyps,
    wobei eine Kammer, in die Wasserstoffgas einleitbar ist und aus der Wasserstoffgas ausleitbar ist, bereitgestellt wird, wobei die Kammer evakuiert bzw. unter Unterdruck gesetzt werden kann,
    eine Scheibenmontageauflage, die aus einer Komponente mit aufgebrachtem Siliziumkarbid (SiC) aufgebaut ist, in der Kammer angeordnet wird,
    eine Komponente mit aufgebrachtem Siliziumkarbid (SiC) so angeordnet wird, dass die Scheibenmontageauflage von oben und unten abgedeckt wird; und
    ein Hochfrequenzschwingungsgenerator und eine Spule bereitgestellt werden, wobei der Hochfrequenzschwingungsgenerator und die Spule jeweils ausgebildet sind, die Komponente mit aufgebrachtem Siliziumkarbid (SiC) induktiv zu erwärmen,
    wobei das Verfahren zur Wärmebehandlung umfasst:
    • Anordnen einer Siliziumkarbidscheibe auf der Scheibenmontageauflage, wobei die Siliziumkarbidscheibe ein Siliziumkarbidbauelement des vertikalen Typs, das mit einem Graben versehen ist, aufweist; und
    • Ätzen der Komponente mit aufgebrachtem Siliziumkarbid (SiC) durch induktives Erwärmen der Komponente mit aufgebrachtem Siliziumkarbid (SiC) in einem Zustand im quasi-thermischen Gleichgewicht, wobei die Kammer mit dem Wasserstoffgas gefüllt ist und die Kammer unter Unterdruck steht, und Ausheizen des Grabens der Siliziumkarbid-Halbleiterbauelements der Siliziumkarbidscheibe unter Anwendung des entstehenden Siliziums (Si).
  • (Aussage 3)
  • Das Verfahren zur Wärmebehandlung für den Graben des Siliziumkarbid-Halbleiterbauelements des vertikalen Typs nach Aussage 2, wobei das Ausheizen bei einer Temperatur von 1400° C bis 1600° C ausgeführt wird
  • (Aussage 4).
  • Das Verfahren zur Wärmebehandlung für den Graben Siliziumkarbid-Halbleiterbauelements des vertikalen Typs nach Aussage 3, wobei in der Siliziumkarbidscheibe, die das Siliziumkarbid-Halbleiterbauelement des vertikalen Typs mit dem darin vorgesehenen Graben aufweist, bei Bildung des Grabens durch Bereitstellen einer Strukturierungsmaske aus einer Siliziumoxid-(SiO2-) Dünnschicht konform zu einem Grabenbereich, um als eine Öffnung des Grabens zu dienen, und durch Trockenätzung der Öffnung in dem Zustand des quasi-thermischen Gleichgewichts mit einem vorbestimmten Gas, der Graben so gebildet wird, dass das Auftreten einer Grabenerweiterung bzw. einer Grabenunterätzung an einem Boden des Grabens durch eine Dünnschicht zu Unterdrückung einer Grabenerweiterung, die unter dem vorbestimmten Gas so gebildet wird, dass eine Seitenwand und ein flacher Bereich der Öffnung in der Siliziumoxid-(SiO2-) Dünnschicht abgedeckt sind, unterdrückt wird.
  • (Aussage 5)
  • Ein Siliziumkarbid-Halbleiterbauelement des vertikalen Typs, das durch das Verfahren zur Wärmebehandlung für den Graben des Siliziumkarbid-Halbleiterbauelements des vertikalen Typs gemäß Aussage 2 oder Aussage 3 hergestellt ist, wobei das Siliziumkarbid-Halbleiterbauelement des vertikalen Typs mit einem Graben versehen ist, der eine Grabenbreite von 0,5 µm oder größer hat.
  • (Aussage 6)
  • Das Siliziumkarbid-Halbleiterbauelement des vertikalen Typs nach Aussage 5, wobei ein Krümmungsradius einer oberen Ecke des Grabens gleich oder größer als 0,1 µm ist
  • (Aussage 7)
  • Das Siliziumkarbid-Halbleiterbauelement des vertikalen Typs nach Aussage 4, wobei der Graben so vorgesehen ist, dass er eine Grabenbreite gleich oder größer als 0,2 µm und gleich oder kleiner als 0,6 µm hat.
  • (Aussage 8)
  • Das Siliziumkarbid-Halbleiterbauelement des vertikalen Typs nach Aussage 7, wobei in einer Wandoberfläche des Grabens keine Schäden sind.
  • (Aussage 9)
  • Ein Siliziumkarbid-Halbleiterbauelement des vertikalen Typs, das mit einem Graben versehen ist,
    wobei die Grabenbreite gleich oder größer als 0,2 µm und gleich oder kleiner als 0,6 µm ist,
    ein Krümmungsradius einer oberen Ecke bzw. Kante des Grabens gleich oder größer als 0,1 µm ist,
    wobei keine Schäden in einer Wandoberfläche des Grabens vorhanden sind.
  • Die hierin offenbarten Ausführungsformen sind anschaulicher Natur und nicht beschränkend. Der Schutzbereich der vorliegenden Erfindung ist vielmehr durch die Ansprüche anstatt durch die zuvor beschriebenen Ausführungsformen definiert, und es ist beabsichtigt, jegliche Modifizierungen innerhalb des Bereichs und der äquivalenten Bedeutung der Ansprüche mit einzuschließen.
  • Bezugszeichenliste
    • 100:
    Siliziumkarbid-Halbleiterbauelement;
    101:
    Substrat;
    102:
    Driftschicht;
    103:
    erstes Basisgebiet (PBA1);
    103a:
    zentraler Bereich des ersten Basisgebiets;
    103b:
    linker Endbereich des ersten Basisgebiets;
    103c:
    rechter Endbereich des ersten Basisgebiets;
    103d:
    Verbindungsbereich des ersten Basisgebiets;
    104:
    Stromdiffusionsschicht;
    105:
    Grabenstromdiffusionsschicht;
    106:
    zweites Basisgebiet (PBA2);
    107:
    Körpergebiet bzw. Body-Gebiet;
    108:
    Sourcegebiet;
    109:
    Kontaktgebiet;
    110:
    Graben;
    111:
    isolierende Oxidschicht (Gate-Isolationsschicht)
    112:
    Gate-Elektrode;
    113:
    Source-Elektrode;
    114:
    Drainelektrode;
    115:
    TEOS-Oxidschicht;
    116:
    Oxidmaske;
    117:
    Gate-Oxidschicht;
    118:
    Zwischenisolationsschicht;
    119:
    Zwischenverbindung;
    120:
    Schutzschicht;
    121:
    Breite des zentralen Bereichs des ersten Basisgebiets
    122:
    Trennungsabstand zwischen dem zentralen Bereich des ersten Basisgebiets und dem linken Endbereich oder dem rechten Endbereich des ersten Basisgebiets
    123:
    Trennungsabstand zwischen dem zentralen Gebiet des ersten Basisgebiets und dem Endbereich des zweiten Basisgebiets in der horizontaler Richtung
    124:
    Trennungsabstand zwischen den Verbindungsbereichen des ersten Basisgebiets (nach innen zeigende Richtung) (Erdungsabstand)
    201:
    Hochkonzentrationsschicht (P++ -Schicht; Grenzgebiet des aktiven Bereichs, das in einem Grenzgebiet des aktiven Bereichs ausgebildet ist);
    202:
    Hochkonzentrationsschicht (P++ -Schicht, Grenzgebiet des aktiven Bereichs, das in der Driftschicht ausgebildet ist);
    203:
    Driftschicht
    204:
    erste Relaxationsschicht für ein elektrisches Feld
    204a, 204b, 204c, 204d
    räumlich modulierte erste Relaxationsschicht für ein elektrisches Feld;
    205:
    zweite Relaxationsschicht für ein elektrisches Feld;
    205a, 205b, 205c, 205d:
    räumlich modulierte zweite Relaxationsschicht für ein elektrisches Feld;
    206:
    Kanalstoppschicht (N+ -Schicht);
    207:
    p-Diffusionsschicht für ein elektrisches Feld;
    208:
    Hochkonzentrationsschicht (P++ -Schicht, Grenzgebiet für einen aktiven Bereich, das in der Driftschicht ausgebildet ist);
    209:
    Hochkonzentrationsschicht (P++ -Schicht; Grenzgebiet für einen aktiven Bereich, das in der N-Schicht ausgebildet ist);
    210:
    n-Diffusionsschicht für ein elektrisches Feld;
    211:
    Grenzbereich in der konventionellen Struktur;
    212:
    Grenzbereich in der neuen Struktur;
    213:
    Grenzbereich mit Konzentration des elektrischen Felds in der konventionellen Struktur;
    214:
    Grenzbereich mit Reduzierung des elektrischen Felds in der neuen Struktur;
    301:
    aktive Sorten (Radikale);
    302:
    Dünnschicht zur Unterdrückung der Grabenerweiterung bzw. der Grabenunterätzung;
    303:
    Grabenseitenwand (Wandoberfläche);
    304:
    Siliziumkarbid- (SiC-) Scheibe;
    305:
    Kohlenstoffkomponente, auf die Siliziumkarbid (SiC) aufgebracht ist (Komponente mit aufgebrachtem Siliziumkarbid);
    306:
    Siliziumkarbid- (SiC-) Scheibenmontageauflage;
    307:
    Wärmeisolator;
    308:
    Quarz (SiO2);
    309:
    Gaseinleitungskanal;
    310:
    Gasauslasskanal ;
    311:
    Vorrichtung zur Wärmebehandlung;
    312:
    Grabenseitenwand;
    313:
    Anfangsmaske (Rahmen);
    321:
    Hochfrequenzschwingungsgenerator;
    322:
    Spule.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015177664 A [0001]
    • JP 2015177685 A [0001]
    • JP 2015177701 A [0001]
    • JP 2012195519 [0005]
    • JP 2013105798 [0005]
    • JP 2006516815 [0005]
    • JP 2014134898 [0066, 0127, 0128]
  • Zitierte Nicht-Patentliteratur
    • Fuji Electric Journal, Bd. 81, Nr. 6 (2008), S. 454 (74 [0150]

Claims (5)

  1. Ein Halbleiterbauelement mit einem Oberflächenaußenumfangsbereich, wobei das Halbleiterbauelement aufweist: eine Dünnschicht erster Leitfähigkeitsart; eine Dünnschicht zweiter Leitfähigkeitsart, die auf der Dünnschicht erster Leitfähigkeitsart vorgesehen ist, wobei die Dünnschicht zweiter Leitfähigkeitsart aufweist eine Hochkonzentrationsschicht mit einer ersten Dotierkonzentration, eine erste Relaxationsschicht für ein elektrisches Feld, die an die Hochkonzentrationsschicht an einem Außenumfang der Hochkonzentrationsschicht angrenzt, wobei die erste Relaxationsschicht für ein elektrisches Feld eine zweite Dotierkonzentration hat, die niedriger als die erste Dotierkonzentration ist, eine zweite Relaxationsschicht für ein elektrisches Feld, die an die erste Relaxationsschicht für ein elektrisches Feld an einem Außenumfang der ersten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die zweite Relaxationsschicht für ein elektrisches Feld eine dritte Dotierkonzentration hat, die niedriger als die zweite Dotierkonzentration ist, und eine erste Diffusionsschicht für ein elektrisches Feld, die an die Relaxationsschicht für ein elektrisches Feld an einem Außenumfang der zweiten Relaxationsschicht für ein elektrisches Feld angrenzt, wobei die Diffusionsschicht für ein elektrisches Feld eine vierte Dotierkonzentration hat, die niedriger als die dritte Dotierkonzentration ist; und eine Kanalstoppschicht, die an einem äußersten Ende der Oberfläche des Außenumfangsbereichs angeordnet ist, wobei die Kanalstoppschicht mit der ersten Diffusionsschicht für ein elektrisches Feld verbunden ist, die Kanalstoppschicht eine Dotierkonzentration hat, die höher als eine Dotierkonzentration der Dünnschicht erster Leitfähigkeitsart ist, und wobei die Kanalstoppschicht eine erste Leitfähigkeitsart aufweist.
  2. Das Halbleiterbauelement nach Anspruch 1, das ferner eine zweite Diffusionsschicht für ein elektrisches Feld aufweist, die zwischen der Dünnschicht erster Leitfähigkeitsart und der Dünnschicht zweiter Leitfähigkeitsart liegt, wobei die zweite Diffusionsschicht für ein elektrisches Feld eine Dotierkonzentration hat, die höher als die Dotierkonzentration der Dünnschicht erster Leitfähigkeitsart ist, und wobei die zweite Diffusionsschicht für ein elektrisches Feld die erste Leitfähigkeitsart hat.
  3. Das Halbleiterbauelement nach Anspruch 1 oder Anspruch 2, das ferner mehrere eingebettete Gebiete aufweist, die jeweils in der ersten Diffusionsschicht für ein elektrisches Feld liegen und eine zweite Leitfähigkeitsart haben, wobei entsprechende Breiten der mehreren eingebetteten Gebiete in Richtung zu einem Außenumfang des Halbleiterbauelements kleiner werden.
  4. Das Halbleiterbauelement nach einem der Ansprüche 1 bis 3, mit einem Siliziumkarbid-Halbleiterelement, das mit einem Graben versehen ist, wobei die Dünnschicht erster Leitfähigkeitsart ein Driftgebiet des Siliziumkarbid-Halbleiterelements enthält, und die Dünnschicht zweiter Leitfähigkeitsart ein Körpergebiet des Siliziumkarbid-Halbleiterelements enthält.
  5. Das Halbleiterbauelement nach Anspruch 2, mit einem Siliziumkarbid-Halbleiterelement, das mit einem Graben versehen ist, wobei die zweite Diffusionsschicht für ein elektrisches Feld eine Grabenstromdiffusionsschicht des Siliziumkarbid-Halbleiterelements enthält.
DE112016004086.5T 2015-09-09 2016-09-08 Halbleiterbauelement Pending DE112016004086T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2015-177701 2015-09-09
JP2015177685 2015-09-09
JP2015177701 2015-09-09
JP2015177664 2015-09-09
JP2015-177685 2015-09-09
JP2015-177664 2015-09-09
PCT/JP2016/076527 WO2017043608A1 (ja) 2015-09-09 2016-09-08 半導体装置

Publications (1)

Publication Number Publication Date
DE112016004086T5 true DE112016004086T5 (de) 2018-06-14

Family

ID=58239795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016004086.5T Pending DE112016004086T5 (de) 2015-09-09 2016-09-08 Halbleiterbauelement

Country Status (4)

Country Link
US (2) US10424642B2 (de)
JP (3) JP6720962B2 (de)
DE (1) DE112016004086T5 (de)
WO (3) WO2017043608A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019209738B4 (de) * 2018-07-17 2021-06-02 Mitsubishi Electric Corporation SiC-SOI-Vorrichtung und Herstellungsverfahren dafür

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6778373B2 (ja) 2015-10-16 2020-11-11 富士電機株式会社 半導体装置および半導体装置の製造方法
US10559652B2 (en) * 2016-02-09 2020-02-11 Mitsubishi Electric Corporation Semiconductor device
JP6587265B2 (ja) * 2016-04-14 2019-10-09 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6848382B2 (ja) * 2016-11-16 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10468509B2 (en) * 2017-06-07 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2019009091A1 (ja) * 2017-07-07 2019-01-10 株式会社デンソー 半導体装置およびその製造方法
JP7327905B2 (ja) * 2017-07-07 2023-08-16 株式会社デンソー 半導体装置およびその製造方法
JP6950398B2 (ja) * 2017-09-21 2021-10-13 住友電気工業株式会社 炭化珪素半導体装置
JP6910944B2 (ja) * 2017-12-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置
JP6998244B2 (ja) * 2018-03-14 2022-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7056482B2 (ja) * 2018-09-10 2022-04-19 住友電気工業株式会社 炭化珪素半導体装置
DE102018123439B4 (de) * 2018-09-24 2020-04-23 Infineon Technologies Ag Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
US11056586B2 (en) * 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
JP7167717B2 (ja) * 2019-01-07 2022-11-09 株式会社デンソー 半導体装置
JP7127546B2 (ja) * 2019-01-07 2022-08-30 株式会社デンソー 半導体装置
JP7095604B2 (ja) * 2019-01-07 2022-07-05 株式会社デンソー 半導体装置
JP7206919B2 (ja) * 2019-01-07 2023-01-18 株式会社デンソー 半導体装置
JP7180402B2 (ja) * 2019-01-21 2022-11-30 株式会社デンソー 半導体装置
JP7302286B2 (ja) 2019-05-23 2023-07-04 富士電機株式会社 半導体装置
CN114762128A (zh) * 2019-11-22 2022-07-15 株式会社电装 开关元件
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
JPWO2022004181A1 (de) * 2020-07-02 2022-01-06
GB202119119D0 (en) 2021-12-30 2022-02-16 Spts Technologies Ltd Plasma etched silicon carbide

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516815A (ja) 2003-01-15 2006-07-06 クリー　インコーポレイテッド 炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法
JP2012195519A (ja) 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JP2013105798A (ja) 2011-11-11 2013-05-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2014134898A (ja) 2013-01-08 2014-07-24 Canon Inc 画像検索装置
JP2015177685A (ja) 2014-03-17 2015-10-05 アズビル株式会社 需要調整計画立案システムおよび需要調整計画立案方法
JP2015177701A (ja) 2014-03-17 2015-10-05 株式会社デンソー 車両用充放電システム
JP2015177664A (ja) 2014-03-17 2015-10-05 中国電力株式会社 電線被覆剥取先端工具

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4487656B2 (ja) 2004-04-14 2010-06-23 株式会社デンソー 半導体装置の製造方法
GB0417749D0 (en) * 2004-08-10 2004-09-08 Eco Semiconductors Ltd Improved bipolar MOSFET devices and methods for their use
JP2008034464A (ja) * 2006-07-26 2008-02-14 New Japan Radio Co Ltd 半導体装置の製造方法
JP5037103B2 (ja) 2006-12-06 2012-09-26 三菱電機株式会社 炭化珪素半導体装置
JP5509520B2 (ja) 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2008227238A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2011512677A (ja) * 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド 半導体素子構造及び関連プロセス
JP5589263B2 (ja) 2008-05-29 2014-09-17 富士電機株式会社 炭化珪素半導体基板のトレンチ形成方法
JP5218474B2 (ja) * 2010-05-27 2013-06-26 富士電機株式会社 半導体装置
KR101379162B1 (ko) 2010-10-15 2014-03-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP2012169385A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
US9536942B2 (en) 2012-03-15 2017-01-03 Mitsubishi Electric Corporation Semiconductor device having a plurality of electric field relaxation layers and method for manufacturing same
JP5884617B2 (ja) 2012-04-19 2016-03-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5951517B2 (ja) * 2013-02-08 2016-07-13 新電元工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置の製造装置
JP6197995B2 (ja) * 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
JP2015072999A (ja) 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
US9954054B2 (en) 2014-06-30 2018-04-24 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
JP6428489B2 (ja) * 2014-09-16 2018-11-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
DE112015002153T5 (de) * 2014-12-25 2017-01-26 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516815A (ja) 2003-01-15 2006-07-06 クリー　インコーポレイテッド 炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法
JP2012195519A (ja) 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JP2013105798A (ja) 2011-11-11 2013-05-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2014134898A (ja) 2013-01-08 2014-07-24 Canon Inc 画像検索装置
JP2015177685A (ja) 2014-03-17 2015-10-05 アズビル株式会社 需要調整計画立案システムおよび需要調整計画立案方法
JP2015177701A (ja) 2014-03-17 2015-10-05 株式会社デンソー 車両用充放電システム
JP2015177664A (ja) 2014-03-17 2015-10-05 中国電力株式会社 電線被覆剥取先端工具

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fuji Electric Journal, Bd. 81, Nr. 6 (2008), S. 454 (74

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019209738B4 (de) * 2018-07-17 2021-06-02 Mitsubishi Electric Corporation SiC-SOI-Vorrichtung und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US10424642B2 (en) 2019-09-24
US20180315813A1 (en) 2018-11-01
WO2017043608A1 (ja) 2017-03-16
WO2017043607A1 (ja) 2017-03-16
JPWO2017043606A1 (ja) 2018-06-28
JPWO2017043608A1 (ja) 2018-06-28
JPWO2017043607A1 (ja) 2018-06-28
JP6702330B2 (ja) 2020-06-03
WO2017043606A1 (ja) 2017-03-16
US20180331209A1 (en) 2018-11-15
JP6741010B2 (ja) 2020-08-19
JP6720962B2 (ja) 2020-07-08
US10453952B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
DE112016004086T5 (de) Halbleiterbauelement
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE10196527B3 (de) Verfahren zum Herstellen einer dicken Oxidschicht auf dem Boden einer Grabenstruktur in Silicium
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE112010000455T5 (de) Strukturen und Verfahren zum Verbessern von Grabenabschirmungshalbleitervorrichtungen und Schottky-Barrierengleichrichtervorrichtungen
DE102015121532A1 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE102005040228A1 (de) Transistor und Verfahren zur Herstellung desselben
AT504551A2 (de) Struktur und verfahren zum bilden einer sich lateral erstreckenden dielektrikumschicht in einem trench-gate-fet
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102010037889B4 (de) LDMOS-Vorrichtungen und Verfahren zum Ausbilden eines Grabenisolationsbereichs in einer LDMOS-Vorrichtung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102017128247A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
DE112013000866T5 (de) SiC Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2020221517A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112012001986T5 (de) Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed