KR20230084280A - 실리콘 웨이퍼의 에칭 방법 - Google Patents

실리콘 웨이퍼의 에칭 방법 Download PDF

Info

Publication number
KR20230084280A
KR20230084280A KR1020237015700A KR20237015700A KR20230084280A KR 20230084280 A KR20230084280 A KR 20230084280A KR 1020237015700 A KR1020237015700 A KR 1020237015700A KR 20237015700 A KR20237015700 A KR 20237015700A KR 20230084280 A KR20230084280 A KR 20230084280A
Authority
KR
South Korea
Prior art keywords
etching
etching step
silicon
mixed gas
silicon wafer
Prior art date
Application number
KR1020237015700A
Other languages
English (en)
Inventor
하이윈 주
중웨이 지앙
징 왕
Original Assignee
베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. filed Critical 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디.
Publication of KR20230084280A publication Critical patent/KR20230084280A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

본 출원은 실리콘 웨이퍼의 에칭 방법을 제공한다. 여기에는 주요 에칭 단계: 제1 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행하여, 실리콘 웨이퍼 상의 패턴이 지정 종횡비에 도달할 때까지, 실리콘 웨이퍼를 에칭하는 단계 - 제1 혼합 가스는 실리콘을 에칭하고 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정됨 - ; 및 보조 에칭 단계: 제2 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행하는 단계 - 제2 혼합 가스는 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정되고, 보조 에칭 단계의 비휘발성 반응 생성물의 생성 속도는 주요 에칭 단계의 비휘발성 반응 생성물의 생성 속도보다 큼 - ;가 포함된다. 실리콘 웨이퍼 상의 패턴이 지정 에칭 깊이에 도달할 때까지, 주요 에칭 단계와 보조 에칭 단계를 적어도 1회 교대로 실행한다. 본 출원을 적용하면, 종래 기술 중 높은 종횡비의 딥 실리콘 에칭에서 나타나기 쉬운 측벽 형상이 거칠고 평탄하지 않은 문제를 해결할 수 있다.

Description

실리콘 웨이퍼의 에칭 방법
본 발명은 반도체 공정 기술 분야에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼의 에칭 방법에 관한 것이다.
플라즈마 에칭 공정은 반도체 제조 과정에서 광범위하게 활용된다. 플라즈마의 이방성 에칭 특성은 집적 회로 부품의 치수를 더욱 축소시킬 수 있도록 하여, 향후 수십 년 동안 집적 회로의 지속적인 번영을 위한 견고한 기반을 마련하였다.
집적 회로 부품 치수가 계속 축소됨에 따라, 무어의 법칙(집적 회로 상에 수용할 수 있는 트랜지스터의 수는 약 24개월마다 배로 증가)의 한계가 점점 가까워지고 있다. 사람들은 더 많은 전자 부품을 배치하기 위해, 실리콘 웨이퍼(웨이퍼 또는 실리콘 칩이라 칭하기도 함)의 수직 방향으로 더 많은 공간을 제조하려고 시도한다. 높은 종횡비의 에칭 공정을 적용하면 보다 미세한 마이크로나노 구조를 제조할 수 있다. 그러나 딥 트렌치 실리콘 에칭과 같은 종래의 높은 종횡비의 에칭 공정에서, 에칭 패턴이 등방성 에칭, 즉 횡방향 에칭이 심각하게 나타난다. 예를 들어 bosh 공정으로 딥 실리콘 에칭을 수행하면, 패턴(트렌치 또는 비아) 측벽에 스캘럽(Scallop) 현상이 나타나 측벽 형태가 거칠고 평탄하지 않게 된다.
본 발명의 목적은 종래 기술에 존재하는 기술적 문제 중 적어도 하나를 해결하기 위해, 실리콘 웨이퍼의 에칭 방법을 제공함으로써, 종래 기술에서 높은 종횡비의 딥 실리콘 에칭에서 측벽 형상이 거칠고 평탄하지 않은 문제가 쉽게 발생하는 것을 해결하는 데에 있다.
본 발명의 목적을 달성하기 위해 제공되는 실리콘 웨이퍼의 에칭 방법은 하기 단계를 포함한다.
주요 에칭 단계: 제1 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행하여, 상기 실리콘 웨이퍼 상의 패턴이 지정 종횡비에 도달할 때까지, 상기 실리콘 웨이퍼를 에칭한다. 상기 제1 혼합 가스는 실리콘을 에칭하고 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정된다.
보조 에칭 단계: 제2 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행한다. 상기 제2 혼합 가스는 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정된다. 또한 상기 보조 에칭 단계의 상기 비휘발성 반응 생성물의 생성 속도는 상기 주요 에칭 단계의 상기 비휘발성 반응 생성물의 생성 속도보다 크다.
상기 실리콘 웨이퍼 상의 패턴이 지정 에칭 깊이에 도달할 때까지, 상기 주요 에칭 단계와 상기 보조 에칭 단계를 적어도 1회 교대로 실행한다.
선택적으로, 상기 지정 에칭 깊이는 목표 에칭 깊이보다 작다.
상기 주요 에칭 단계와 상기 보조 에칭 단계를 적어도 1회 교대로 실행한 후, 다시 상기 주요 에칭 단계를 1회 실행하여, 상기 실리콘 웨이퍼 상의 패턴을 상기 목표 에칭 깊이에 도달시킨다.
선택적으로, 매회 상기 주요 에칭 단계가 완료된 후 도달하는 상기 지정 종횡비는 N-1:1 이상, N:1 이하이다. 여기에서 N은 상기 주요 에칭 단계의 시퀀스 번호이다.
선택적으로, 상기 지정 종횡비는 3:1 이상, 5:1 이하이다.
선택적으로, 상기 보조 에칭 단계의 실행 시간은 2초 이상, 3초 이하이다.
선택적으로, 상기 제1 혼합 가스는 육불화황을 포함하고, 산소, 브롬화수소, 사불화규소 및 사염화규소 중 하나 이상을 더 포함한다. 상기 제2 혼합 가스는 산소, 브롬화수소, 사불화규소 및 사염화규소 중 하나 이상을 포함한다.
선택적으로, 상기 제1 혼합 가스와 제2 혼합 가스가 산소, 브롬화수소, 사불화규소 및 사염화규소의 이 4가지 가스에 포함하는 가스 종류가 완전히 동일하면, 상기 제1 혼합 가스가 이 4가지 가스에 포함하는 각 종류의 가스의 유량은 모두 상기 제2 혼합 가스가 이 4가지 가스에 포함하는 동일 종류의 가스의 유량보다 작다.
상기 제1 혼합 가스와 제2 혼합 가스가 산소, 브롬화수소, 사불화규소 및 사염화규소의 이 4가지 가스에 포함하는 가스 종류가 적어도 부분적으로 상이하면, 상기 제1 혼합 가스에서 이 4가지 가스의 총 유량은 상기 제2 혼합 가스에서 이 4가지 가스의 총 유량보다 작다.
선택적으로, 상기 제2 혼합 가스는 육불화황을 더 포함한다.
선택적으로, 상기 제1 혼합 가스는 육불화황, 산소, 브롬화수소 및 사불화규소를 포함한다. 상기 육불화황, 산소, 브롬화수소 및 사불화규소의 유량비는 (1.7 내지 2.3):(1.3 내지 1.7):(13 내지 17):1이다.
선택적으로, 상기 주요 에칭 단계를 실행할 때, 상부 RF(radio frequency) 전력은 300W 이상, 2500W 이하이고, 하부 RF 전력은 15W 이상, 800W 이하이다. 챔버 압력은 10mT 이상, 90mT 이하이다.
상기 보조 에칭 단계를 실행할 때, 상부 RF 전력은 500W 이상, 2000W 이하이고, 하부 RF 전력은 50W 이상, 500W 이하이다. 챔버 압력은 10mT 이상, 100mT 이하이다.
선택적으로, 1차 상기 주요 에칭 단계를 실행하기 전에, 하기 단계를 더 포함한다.
사전 에칭 단계: 사전 에칭 가스를 채택하여 플라즈마 에칭 공정을 수행하여 상기 실리콘 웨이퍼를 에칭하고 상기 실리콘 웨이퍼 표면의 산화층을 제거한다.
본 출원의 유익한 효과는 하기와 같다.
본 출원에서 제공하는 실리콘 웨이퍼의 에칭 방법은, 적어도 1회의 주요 에칭 단계와 보조 에칭 단계를 교대로 실행하는 단계를 포함한다. 주요 에칭 단계에서 채택하는 제1 혼합 가스는 실리콘 웨이퍼를 에칭할 수 있다. 또한 상기 제1 혼합 가스와 보조 에칭 단계에서 채택하는 제2 혼합 가스는 모두 에칭 과정에서 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있다. 상기 비휘발성 반응 생성물은 패턴의 측벽과 꼭대기부에 부착되어 보호층을 형성할 수 있다. 이는 실리콘 에칭의 등방성을 억제하여 실리콘 에칭의 이방성을 보장한다. 동시에 보조 에칭 단계의 비휘발성 반응 생성물의 생성 속도가 주요 에칭 단계의 비휘발성 반응 생성물의 생성 속도보다 크도록 하여, 보조 에칭 단계가 주요 에칭 단계에 상대적으로 동일 시간 내에 더 많은 비휘발성 반응 생성물을 생성할 수 있도록 한다. 이를 통해 패턴 측벽에 대한 보호를 강화하여, 다음 주요 에칭 단계에서의 횡방향 에칭을 감소시킬 수 있다. 횡방향 에칭의 감소는 한편으로는 과도한 횡방향 에칭으로 인해 스캘럽 현상이 일어나는 것을 방지할 수 있다. 따라서 패턴의 측벽의 거칠기가 현저하게 개선되어, 보다 매끄러운 측벽 형태를 획득할 수 있으므로, 후면 게이트 산화물 성장과 다결정 실리콘의 충진에 더욱 유리하다. 다른 한편으로는 꼭대기부 "언더컷" 현상(under cut)이 발생하는 것을 더욱 억제할 수 있다.
도 1은 종래 기술에서 스캘럽 현상이 존재하는 패턴 형태도이다.
도 2는 종래 기술에서 "언더컷" 현상이 존재하는 트렌치 형태도이다.
도 3은 종래 기술에서 가파른 측벽을 가진 패턴의 형태도이다.
도 4는 본 출원의 실시예에 따른 실리콘 웨이퍼의 에칭 방법의 흐름도이다.
도 5a 내지 도 5e는 본 출원의 실시예에 따른 실리콘 웨이퍼의 에칭 방법을 채택하여 획득한 트렌치 형태도이다.
이하에서는 본 출원을 상세히 설명하며, 본 출원 실시예의 예시는 첨부 도면에 도시하였다. 여기에서 전체에 걸쳐 동일 또는 유사한 참조 부호는 동일하거나 유사한 부재 또는 동일하거나 유사한 기능을 갖는 부재를 나타낸다. 또한 공지 기술에 대한 상세한 설명은 본 출원의 특징을 설명하기 위해서 필요하지 않은 경우 생략한다. 이하에서 첨부 도면을 참조하여 설명한 실시예는 예시적인 것이며 본 출원을 해석하기 위한 것일 뿐이므로 본 출원을 제한하는 것으로 해석되어서는 안 된다.
본원에 사용된 모든 용어(기술적 용어와 과학적 용어 포함)는 달리 정의되지 않는 한, 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다는 것을 당업자는 이해할 수 있다. 또한 일반적인 사전에 정의된 것과 같은 용어는 선행 기술의 맥락에서 그 의미와 일치하는 의미를 갖는 것으로 이해되어야 한다. 또한 본원에서 특별히 정의하지 않는 한, 이상적이거나 지나치게 형식적인 의미로 해석될 수 없음을 이해해야 한다.
본 기술 분야의 당업자는 달리 특별히 명시되지 않는 한, 본원에 사용된 단수 형태 "하나", "하나의" 및 "해당"은 복수 형태도 포함할 수 있음을 이해할 수 있다. 어떤 요소가 다른 요소에 "연결" 또는 "결합"된다고 언급한 경우, 이는 다른 요소에 직접적으로 연결되거나 결합될 수 있으며, 중간 요소가 존재할 수도 있음에 유의한다. 또한 본원에 사용된 "연결" 또는 "결합"은 무선 연결 또는 무선 결합을 포함할 수 있다. 본원에 사용된 용어 "및/또는" 하나 이상의 서로 연관되어 나열되는 항목의 전체 또는 어느 하나의 유닛과 전체 조합을 포함한다.
이하에서는 첨부 도면을 참조하여 구체적인 실시예로 본 출원의 기술적 해결책 및 본 출원의 기술적 해결책이 어떻게 상술한 기술적 과제를 해결하는지에 대해 상세하게 설명한다.
본 실시예에서는 종래 기술에서 높은 종횡비 에칭 공정 과정에서 측벽 형태가 거칠고 평탄하지 않은 문제 등이 나타나는 원인을 연구 및 분석하였으며, 이를 통해 다음의 사실을 발견하였다. 즉, 에칭 단계와 증착 단계를 교대로 실행하는 방법을 채택하여 높은 종횡비 에칭 공정을 수행할 경우, 에칭 가스의 화학적 활성이 비교적 강하여, 에칭된 패턴(트렌치 또는 비아)이 등방성 에칭, 즉 횡방향 부식이 강하게 나타나 횡방향 에칭이 비교적 커지게 된다. 비록 에칭 단계와 증착 단계를 교대로 실행하는 과정에서, 증착 단계에서 형성되는 보호층이 패턴의 측벽을 보호할 수 있으나, 해당 보호층은 에칭 단계에서의 등방성 에칭을 억제하기에 충분하지 않다. 따라서 복수의 순환을 거친 후, 측벽에 도 1에 도시된 바와 같은 스캘럽 현상(Scallop)이 나타날 수 있다. 또한 에칭 깊이가 일정 정도에 도달하면, 패턴 꼭대기부가 장기적으로 에칭 가스에 의해 부식될 경우, 도 2에 도시된 바와 같은 "언더컷" 현상(under cut)이 나타날 수 있으며, 계속해서 임계 치수 손실을 초래한다. 또한 상기 에칭 단계와 증착 단계를 교대로 실행하는 공정은 도 3에 도시된 바와 같이 가파른 측벽을 갖는 형태만 획득할 수 있다. TSV(실리콘 비아 에칭), IGBT(절연 게이트 양극성 트랜지스터) 등 전력 소자의 경우, 약간 경사진 트렌치 각도가 게이트 산화물의 생성 및 다결정 실리콘의 충진에 더욱 적합하다.
상기 분석 연구를 기반으로, 본 실시예는 실리콘 웨이퍼의 에칭 방법(이하 에칭 방법으로 약칭)을 제공한다. 이는 임의 플라즈마 에칭 장비에 적용될 수 있으며, 집적 회로 MEMS(초소형 정밀기계 기술), TSV 및 IGBT 등 분야의 실리콘 딥 홀 및 트렌치 에칭 공정에 적용될 수 있다. 특히 실리콘 웨이퍼 상에 에칭하여 높은 종횡비의 패턴을 획득하는 데 적합하다. 여기에서, 실리콘 웨이퍼는 예를 들어 실리콘의 웨이퍼이며, 실리콘은 단결정 실리콘일 수 있으며, 다결정 실리콘일 수도 있다. 실리콘 웨이퍼 상에 에칭되는 패턴은 단면이 직사각형인 트렌치일 수 있다. 또한 단면이 원형이 비아 또는 오목홈일 수도 있다. 본 실시에서는 이를 구체적으로 한정하지 않는다.
도 4에 도시된 바와 같이, 본 실시예에 따른 실리콘 웨이퍼의 에칭 방법은 하기 단계를 포함한다.
주요 에칭 단계(S1): 제1 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행하여, 실리콘 웨이퍼 상의 패턴이 지정 종횡비에 도달할 때까지, 실리콘 웨이퍼를 에칭한다. 제1 혼합 가스는 실리콘을 에칭하고 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정된다.
보조 에칭 단계(S2): 제2 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행한다. 제2 혼합 가스는 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정된다. 또한 보조 에칭 단계의 비휘발성 반응 생성물의 생성 속도는 주요 에칭 단계의 상기 비휘발성 반응 생성물의 생성 속도보다 크다.
실리콘 웨이퍼 상의 패턴이 지정 에칭 깊이에 도달할 때까지, 주요 에칭 단계(S1)와 보조 에칭 단계(S2)를 적어도 1회 교대로 실행한다.
상기 플라즈마 에칭 공정은 구체적으로 다음 단계를 포함한다. 즉, 반도체 공정 디바이스의 공정 챔버 내에 제1 혼합 가스를 주입하고, 상기 RF 전원과 하부 RF 전원을 켠다. 상부 RF 전원에서 상부 전극에 인가하는 상부 RF 전력은 제1 혼합 가스를 여기시켜 플라즈마를 형성한다. 하부 RF 전원에서 공정 챔버 중의 베이스에 가하는 하부 RF 전력은 플라즈마를 흡인하여 실리콘 웨이퍼를 향해 이동시킬 수 있다. 일부 선택적 실시예에 있어서, 유도 결합 플라즈마 에칭 디바이스를 채택하여 상기 플라즈마 에칭 공정을 수행할 수 있다.
주요 에칭 단계(S1)의 횟수가 증가함에 따라, 패턴의 에칭 깊이도 끊임없이 증가할 수 있음에 유의한다. 따라서, 각 회차의 주요 에칭 단계(S1)에서 도달하는 지정 종횡비가 다르다. 실제 적용에서, 각 회차의 주요 에칭 단계(S1)에서 도달해야 하는 지정 종횡비는, 에칭 속도, 에칭 시간, 가스 유량 등과 같은 공정 매개변수를 기반으로 예측하여 얻을 수 있다.
소위 종횡비는 패턴(트렌치 또는 비아)의 깊이와 폭의 비율을 의미한다.
본 출원의 다른 구체적인 일 실시방식에 있어서, 매회 주요 에칭 단계(S1) 완료 후 도달하는 지정 종횡비는 N-1:1 이상, N:1 이하이다. 여기에서 N은 주요 에칭 단계의 시퀀스 번호이다. 선택적으로, 지정 종횡비는 3:1 이상, 5:1 이하이다.
예를 들어, 1차 주요 에칭 단계(S1)를 수행할 때, 지정 종횡비가 1:1이 될 때까지 에칭할 경우, 보조 에칭 단계(S2)로 전환할 수 있다. 해당 보조 에칭 단계(S2)가 완료(에칭 시간은 예를 들어 2초 내지 3초)된 후 2차 주요 에칭 단계(S1)로 전환된다. 2차 주요 에칭 단계(S1)를 수행할 때, 지정 종횡비가 2:1이면, 다시 보조 에칭 단계(S2)로 전환할 수 있다. 해당 보조 에칭 단계(S2)가 완료된 후 3차 주요 에칭 단계(S1)로 전환된다. 3차 주요 에칭 단계(S1)를 수행할 때, 지정 종횡비가 3:1이면, 다시 보조 에칭 단계(S2)로 전환될 수 있다. 이처럼 실리콘 웨이퍼 상의 패턴이 지정 에칭 깊이에 도달할 때까지, 주요 에칭 단계(S1)와 보조 에칭 단계(S2)를 교대로 실행한다. 그 후 다시 마지막 회차의 주요 에칭 단계(S1)를 실행하며, 마지막 주요 에칭 단계(S1) 에칭이 완료되면, 목표 에칭 깊이를 갖는 패턴을 획득한다.
주요 에칭 단계(S1)와 보조 에칭 단계(S2)를 교대로 수행하는 순환 횟수는 구체적으로 지정 에칭 깊이와 형태 요건 등에 따라 설정할 수 있음에 유의한다. 높은 종횡비의 딥 실리콘 에칭 공정에 비해, 순환 횟수를 적당히 증가시켜, 보다 매끄러운 높은 종횡비의 패턴을 획득할 수 있다.
주요 에칭 단계(S1)와 보조 에칭 단계(S2)를 수행하는 과정에서, 생성된 상기 비휘발성 반응 생성물은 패턴의 측벽과 꼭대기부에 부착되어 보호층을 형성할 수 있다. 해당 보호층은 실리콘 에칭의 등방성을 억제하여, 실리콘 에칭의 이방성(즉, 깊이 방향의 에칭이 폭 방향보다 훨씬 크며, 심지어 깊이 방향의 에칭만 수행됨)을 보장할 수 있다. 동시에 이러한 비휘발성 반응 생성물은 패턴의 측벽 상에 부착되어 이와 마스크(예를 들어 이산화규소 마스크)의 에칭 선택비를 증가시킬 수도 있다. 따라서 마스크가 과도하게 에칭되는 것을 방지하여, 상기 "언더컷" 현상이 나타나는 것을 방지할 수 있다.
주요 에칭 단계(S1)와 보조 에칭 단계(S2)를 수행하는 과정에서 모두 실리콘과 반응하여 비휘발성 반응 생성물을 행성함으로써, 주요 에칭 단계(S1)와 보조 에칭 단계(S2)에서 수행하는 실리콘 에칭이 모두 이방성이 되도록 보장할 수 있으므로, 횡방향 에칭을 감소시킬 수 있다. 동시에, 보조 에칭 단계의 비휘발성 반응 생성물의 생성 속도가 주요 에칭 단계의 비휘발성 반응 생성물의 생성 속도보다 높게 함으로써, 보조 에칭 단계(S2)가 주요 에칭 단계(S1)에 상대적으로 동일 시간 내에 더 많은 비휘발성 반응 생성물을 생성하도록 만들어 패턴 측벽에 대한 보호를 강화할 수 있다. 따라서 후속적인 주요 에칭 단계(S1)에서 횡방향 에칭을 감소시킬 수 있다. 다시 말해, 보조 에칭 단계(S2)를 이용하여 충분한 두께의 보호층을 생성하여 횡방향 에칭을 감소시킬 수 있다. 횡방향 에칭의 감소는 한편으로는 과도한 횡방향 에칭으로 인해 스캘럽 현상이 일어나는 것을 방지할 수 있다. 따라서 패턴의 측벽의 거칠기가 현저하게 개선되어, 보다 매끄러운 측벽 형태를 획득할 수 있으므로, 후면 게이트 산화물 성장과 다결정 실리콘의 충진에 더욱 유리하다. 다른 한편으로는 꼭대기부 "언더컷" 현상(under cut)이 발생하는 것을 더욱 억제할 수 있다.
상기 보조 에칭 단계(S2)는 주로 더 많은 비휘발성 반응 생성물을 생성하여 횡방향 에칭을 감소시키는 데 사용됨에 유의한다. 이 경우, 선택적으로 상기 제2 혼합 가스에는 실리콘을 에칭할 수 있는 가스를 포함하지 않을 수 있다. 또는 실리콘을 에칭할 수 있는 가스를 포함하고, 보조 에칭 단계(S2)의 에칭 속도를 주요 에칭 단계(S1)의 에칭 속도보다 작도록 할 수 있다. 이는 소량의 실리콘을 에칭하는 데 도움이 된다. 동시에 더 많은 비휘발성 반응 생성물을 생성하여, 그 생성량이 패턴 측벽을 완전히 덮기에 충분하도록 함으로써 측벽의 평활도를 향상시킨다.
본 실시예는 각 회차의 보조 에칭 단계(S2)의 에칭 시간을 구체적으로 한정하지 않음에 유의한다. 또한 상이한 회차의 보조 에칭 단계(S2)의 에칭 시간은 같을 수도, 다를 수도 있다.
본 출원의 구체적인 다른 일 실시방식에 있어서, 상기 지정 에칭 깊이는 목표 에칭 깊이보다 작다. 상기 목표 에칭 깊이가 바로 최종 획득한 패턴의 에칭 깊이이다. 이 경우, 주요 에칭 단계(S1)와 보조 에칭 단계(S2)를 적어도 1회 교대로 실행한 후, 다시 1회의 주요 에칭 단계(S1)를 실행하여, 실리콘 웨이퍼 상의 패턴을 목표 에칭 깊이에 도달시킨다. 마지막 1회의 주요 에칭 단계(S1)를 실행함으로써, 측벽 상에 비교적 적은 비휘발성 반응 생성물을 형성할 수 있으며, 이는 측벽이 약간 기울어진 패턴을 획득하는 데 더욱 도움이 된다. 또한 주요 에칭 단계(S1)의 에칭 속도가 비교적 높기 때문에, 이는 더 빠르게 에칭 깊이를 목표 에칭 깊이에 도달시킬 수 있으므로, 전체 에칭 효율이 향상될 수 있다.
상기 지정 에칭 깊이는 목표 에칭 깊이보다 작거나 근접한 값일 수 있다. 물론 실제 적용에서, 상기 지정 에칭 깊이를 목표 에칭 깊이와 같게 만들 수도 있다. 이 경우, 주요 에칭 단계(S1)와 보조 에칭 단계(S2)를 적어도 1회 교대로 실행한 후 다시 1회의 주요 에칭 단계(S1)를 실행할 필요가 없다.
본 출원의 구체적인 일 실시방식에 있어서, 상기 제1 혼합 가스와 제2 혼합 가스 각각의 종류는 다양하다. 예를 들어, 제1 혼합 가스는 육불화황(SF6)을 포함할 수 있으며, 산소(O2), 브롬화수소(HBr), 사불화규소 및 사염화규소(SiF4) 중 하나 이상을 더 포함할 수 있다. 여기에서, 육불화황(SF6)은 실리콘 웨이퍼를 에칭하는 데 사용된다. 브롬화수소(HBr), 사불화규소(SiF4), 사염화규소(SiCl4)와 산소(O2) 등의 가스는 실리콘과 반응하여(직접 반응과 간접 반응을 포함할 수 있음) 이산화규소, 및 Si-Br-O, SiOFX, SiOClX 등 반응 생성물(중합체)을 형성할 수 있다. 에칭 공정을 수행할 때, 베이스 상에 인가된 하부 RF 전력을 통해, 베이스 상에 RF 바이어스 전압을 형성할 수 있다. 상기 RF 바이어스 전압은 플라즈마를 흡인하여 실리콘을 에칭할 수 있다. 동시에 이러한 비휘발성 반응 생성물을 흡인하여 패턴(트렌치 또는 비아)의 측벽 상에 부착시킬 수 있다.
상기 제1 혼합 가스는 실리콘(Si) 에칭 과정에서 주요 에칭 원리가 하기와 같다.
(1) SF6는 주요 에칭 가스로 사용되며, 이의 반응 과정은 하기와 같다.
SF6↑-→SxFy↑+Ｆ↑, Si+4Ｆ-→Si F4↑
(2) O2와 Si는 SiO2를 생성하며, SiO2는 측벽을 보호하는 데 사용된다.
(3) SiF4(SiCl4)와 산소 플라즈마는 SiOFX(SiOClX) 중합체를 생성한다. 상기 중합체는 패턴의 측벽 및 꼭대기부에 부착되어, 횡방향 에칭을 감소시킬 수 있다. 구체적인 반응 과정은 하기와 같다.
SiFx+O ->SiOFx
(4) HBr과 Si가 반응하여, Si-Br 중합체를 생성한다. 상기 중합체는 패턴의 측벽에 부착될 수 있다. 또한 O2와 Si-Br 중합체가 반응하여, SiO2와 Si-Br-O 중합체를 생성한다. 상기 중합체는 패턴의 측벽을 더 보호할 수 있다.
본 출원의 선택적 일 실시방식에 있어서, 제1 혼합 가스에는 헬륨(He)이 더 포함될 수 있다. 헬륨은 희석 가스로서, 공정 챔버의 압력 조건 하에서 다른 종류의 가스의 유량을 조절하도록 보장하는 데 사용된다. 예를 들어, 헬륨 유량을 증가시켜, 다른 종류의 가스의 유량을 감소시킬 수 있다. 그 외, 헬륨은 우수한 열전도성 가스로서, 에칭의 균일성을 향상시킬 수 있다.
본 출원의 구체적인 일 실시방식에 있어서, 제1 혼합 가스는 육불화황, 산소, 브롬화수소 및 사불화규소의 4가지 가스를 포함할 수 있다. 상술한 반응 원리를 기반으로, 다양한 가스의 유량을 설계할 수 있다. 예를 들어, 육불화황, 산소, 브롬화수소 및 사불화규소의 유량비는 (1.7 내지 2.3):(1.3 내지 1.7):(13 내지 17):1이다. 이러한 설정을 통해, 각 가스가 실리콘 에칭 과정에서 충분히 반응할 수 있도록 한다. 또한 에칭 속도가 보장된다는 전제 하에서, 비휘발성 반응 생성물의 생성량을 증가시켜, 패턴의 측벽을 효과적으로 보호한다. 바람직하게는, 육불화황, 산소, 브롬화수소 및 사불화규소의 유량비는 2:1.5:15:1이다. 해당 비율은 패턴의 측벽에 대한 보호 작용이 가장 바람직하다. 또한 여기에서 육불화황과 산소의 유량은 모두 10sccm 이상, 200sccm 이하일 수 있다. 브롬화수소는 선택적 공정 조절 가스로 사용될 수 있으며, 이의 유량은 5sccm 이상, 1000sccm 이하일 수 있다.
본 출원의 구체적인 다른 일 실시방식에 있어서, 주요 에칭 단계(S1)를 실행할 때, 상부 RF 전원에서 출력되는 상부 RF 전력(연속파)의 값 범위는 300W 이상, 2500W 이하일 수 있다. 하부 RF 전원에서 출력되는 하부 RF 전력(연속파)의 값 범위는 15W 이상, 800W 이하일 수 있다. 선택적으로, 상구 RF 전원과 하부 RF 전원의 주파수는 모두 13.56MHz일 수 있다. 공정 챔버 내의 압력(즉, 챔버 압력)의 값 범위는 10mT 이상, 90mT 이하일 수 있다. 베이스(예를 들어 정전 척)의 온도 범위는 100℃ 이하일 수 있으며, 바람직하게는 20℃ 이상, 80℃ 이하이다. 공정 챔버의 온도는 10℃ 이상, 40℃ 이하일 수 있다.
본 실시예에서 채택하는 에칭 방법은, 주요 에칭 단계(S1) 및 보조 에칭 단계(S2)가 모두 비교적 낮은 공정 압력 조건 하에서 수행될 수 있다. 따라서 에너지 소모가 적고 자원이 절약될 수 있다. 상기 전력, 압력 세기 및 온도 등의 매개변수는 본 실시예의 구체적인 일 실시방식일 뿐임에 유의한다. 본 실시예는 이를 한정하지 않는다.
제1 혼합 가스의 설계와 유사하게, 제2 혼합 가스도 산소, 브롬화수소, 사불화규소 및 사염화규소 중 하나 이상을 포함할 수 있다. 이를 기반으로 선택적으로 제2 혼합 가스도 적정량의 육불화황을 함유하여 에칭에 사용될 수 있다.
본 출원의 선택적 일 실시방식에 있어서, 제1 혼합 가스와 제2 혼합 가스가 산소, 브롬화수소, 사불화규소 및 사염화규소의 이 4가지 가스에 포함하는 가스 종류가 완전히 동일하면, 제1 혼합 가스가 이 4가지 가스에 포함하는 각 종류의 가스의 유량은 모두 제2 혼합 가스가 이 4가지 가스에 포함하는 동일 종류의 가스의 유량보다 작다. 즉, 주요 에칭 가스 중의 산소 및/또는 브롬화수소 및/또는 사불화규소 및/또는 사염화규소의 유량은 각각 보조 에칭 가스 중의 산소 및/또는 브롬화수소 및/또는 사불화규소 및/또는 사염화규소의 유량보다 작을 수 있다. 예를 들어, 주요 에칭 가스 중의 산소의 유량이 보조 에칭 가스 중의 산소의 유량보다 작다. 또는 주요 에칭 가스 중의 브롬화수소의 유량이 보조 에칭 가스 중의 브롬화수소의 유량보다 작다. 또는 주요 에칭 가스 중의 사불화규소의 유량이 보조 에칭 가스 중의 사불화규소의 유량보다 작다. 제1 혼합 가스와 제2 혼합 가스가 산소, 브롬화수소, 사불화규소 및 사염화규소의 이 4가지 가스에 포함하는 가스 종류가 적어도 부분적으로 상이하면(즉, 부분적으로 상이하거나 완전히 상이하면), 제1 혼합 가스에서 이 4가지 가스의 총 유량은 제2 혼합 가스에서 이 4가지 가스의 총 유량보다 작다. 이러한 설정을 통해, 보조 에칭 단계(S2)에서 충분히 많은 비휘발성 반응 생성물을 생성할 수 있도록 보장할 수 있다. 또한 횡방향 에칭을 더욱 감소시키고, 패턴의 측벽 및 꼭대기부에 더욱 효과적인 보호 작용을 나타낼 수 있다. 따라서 더 깊은 종횡비의 실리콘 에칭 과정에서 보다 우수한 측벽 형태를 획득하도록 보장할 수 있다.
본 출원의 구체적인 다른 일 실시방식에 있어서, 보조 에칭 단계(S2)를 실행할 때, 상부 RF 전원에서 출력되는 상부 RF 전력(연속파)의 값 범위는 500W 이상, 2000W 이하일 수 있다. 하부 RF 전원에서 출력되는 하부 RF 전력(연속파)의 값 범위는 50W 이상, 500W 이하일 수 있다. 상부 RF 전원과 하부 RF 전원의 주파수는 모두 13.56MHz일 수 있다. 공정 챔버 내의 압력(즉, 챔버 압력)의 값 범위는 10mT 이상, 100mT 이하이다. 공정 챔버의 온도는 10℃ 이상, 40℃ 이하일 수 있다. 여기에서 전력, 압력 세기 및 온도 등의 매개변수는 본 실시예의 구체적인 일 실시방식일 뿐임에 유의한다. 본 실시예는 이를 한정하지 않는다.
본 출원의 선택적 일 실시방식에 있어서, 1차 주요 에칭 단계(S1)를 실행하기 전에 하기 단계를 더 포함한다.
사전 에칭 단계: 사전 에칭 가스를 채택하여 플라즈마 에칭 공정을 수행하여 실리콘 웨이퍼를 에칭하고 실리콘 웨이퍼 표면의 산화층을 제거한다.
사전 에칭 가스는 사불화탄소(CF4) 또는 기타 불소 함유 탄화수소 유기 가스(CHxFy)의 하나 이상의 조합을 포함하여, 실리콘 표면의 산화층을 제거할 수 있다.
본 출원의 전형적인 일 실시예에 있어서, 실리콘 웨이퍼의 임계 치수는 0.3μm이고, 패턴의 목표 에칭 깊이는 1.6μm이 요구된다. 목표 종횡비는 약 5:1이다. 하기 표 1을 참조하면, 상기 에칭 방법은 4개 단계로 나눌 수 있다.
제1 단계: 순차적으로 수행하는 사전 에칭 단계, 1차 주요 에칭 단계(S1) 및 1차 보조 에칭 단계(S2)를 포함한다. 여기에서 1차 주요 에칭 단계(S1)를 수행할 때, 지정 종횡비가 1:1이 될 때까지 에칭할 경우, 1차 보조 에칭 단계(S2)로 전환할 수 있다. 1차 보조 에칭 단계(S2)의 에칭 시간은 약 2초 내지 3초이다.
제2 단계: 순차적으로 수행하는 2차 주요 에칭 단계(S1) 및 2차 보조 에칭 단계(S2)를 포함한다. 여기에서 2차 주요 에칭 단계(S1)를 수행할 때, 지정 종횡비가 2:1이 될 때까지 에칭할 경우, 2차 보조 에칭 단계(S2)로 전환할 수 있다. 2차 보조 에칭 단계(S2)의 에칭 시간은 약 2초 내지 3초이다.
제3 단계: 순차적으로 수행하는 3차 주요 에칭 단계(S1) 및 3차 보조 에칭 단계(S2)를 포함한다. 여기에서 3차 주요 에칭 단계(S1)를 수행할 때, 지정 종횡비가 3:1이 될 때까지 에칭할 경우, 3차 보조 에칭 단계(S2)로 전환할 수 있다. 3차 보조 에칭 단계(S2)의 에칭 시간은 약 2초 내지 3초이다.
제4 단계: 순차적으로 수행하는 4차 주요 에칭 단계(S1), 4차 보조 에칭 단계(S2) 및 5차 주요 에칭 단계(S1)를 포함한다. 여기에서 4차 주요 에칭 단계(S1)를 수행할 때, 지정 종횡비가 4:1이 될 때까지 에칭할 경우, 4차 보조 에칭 단계(S2)로 전환할 수 있다. 4차 보조 에칭 단계(S2)의 에칭 시간은 약 2초 내지 3초이다. 지정 종횡비가 5:1이 될 때까지 5차 주요 에칭 단계(S1)를 수행하여, 도 5a 내지 도 5e에 도시된 바와 같이 측벽이 매끄럽고 꼭대기부에 언더컷이 없는 에칭 패턴 형상을 획득한다.
본 실시에에 채택된 에칭 방법의 각 단계와 매개변수의 대조표
제1
단계		 사전 에칭
단계		 챔버 압력 8mT, 상부 RF 전력 400W, 하부 RF 전력 150W, CF4 유량 100sccm, 공정 챔버 온도 20℃, 공정 시간 4초.
1차 주요 에칭 단계(S1) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, SF6 유량 85sccm, 02 유량 70sccm, HBr 유량 620sccm(사불화규소와 사염화규소를 적정량 첨가 가능), 공정 챔버 온도 20℃.
1차 보조 에칭 단계(S2) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, 02 유량 70sccm, HBr 유량 620sccm, 사불화규소 유량 40sccm, 공정 챔버 온도 20℃.
제2
단계		 2차 주요 에칭 단계(S1) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, SF6 유량 85sccm, 02 유량 70sccm, HBr 유량 620sccm(사불화규소와 사염화규소를 적정량 첨가 가능), 공정 챔버 온도 20℃.
2차 보조 에칭 단계(S2) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, 02 유량 70sccm, HBr 유량 620sccm, 사불화규소 유량 40sccm, 공정 챔버 온도 20℃.
제3
단계		 3차 주요 에칭 단계(S1) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, SF6 유량 85sccm, 02 유량 70sccm, HBr 유량 620sccm(사불화규소와 사염화규소를 적정량 첨가 가능), 공정 챔버 온도 20℃.
3차 보조 에칭 단계(S2) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, 02 유량 70sccm, HBr 유량 620sccm, 사불화규소 유량 40sccm, 공정 챔버 온도 20℃.
제4 단계 4차 주요 에칭 단계(S1) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, SF6 유량 85sccm, 02 유량 70sccm, HBr 유량 620sccm(사불화규소와 사염화규소를 적정량 첨가 가능), 공정 챔버 온도 20℃.
4차 보조 에칭 단계(S2) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, 02 유량 70sccm, HBr 유량 620sccm, 사불화규소 유량 40sccm, 공정 챔버 온도 20℃.
5차 주요 에칭 단계(S1) 챔버 압력 50mT, 상부 RF 전력 1000W, 하부 RF 전력 210W, SF6 유량 85sccm, 02 유량 70sccm, HBr 유량 620sccm(사불화규소와 사염화규소를 적정량 첨가 가능), 공정 챔버 온도 20℃.
요약하면, 본 실시예에서 제공하는 실리콘 웨이퍼의 에칭 방법은, 적어도 1회의 주요 에칭 단계와 보조 에칭 단계를 교대로 실행하는 단계를 포함한다. 주요 에칭 단계에서 채택하는 제1 혼합 가스는 실리콘 웨이퍼를 에칭할 수 있다. 또한 상기 제1 혼합 가스와 보조 에칭 단계에서 채택하는 제2 혼합 가스는 모두 에칭 과정에서 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있다. 상기 비휘발성 반응 생성물은 패턴의 측벽과 꼭대기부에 부착되어 보호층을 형성할 수 있다. 이는 실리콘 에칭의 등방성을 억제하여 실리콘 에칭의 이방성을 보장한다. 동시에 보조 에칭 단계의 비휘발성 반응 생성물의 생성 속도가 주요 에칭 단계의 비휘발성 반응 생성물의 생성 속도보다 크도록 하여, 보조 에칭 단계가 주요 에칭 단계에 상대적으로 동일 시간 내에 더 많은 비휘발성 반응 생성물을 생성할 수 있도록 한다. 이를 통해 패턴 측벽에 대한 보호를 강화하여, 다음 주요 에칭 단계에서의 횡방향 에칭을 감소시킬 수 있다. 횡방향 에칭의 감소는 한편으로는 과도한 횡방향 에칭으로 인해 스캘럽 현상이 일어나는 것을 방지할 수 있다. 따라서 패턴의 측벽의 거칠기가 현저하게 개선되어, 보다 매끄러운 측벽 형태를 획득할 수 있으므로, 후면 게이트 산화물 성장과 다결정 실리콘의 충진에 더욱 유리하다. 다른 한편으로는 꼭대기부 "언더컷" 현상(under cut)이 발생하는 것을 더욱 억제할 수 있다.
상기 실시예는 본 출원의 원리를 설명하기 위해 사용된 예시적인 실시예일 뿐이며, 본 출원은 이에 한정되지 않음을 이해할 수 있다. 본 출원이 속한 기술 분야에서 통상의 지식을 가진 자는 본 출원의 사상과 본질을 벗어나지 않고 다양한 수정 및 개선을 진행할 수 있다. 이러한 수정 및 개선은 본 출원의 보호 범위로 간주된다.
본 출원의 설명에서 용어 "중심", "상", "하", "전", "후", "좌", "우", "수직", "수평", "꼭대기", "바닥", "안", "밖" 등이 가리키는 방향 또는 위치 관계는 첨부 도면에 도시된 방향 또는 위치 관계를 기반으로 한다. 이는 본 출원을 간략하게 설명하기 위한 것일 뿐이며, 가리키는 장치 또는 요소가 반드시 특정한 방향을 갖거나 특정한 방향으로 구성 및 조작되어야 함을 지시하거나 암시하지 않는다. 따라서 이는 본 출원을 제한하는 것으로 이해되어서는 안 된다.
용어 "제1", "제2"는 설명을 위한 목적으로만 사용되며, 상대적인 중요성을 지시 또는 암시하거나 표시된 기술적 특징의 수량을 암시적으로 나타내는 것으로 이해될 수 없다. 여기에서 "제1", "제2"로 한정되는 특징은 하나 이상의 해당 특징을 명시적 또는 암시적으로 포함할 수 있다. 본 출원의 설명에서 달리 언급되지 않는 한, "복수"의 의미는 2개 또는 2개 이상이다.
본 출원의 설명에 있어서, 별도로 명시하거나 한정하지 않는 한, 용어 "장착", "상호 연결", "연결"은 넓은 의미로 해석되어야 한다. 예를 들어, 이는 고정 연결, 분리 가능한 연결 또는 일체형 연결일 수 있다. 또한 직접적인 연결일 수 있으며, 중간 매개체를 통한 간접적인 연결일 수도 있고, 두 요소 내부의 연통일 수도 있다. 본 출원이 속한 기술분야에서 통상의 기술자는 구체적인 상황에 따라 본 출원에서 상술한 용어의 구체적인 의미를 이해할 수 있다.
본 명세서의 설명에서 구체적인 특징, 구조, 재료 또는 특성은 임의 하나 이상의 실시예 또는 예시에서 적합한 방식으로 결합할 수 있다.
상기 내용은 본 출원의 일부 실시방식일 뿐이다. 본 기술분야에서 통상의 지식을 가진 자는 본 발명의 원리에서 벗어나지 않고 일부 개선 및 수정을 수행할 수 있다. 이러한 개선 및 수정은 본 출원의 보호 범위에 속하는 것으로 보아야 한다.

Claims (11)

  1. 실리콘 웨이퍼의 에칭 방법에 있어서,
    주요 에칭 단계: 제1 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행하여, 상기 실리콘 웨이퍼 상의 패턴이 지정 종횡비에 도달할 때까지, 상기 실리콘 웨이퍼를 에칭하는 단계 - 상기 제1 혼합 가스는 실리콘을 에칭하고 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정됨 - ; 및
    보조 에칭 단계: 제2 혼합 가스를 채택하여 플라즈마 에칭 공정을 수행하는 단계 - 상기 제2 혼합 가스는 실리콘과 반응하여 비휘발성 반응 생성물을 생성할 수 있도록 설정되고, 상기 보조 에칭 단계의 상기 비휘발성 반응 생성물의 생성 속도는 상기 주요 에칭 단계의 상기 비휘발성 반응 생성물의 생성 속도보다 큼 - ;를 포함하고,
    상기 실리콘 웨이퍼 상의 패턴이 지정 에칭 깊이에 도달할 때까지, 상기 주요 에칭 단계와 상기 보조 에칭 단계를 적어도 1회 교대로 실행하는 것을 특징으로 하는 에칭 방법.
  2. 제1항에 있어서,
    상기 지정 에칭 깊이는 목표 에칭 깊이보다 작고,
    상기 주요 에칭 단계와 상기 보조 에칭 단계를 적어도 1회 교대로 실행한 후, 다시 상기 주요 에칭 단계를 1회 실행하여, 상기 실리콘 웨이퍼 상의 패턴을 상기 목표 에칭 깊이에 도달시키는 것을 특징으로 하는 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    매회 상기 주요 에칭 단계가 완료된 후 도달하는 상기 지정 종횡비는 N-1:1 이상, N:1 이하이고, 여기에서 N은 상기 주요 에칭 단계의 시퀀스 번호인 것을 특징으로 하는 에칭 방법.
  4. 제3항에 있어서,
    상기 지정 종횡비는 3:1 이상, 5:1 이하인 것을 특징으로 하는 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 보조 에칭 단계의 실행 시간은 2초 이상, 3초 이하인 것을 특징으로 하는 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 혼합 가스는 육불화황을 포함하고, 산소, 브롬화수소, 사불화규소 및 사염화규소 중 하나 이상을 더 포함하고, 상기 제2 혼합 가스는 산소, 브롬화수소, 사불화규소 및 사염화규소 중 하나 이상을 포함하는 것을 특징으로 하는 에칭 방법.
  7. 제6항에 있어서,
    상기 제1 혼합 가스와 제2 혼합 가스가 산소, 브롬화수소, 사불화규소 및 사염화규소의 이 4가지 가스에 포함하는 가스 종류가 완전히 동일하면, 상기 제1 혼합 가스가 이 4가지 가스에 포함하는 각 종류의 가스의 유량은 모두 상기 제2 혼합 가스가 이 4가지 가스에 포함하는 동일 종류의 가스의 유량보다 작고,
    상기 제1 혼합 가스와 제2 혼합 가스가 산소, 브롬화수소, 사불화규소 및 사염화규소의 이 4가지 가스에 포함하는 가스 종류가 적어도 부분적으로 상이하면, 상기 제1 혼합 가스에서 이 4가지 가스의 총 유량은 상기 제2 혼합 가스에서 이 4가지 가스의 총 유량보다 작은 것을 특징으로 하는 에칭 방법.
  8. 제6항에 있어서,
    상기 제2 혼합 가스는 육불화황을 더 포함하는 것을 특징으로 하는 에칭 방법.
  9. 제6항에 있어서,
    상기 제1 혼합 가스는 육불화황, 산소, 브롬화수소 및 사불화규소를 포함하고, 상기 육불화황, 산소, 브롬화수소 및 사불화규소의 유량비는 (1.7 내지 2.3):(1.3 내지 1.7):(13 내지 17):1인 것을 특징으로 하는 에칭 방법.
  10. 제1항, 제2항 또는 제6항에 있어서,
    상기 주요 에칭 단계를 실행할 때, 상부 RF 전력은 300W 이상, 2500W 이하이고, 하부 RF 전력은 15W 이상, 800W 이하이고, 챔버 압력은 10mT 이상, 90mT 이하이고,
    상기 보조 에칭 단계를 실행할 때, 상부 RF 전력은 500W 이상, 2000W 이하이고, 하부 RF 전력은 50W 이상, 500W 이하이고, 챔버 압력은 10mT 이상, 100mT 이하인 것을 특징으로 하는 에칭 방법.
  11. 제1항에 있어서,
    1차 상기 주요 에칭 단계를 실행하기 전에,
    사전 에칭 가스를 채택하여 플라즈마 에칭 공정을 수행하여 상기 실리콘 웨이퍼를 에칭하고 상기 실리콘 웨이퍼 표면의 산화층을 제거하는 사전 에칭 단계를 더 포함하는 것을 특징으로 하는 에칭 방법.
KR1020237015700A 2020-11-16 2021-11-15 실리콘 웨이퍼의 에칭 방법 KR20230084280A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011281017.0 2020-11-16
CN202011281017.0A CN112466749B (zh) 2020-11-16 2020-11-16 硅片的刻蚀方法
PCT/CN2021/130553 WO2022100725A1 (zh) 2020-11-16 2021-11-15 硅片的刻蚀方法

Publications (1)

Publication Number Publication Date
KR20230084280A true KR20230084280A (ko) 2023-06-12

Family

ID=74836363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015700A KR20230084280A (ko) 2020-11-16 2021-11-15 실리콘 웨이퍼의 에칭 방법

Country Status (6)

Country Link
US (1) US20240006182A1 (ko)
JP (1) JP2023549813A (ko)
KR (1) KR20230084280A (ko)
CN (1) CN112466749B (ko)
TW (1) TWI784796B (ko)
WO (1) WO2022100725A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466749B (zh) * 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331979B2 (ja) * 1997-08-29 2002-10-07 株式会社デンソー 半導体のエッチング方法
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
CN101962773B (zh) * 2009-07-24 2012-12-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103077920A (zh) * 2011-10-25 2013-05-01 上海华虹Nec电子有限公司 改善硅通孔横向开口的干法刻蚀方法
CN105720002B (zh) * 2014-12-03 2019-04-23 北京北方华创微电子装备有限公司 斜孔刻蚀方法
CN108364867B (zh) * 2018-02-28 2019-04-30 清华大学 深硅刻蚀方法
CN110137080A (zh) * 2019-05-22 2019-08-16 长江存储科技有限责任公司 半导体器件的形成方法
CN112466749B (zh) * 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法

Also Published As

Publication number Publication date
CN112466749B (zh) 2023-11-14
US20240006182A1 (en) 2024-01-04
TWI784796B (zh) 2022-11-21
WO2022100725A1 (zh) 2022-05-19
CN112466749A (zh) 2021-03-09
JP2023549813A (ja) 2023-11-29
TW202221790A (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
JP6219558B2 (ja) ３ｄフラッシュ構造用のエッチングプロセス
KR101377866B1 (ko) 고 종횡비 피처들 및 연관된 구조체들을 형성하기 위한 선택적 식각 화학물들
US7682980B2 (en) Method to improve profile control and N/P loading in dual doped gate applications
US20040175950A1 (en) Method to improve profile control and n/p loading in dual doped gate applications
KR100255405B1 (ko) 드라이에칭방법
TWI515790B (zh) Wafer etching method
KR102082803B1 (ko) 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
JP3331979B2 (ja) 半導体のエッチング方法
KR20230084280A (ko) 실리콘 웨이퍼의 에칭 방법
CN110911344B (zh) 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构
CN111627820B (zh) 屏蔽栅场效应晶体管及其制备方法
KR100792365B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
CN105097440A (zh) 一种深硅刻蚀方法
CN109390227B (zh) 一种小线宽垂直型沟槽的刻蚀方法
JP5154013B2 (ja) ドライエッチング方法
CN104733368B (zh) 浅沟槽隔离结构的减薄方法
EP3940750A1 (en) Process for semiconductor etching
EP4300545A1 (en) Control of trench profile angle in sic semiconductors
CN106847689B (zh) 一种深硅刻蚀工艺
KR100573827B1 (ko) 반도체 소자의 콘택 형성 방법
CN117690788A (zh) 氧化层沟槽形成方法及半导体器件
KR20040071962A (ko) 게이트 전극 에칭 방법
KR20080088295A (ko) 플라즈마 에칭 방법,플라즈마 처리장치, 제어프로그램 및컴퓨터 판독가능한 기억매체
KR20060112854A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal