CN112466749B - 硅片的刻蚀方法 - Google Patents

硅片的刻蚀方法 Download PDF

Info

Publication number
CN112466749B
CN112466749B CN202011281017.0A CN202011281017A CN112466749B CN 112466749 B CN112466749 B CN 112466749B CN 202011281017 A CN202011281017 A CN 202011281017A CN 112466749 B CN112466749 B CN 112466749B
Authority
CN
China
Prior art keywords
etching
auxiliary
etching gas
silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011281017.0A
Other languages
English (en)
Other versions
CN112466749A (zh
Inventor
朱海云
蒋中伟
王京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202011281017.0A priority Critical patent/CN112466749B/zh
Publication of CN112466749A publication Critical patent/CN112466749A/zh
Priority to KR1020237015700A priority patent/KR20230084280A/ko
Priority to US18/252,705 priority patent/US20240006182A1/en
Priority to PCT/CN2021/130553 priority patent/WO2022100725A1/zh
Priority to TW110142407A priority patent/TWI784796B/zh
Priority to JP2023528429A priority patent/JP7530519B2/ja
Application granted granted Critical
Publication of CN112466749B publication Critical patent/CN112466749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

本申请提供一种硅片的刻蚀方法，包括交替执行的以下步骤：主刻蚀步骤：向半导体工艺设备的工艺腔室内通入主刻蚀气体，以对所述硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔；辅刻蚀步骤：向所述工艺腔室内通入辅刻蚀气体，以继续对执行了所述主刻蚀步骤的硅片进行刻蚀，所述辅刻蚀气体中至少含有一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体对硅片的刻蚀速率小于所述主刻蚀气体对硅片的刻蚀速率；其中，在不同的主刻蚀步骤中，所述指定深宽比不同。应用本申请，可以解决现有技术中高深宽比的深硅刻蚀容易出现侧壁形貌粗糙、不平整的问题。

Description

硅片的刻蚀方法
技术领域
本发明涉及半导体工艺技术领域，具体地，涉及一种的硅片的刻蚀方法。
背景技术
等离子体刻蚀工艺被广泛应用于半导体制备过程中。等离子体的各向异性刻蚀特性使得集成电路元器件的尺寸得以进一步缩小，从而为集成电路后来几十年的持续繁荣打下了坚实基础。
而随着集成电路元器件尺寸的不断缩小，摩尔定律(集成电路上可以容纳的晶体管数目在大约每经过24个月便会增加一倍)的极限越来越近，人们试图在硅片的垂直方向上制造更多的空间，从而放置更多的电子元器件。应用高深宽比刻蚀工艺可以制备更加精细的微纳结构，但是在高深宽比刻蚀工艺如深槽硅的刻蚀中，刻蚀孔侧壁从顶部到底部的钝化存在不均匀的特性，这很容易出现侧壁形貌粗糙、不平整的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种硅片的刻蚀方法，解决现有技术中高深宽比的深硅刻蚀容易出现侧壁形貌粗糙、不平整的问题。
为实现本发明的目的而提供一种硅片的刻蚀方法，包括交替执行的以下步骤：
主刻蚀步骤：向半导体工艺设备的工艺腔室内通入主刻蚀气体，以对所述硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔；
辅刻蚀步骤：向所述工艺腔室内通入辅刻蚀气体，以继续对执行了所述主刻蚀步骤的硅片进行刻蚀，所述辅刻蚀气体中至少含有一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体对硅片的刻蚀速率小于所述主刻蚀气体对硅片的刻蚀速率；
其中，在不同的主刻蚀步骤中，所述指定深宽比不同。
可选地，所述主刻蚀气体中包括至少一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体与硅反应生成不挥发性反应产物的速率大于所述主刻蚀气体与硅反应生成不挥发性反应产物的速率。
可选地，当所述沟槽的深宽比达到预设深宽比时，再执行一次所述辅刻蚀步骤和所述主刻蚀步骤，获得具有目标深度的沟槽或者获得通孔。
可选地，所述指定深宽大于等于N-1：1且小于等于N：1，其中，N为主刻蚀步骤的次序号。
可选地，所述预设深宽比大于等于3：1且小于等于5：1。
可选地，所述辅刻蚀步骤的执行时长大于等于2s且小于等于3s。
可选地，所述辅刻蚀气体包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种；所述主刻蚀气体包括六氟化硫，还包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种；且所述主刻蚀气体和所述辅刻蚀气体之间满足以下关系中的至少一者：
所述主刻蚀气体中的氧气的流量小于所述辅刻蚀气体中的氧气的流量；
所述主刻蚀气体中的溴化氢的流量小于所述辅刻蚀气体中的溴化氢的流量；
所述主刻蚀气体中的四氟化硅的流量小于所述辅刻蚀气体中的四氟化硅的流量。
可选地，所述主刻蚀气体包括六氟化硫、氧气、溴化氢及四氟化硅，且六氟化硫、氧气、溴化氢及四氟化硅的流量比为(1.7-2.3):(1.3-1.7):(13-17):1。
可选地，当执行所述主刻蚀步骤时，所述工艺腔室的上射频电源的功率大于等于300W且小于等于2500W，下射频电源的功率大于等于15W且小于等于800W，所述工艺腔室内的压力大于等于10mT且小于等于90mT；
当执行所述辅刻蚀步骤时，所述工艺腔室的上射频电源的功率大于等于500W且小于等于2000W，下射频电源的功率大于等于50W且小于等于500W，所述工艺腔室内的压力大于等于10mT且小于等于100mT。
可选地，在所述向工艺腔室内通入主刻蚀气体之前，还包括：
向所述工艺腔室内通入预刻蚀气体，对所述硅片进行刻蚀，以去除所述硅片表面的氧化层。
本申请具有以下有益效果：
本申请提供的硅片的刻蚀方法，包括交替执行的主刻蚀步骤和辅刻蚀步骤，且辅刻蚀步骤采用的辅刻蚀气体能在刻蚀过程中与硅反应生成不挥发性反应产物，该不挥发性反应产物可以附着在刻蚀图形的侧壁和顶部，形成保护层，抑制了硅刻蚀的各向同性，保证了硅刻蚀为各向异性进行，从而避免了扇贝效应的产生，使得刻蚀图形的侧壁的粗糙度得以明显改善，获得了更为平滑的侧壁形貌，更有利于后面栅氧生长和多晶硅的填充。且可使得横向刻蚀减弱，进一步抑制了顶部under cut(“吃边”现象)的产生。
附图说明
图1为现有技术中具有扇贝效应的沟槽形貌图；
图2为现有技术中具有“吃边”现象的沟槽形貌图；
图3为现有技术中具有陡直侧壁的沟槽形貌图；
图4为本申请实施例提供的硅片的刻蚀方法的流程示意图；
图5a-图5e为采用本申请实施例提供的硅片的刻蚀方法获得的沟槽形貌图。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”和“该”也可包括复数形式。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面结合附图以具体的实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本实施例对现有技术中高深宽比刻蚀工艺过程中出现侧壁形貌粗糙、不平整等问题的原因进行了研究分析，发现：当采用刻蚀和沉积交替执行的方法进行高深宽比刻蚀工艺时，由于刻蚀气体的化学活性较强，刻蚀的图形表现为各向同性刻蚀，即侧边腐蚀强烈，虽然采用刻蚀和沉积交替进行，沉积的保护层可以对已经形成的刻蚀图形的侧壁进行保护，但是保护层无法抑制各向同性刻蚀，因此，多个循环后，可能会导致侧壁出现如图1所示的扇贝效应(Scallop)。另外，当刻蚀深度达到一定程度时，顶部在长期受到刻蚀气体腐蚀的情况下，还会出现如图2所示的under cut(“吃边”现象)，继而造成关键尺寸的损失。并且该刻蚀和沉积交替的工艺只能得到如图3所示的陡直的侧壁形貌，而对于TSV(硅通孔刻蚀)、IGBT(绝缘栅双极形晶体管)等功率器件来说，略倾斜的沟槽角度更利用于栅氧的生成及多晶硅的增充。
基于上述分析研究，本实施例提供一种硅片的刻蚀方法(下述简称刻蚀方法)，可适用于任意等离子体刻蚀设备，应用于集成电路MEMS(微机电系统)、TSV及IGBT等领域的硅深孔及沟槽刻蚀工艺中，以获得高深宽比的刻蚀图形。其中。硅片可以是单晶硅，也可以是多晶硅。刻蚀图形可以是截面为矩形的沟槽，也可以是截面为圆形的通孔或凹槽，本实施对此不作具体限定。如图4所示，本实施例提供的硅片的刻蚀方法可以包括交替执行主刻蚀步骤S1和辅刻蚀步骤S2，其中：
主刻蚀步骤S1，向半导体工艺设备的工艺腔室内通入主刻蚀气体，并对主刻蚀气体进行等离子化，以对硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔。
在本实施例中，可基于电感耦合等离子刻蚀设备，在较低的工艺压力条件下进行该主刻蚀步骤S1。主刻蚀步骤S1可视为主要进行刻蚀的步骤，主刻蚀气体可理解为主要作用为进行刻蚀的气体，其可以包括现有的任意能够对硅片进行刻蚀的工艺气体，本实施例对此不作具体限定。可以理解的是，由于随着刻蚀时间及主刻蚀步骤S1与辅刻蚀步骤S2交替执行次数的增加，刻蚀的总深度不断加深，所以，在不同的主刻蚀步骤S1中，指定深宽比不同。
于本申请一具体实施方式中，刻蚀气体中可以至少含有一种能够与硅反应生成不挥发性反应产物的气体，则在刻蚀过程中，该不挥发性反应产物可以附着在刻蚀图形的侧壁上，形成侧壁的保护层，从而保证对硅片的刻蚀是各向异性进行的(即深度方向的刻蚀远大于宽度方向，甚至只进行深度方向的刻蚀)。需要说明的是，本实施例对该能够与硅反应生成不挥发性反应产物的气体不作具体限定，只要采用包含该气体的主刻蚀气体刻蚀硅片的过程中能够产生可以保护刻蚀图形的侧壁的保护层即可。
具体地，主刻蚀气体可以包括六氟化硫，还可以包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种。其中，六氟化硫(SF6)为主刻蚀气体，溴化氢(HBr)、四氟化硅(SiF4)、四氯化硅(SiCl4)与氧气(O2)等气体可以与硅反应(可包括直接反应和间接反应)，形成二氧化硅，以及Si-Br-O、SiOFX、SiOClX等反应产物(聚合物)，在偏压的作用下，底部的硅被不断刻蚀，同时这些不挥发性反应产物可以附着在刻蚀图形(沟槽或通孔)的侧壁上，以保证刻蚀是各向异性进行的，从而提高侧壁的平滑度，避免出现上述的扇贝效应。同时，这些不挥发性反应产物附着在刻蚀图形的侧壁上还可以增加Si/OX(二氧化硅掩膜)的刻蚀选择比，从而避免过多的刻蚀掩膜，可避免出现上述的“吃边”现象。
上述主刻蚀气体在深硅刻蚀过程中的主要刻蚀原理如下：
(1)SF6气体是主要刻蚀气体，
SF6↑—→SxFy↑+SxFy+↑+F↑，Si+4F—→Si F4↑
(2)O2与Si形成SiO2，对侧壁进行保护。
(3)SiF4(SiCl4)与氧等离子体形成SiOFx(SiOClX)聚合物，附着在刻蚀图形的侧壁及顶部以减弱横向刻蚀，SiFx+O—>SiOFx。
(4)HBr与Si反应，形成Si-Br聚合物粘附在侧壁，O2与Si-Br聚合物反应，形成SiO2和Si-Br-O聚合物，可以进一步对侧壁进行保护。
另外，主刻蚀气体中还可以包括氦气，氦气可作为稀释气体，以在保证工艺腔室的压力条件下减小其它主刻蚀气体的流量，且氦气作为良好的导热气体，可以保证刻蚀的均匀性。
于本申请一具体实施方式中，主刻蚀气体可以包括六氟化硫、氧气、溴化氢及四氟化硅四种气体，可以根据上述反应原理，设计各种气体的流量，例如，六氟化硫、氧气、溴化氢及四氟化硅的流量比为(1.7-2.3):(1.3-1.7):(13-17):1，以使各种气体在深硅刻蚀过程中能够充分反应，在保证刻蚀速率的前提下，能够生成足够多的不挥发性反应产物，以对刻蚀图形的侧壁起到有效的保护作用。优选地，六氟化硫、氧气、溴化氢及四氟化硅的流量比为2:1.5:15:1。进一步地，其中SF6和O2的流量可以为10～200sccm，HBr可作为可选工艺调节气体，其气体流量可以为5～1000sccm。
于本申请另一具体实施方式中，主刻蚀步骤S1中，对主刻蚀气体进行等离子化时，刻蚀机台的上射频电源(连续波)的功率的取值范围可以为300W-2500W，下射频电源(连续波)的功率的取值范围可以为15W-800W，上射频电源和下射频电源的频率可以均为13.56MHz，工艺腔室内的压力的取值范围可以为10mT-90mT，静电吸盘的温度范围可以为小于等于100℃，优选20～80℃，工艺腔室的温度可以为10℃-40℃。本实施例中，没有专门的沉积步骤，主刻蚀步骤S1及下述的辅刻蚀步骤S2可以在较低的工艺压力条件下进行，从而可降低能耗，节省资源。需要说明的是，这里的功率、压强及温度等参数只是本实施例的一种具体实施方式，本实施例并不以此为限。
辅刻蚀步骤S2，向工艺腔室内通入辅刻蚀气体，并对辅刻蚀气体进行等离子化，以继续对执行了主刻蚀步骤S1的硅片进行刻蚀，辅刻蚀气体中可至少含有一种气体能够与硅反应生成不挥发性反应产物；且辅刻蚀气体对硅片的刻蚀速率小于主刻蚀气体对硅片的刻蚀速率。
在本实施例中，与主刻蚀步骤S1的实施类似，可基于电感耦合等离子刻蚀设备，在较低的工艺压力条件下进行该辅刻蚀步骤S2。辅刻蚀步骤S2可视为进行辅助刻蚀的步骤，而辅刻蚀气体可理解为：与主刻蚀气体相比，相同时间内与硅反应可生成更多的不挥发性反应产物。辅刻蚀气体也可以包括现有的任意能够对硅片进行刻蚀的工艺气体，其对硅片的刻蚀速率小于主刻蚀气体对硅片的刻蚀速率，以刻蚀少量硅片而生成更多的不挥发性反应产物，以防持续执行主刻蚀步骤S1，当刻蚀深度较深时，不挥发性反应产物无法完全覆盖刻蚀图形的侧壁，导致侧壁平滑度降低等。本实施例对辅刻蚀气体的具体种类不作具体限定，只要采用该辅刻蚀气体刻蚀硅片的过程中，在相同时间内能够产生可以保护刻蚀图形的侧壁的保护层即可。本实施例对辅刻蚀步骤S2的刻蚀时长也不作具体限定，且每次辅刻蚀步骤S2的时长可以相同也可以不同。
于本申请另一具体实施方式中，辅刻蚀气体与硅反应生成不挥发性反应产物的速率大于主刻蚀气体与硅反应生成不挥发性反应产物的速率，可理解为：与主刻蚀气体相比，辅刻蚀气体在相同时间内与硅反应生成更多的不挥发性反应产物，可进一步保证不挥发性反应产物完全覆盖刻蚀图形的侧壁，保证侧壁的平滑度。
与主刻蚀气体的设计类似，辅刻蚀气体也可以包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种，也可以含有适量的六氟化硫。且主刻蚀气体中的氧气和/或溴化氢和/或四氟化硅和/或四氯化硅的流量可分别小于辅刻蚀气体中的氧气和/或溴化氢和/或四氟化硅和/或四氯化硅的流量。例如，主刻蚀气体中的氧气的流量小于辅刻蚀气体中的氧气的流量；或者，主刻蚀气体中的溴化氢的流量小于辅刻蚀气体中的溴化氢的流量；或者，主刻蚀气体中的四氟化硅的流量小于辅刻蚀气体中的四氟化硅的流量。即，若主刻蚀气体与辅刻蚀气体包括上述四种气体中的同一种，则辅刻蚀气体中该气体的流量应大于主刻蚀气体中该气体的流量；或者，主刻蚀气体与辅刻蚀气体包括上述四种气体中的不同气体(可以部分相同)，则可以令辅刻蚀气体中含有的上述四种气体的总流量大于主刻蚀气体中含有的上述四种气体的总流量，以保证能够产生足够多的不挥发性反应产物，进一步减少横向刻蚀，对刻蚀图形的侧壁及顶部起到更有效的保护作用，从而保证在更深深宽比硅刻蚀过程中获得更好的侧壁形貌。
于本申请另一具体实施方式中，辅刻蚀步骤S2中，对辅刻蚀气体进行等离子化时，刻蚀机台的上射频电源(连续波)的功率的取值范围可以为500W-2000W，下射频电源(连续波)的功率的取值范围可以为50W-500W，上射频电源和下射频电源的频率可以均为13.56MHz，工艺腔室内的压力的取值范围为10mT-100mT，工艺腔室的温度可以为10℃-40℃。需要说明的是，这里的功率、压强及温度等参数只是本实施例的一种具体实施方式，本实施例并不以此为限。
于本申请另一具体实施方式中，可以当硅片上的沟槽的深宽比达到预设深宽比时，再执行一次辅刻蚀步骤S2和主刻蚀步骤S1，直至获得具有目标深度的沟槽或者获得通孔。
在本实施例中，目标深度可以是任意能够刻蚀的深度，预设深宽比可以为一小于并接近最大深宽比的数值，以防最后一次刻蚀深度较大，影响沟槽的侧壁平滑度，最大深宽比可理解为目标深度与沟槽的宽度的比值，或者为目标深度与通孔直径的比值。例如，预设深宽比的取值可以(但不限于)大于等于3：1且小于等于5：1。设计最后的工艺为执行主刻蚀步骤S1，使得侧壁上形成有更少的不挥发性反应产物，更有利于得到侧壁稍微倾斜的刻蚀图形；且如此设置比辅刻蚀步骤S2更多的主刻蚀步骤S1，可以提高整体刻蚀效率。
于本申请另一具体实施方式中，在达到上述预设深宽比之前，每次主刻蚀步骤S1的指定深宽比可以大于等于N-1：1且小于等于N：1，其中，N为主刻蚀步骤S1的次序号。例如，首次进行主刻蚀步骤S1，可以在刻蚀至深宽比约1：1时，切换至辅刻蚀步骤S2，辅刻蚀步骤S2的刻蚀时长可以为2-3s，辅刻蚀步骤S2在进行底部硅刻蚀时，在沟槽或深孔表面形成更多的SiOFx或Si-Br-O的聚合物，以进一步减少横向刻蚀，使侧壁更为平滑，并进一步抑制顶部under cut。辅刻蚀步骤S2后继续进行主刻蚀步骤S1，当刻蚀深宽比达2：1时，再切换至辅刻蚀步骤S2，每次辅刻蚀步骤S2的时间可与首次执行辅刻蚀步骤S2的刻蚀时间相同(也可以不同),辅刻蚀步骤S2完成后再继续进行主刻蚀步骤S1，如此穿插执行主刻蚀步骤S1和辅刻蚀步骤S2，直至达到预设深宽比，然后再依次进行一次辅刻蚀步骤S2和主刻蚀步骤S1，最后的主刻蚀步骤S1刻蚀完成后，获得具有目标深度的沟槽或者获得通孔。
需要说明的是，上述深宽比可以是通过工艺参数(比如刻蚀速率、刻蚀时间、气体流量等)预估所得。另外，每次执行主刻蚀步骤S1的时长可以相同也可以不同，具体可根据刻蚀深度和形貌要求进行相应参数调整，对于较高深宽比的深硅刻蚀工艺，可以适当增加辅刻蚀步骤S2的次数，以获得更为平滑的高深宽比的刻蚀图形。
另外，在向工艺腔室内通入主刻蚀气体之前，还可以包括预刻蚀步骤，预刻蚀步骤可包括以下处理：向工艺腔室内通入预刻蚀气体，对硅片进行刻蚀，以去除硅片的自然氧化层。具体可通入少量四氟化碳(CF4)或其他含氟的烃类有机气体(CHxFy)的一种或多种组合，以打开硅表面的自然氧化层。
于本申请一典型实施例中，硅片的关键尺寸为0.3μm,刻蚀深度要求1.6μm，刻深宽比约5：1。参照下述表1，该刻蚀方法可分为四个阶段：
第一阶段，刻蚀深宽比小于1：1时。首先进行上述预刻蚀步骤，打开自然氧化层，然后进行主刻蚀步骤S1，在刻蚀深宽比约1：1时，切换至辅刻蚀步骤S2，刻蚀时长大约2-3s。
第二阶段，刻蚀深宽比在1：1至2：1时。第一阶段完成后，再次进行主刻蚀步骤S1，并在刻蚀深宽比在2：1时再切换至辅刻蚀步骤S2，刻蚀时长也大约2-3s。
第三阶段，刻蚀深宽比在2：1至3：1时。第二阶段完成后，再次进行主刻蚀步骤S1，并在刻蚀深宽比在3：1时再切换至辅刻蚀步骤S2，刻蚀时长也大约2-3s。
第四阶段，刻蚀深宽比在3：1至5：1时。第三阶段完成后，再次进行主刻蚀步骤S1，并在刻蚀深宽比在4：1时再切换至辅刻蚀步骤S2，刻蚀时长也大约2-3s。然后继续进行主刻蚀步骤S1，直至所需刻蚀深度(深宽比在5：1)，从而获得具有如图5a-图5e所示的侧壁光滑，顶部没有under cut的沟槽形貌图。
表1
本实施例提供的硅片的刻蚀方法，包括交替执行的主刻蚀步骤S1和辅刻蚀步骤S2，且辅刻蚀步骤S2采用的辅刻蚀气体可以在刻蚀过程中与硅反应生成不挥发性反应产物，该不挥发性反应产物可以附着在刻蚀图形的侧壁和顶部，形成保护层，抑制了硅刻蚀的各向同性，保证了硅刻蚀为各向异性进行，从而避免了扇贝效应的产生，使得刻蚀图形的侧壁的粗糙度得以明显改善，获得了更为平滑的侧壁形貌，更有利于后面栅氧生长和多晶硅的填充。且可使得横向刻蚀减弱，有效抑制了顶部under cut的产生。
可以理解的是，以上实施方式仅仅是为了说明本申请的原理而采用的示例性实施方式，然而本申请并不局限于此。对于本领域内的普通技术人员而言，在不脱离本申请的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本申请的保护范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (7)

1.一种硅片的刻蚀方法，其特征在于，包括交替执行以下步骤：
主刻蚀步骤：向半导体工艺设备的工艺腔室内通入主刻蚀气体，以对所述硅片进行刻蚀，直至获得具有指定深宽比的沟槽或通孔；
辅刻蚀步骤：向所述工艺腔室内通入辅刻蚀气体，以继续对执行了所述主刻蚀步骤的硅片进行刻蚀，所述辅刻蚀气体中至少含有一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体对所述硅片的刻蚀速率小于所述主刻蚀气体对所述硅片的刻蚀速率；
其中，在不同的主刻蚀步骤中，所述指定深宽比不同；
所述主刻蚀气体中包括至少一种能够与硅反应生成不挥发性反应产物的气体，且所述辅刻蚀气体与硅反应生成不挥发性反应产物的速率大于所述主刻蚀气体与硅反应生成不挥发性反应产物的速率；
所述辅刻蚀气体包括氧气、溴化氢、四氟化硅及四氯化硅中的一种或多种；所述主刻蚀气体包括六氟化硫、氧气、溴化氢及四氟化硅，且六氟化硫、氧气、溴化氢及四氟化硅的流量比为(1.7-2.3):(1.3-1.7):(13-17):1；且所述主刻蚀气体和所述辅刻蚀气体之间满足以下关系中的至少一者：
所述主刻蚀气体中的氧气的流量小于所述辅刻蚀气体中的氧气的流量；
所述主刻蚀气体中的溴化氢的流量小于所述辅刻蚀气体中的溴化氢的流量；
所述主刻蚀气体中的四氟化硅的流量小于所述辅刻蚀气体中的四氟化硅的流量。
2.根据权利要求1所述的刻蚀方法，其特征在于，当所述沟槽的深宽比达到预设深宽比时，再执行一次所述辅刻蚀步骤和所述主刻蚀步骤，获得具有目标深度的沟槽或者获得通孔。
3.根据权利要求1所述的刻蚀方法，其特征在于，所述指定深宽比大于等于N-1：1且小于等于N：1，其中，N为主刻蚀步骤的次序号。
4.根据权利要求2所述的刻蚀方法，其特征在于，所述预设深宽比大于等于3：1且小于等于5：1。
5.根据权利要求1所述的刻蚀方法，其特征在于，所述辅刻蚀步骤的执行时长大于等于2s且小于等于3s。
6.根据权利要求1所述的刻蚀方法，其特征在于，当执行所述主刻蚀步骤时，所述工艺腔室的上射频电源的功率大于等于300W且小于等于2500W，下射频电源的功率大于等于15W且小于等于800W，所述工艺腔室内的压力大于等于10mT且小于等于90mT；
当执行所述辅刻蚀步骤时，所述工艺腔室的上射频电源的功率大于等于500W且小于等于2000W，下射频电源的功率大于等于50W且小于等于500W，所述工艺腔室内的压力大于等于10mT且小于等于100mT。
7.根据权利要求1所述的刻蚀方法，其特征在于，在所述向工艺腔室内通入主刻蚀气体之前，还包括：
向所述工艺腔室内通入预刻蚀气体，对所述硅片进行刻蚀，以去除所述硅片表面的氧化层。
CN202011281017.0A 2020-11-16 2020-11-16 硅片的刻蚀方法 Active CN112466749B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202011281017.0A CN112466749B (zh) 2020-11-16 2020-11-16 硅片的刻蚀方法
KR1020237015700A KR20230084280A (ko) 2020-11-16 2021-11-15 실리콘 웨이퍼의 에칭 방법
US18/252,705 US20240006182A1 (en) 2020-11-16 2021-11-15 Method for etching silicon wafer
PCT/CN2021/130553 WO2022100725A1 (zh) 2020-11-16 2021-11-15 硅片的刻蚀方法
TW110142407A TWI784796B (zh) 2020-11-16 2021-11-15 矽片的蝕刻方法
JP2023528429A JP7530519B2 (ja) 2020-11-16 2021-11-15 シリコンチップのエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011281017.0A CN112466749B (zh) 2020-11-16 2020-11-16 硅片的刻蚀方法

Publications (2)

Publication Number Publication Date
CN112466749A CN112466749A (zh) 2021-03-09
CN112466749B true CN112466749B (zh) 2023-11-14

Family

ID=74836363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011281017.0A Active CN112466749B (zh) 2020-11-16 2020-11-16 硅片的刻蚀方法

Country Status (6)

Country Link
US (1) US20240006182A1 (zh)
JP (1) JP7530519B2 (zh)
KR (1) KR20230084280A (zh)
CN (1) CN112466749B (zh)
TW (1) TWI784796B (zh)
WO (1) WO2022100725A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466749B (zh) * 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135489A (ja) * 1997-08-29 1999-05-21 Denso Corp 半導体のエッチング方法
CN110137080A (zh) * 2019-05-22 2019-08-16 长江存储科技有限责任公司 半导体器件的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593826B1 (ko) 2001-04-19 2006-06-28 동경 엘렉트론 주식회사 드라이 에칭 방법
US20070202700A1 (en) 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
CN101962773B (zh) * 2009-07-24 2012-12-26 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103077920A (zh) * 2011-10-25 2013-05-01 上海华虹Nec电子有限公司 改善硅通孔横向开口的干法刻蚀方法
CN105720002B (zh) * 2014-12-03 2019-04-23 北京北方华创微电子装备有限公司 斜孔刻蚀方法
JP6516603B2 (ja) 2015-04-30 2019-05-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN108364867B (zh) * 2018-02-28 2019-04-30 清华大学 深硅刻蚀方法
CN112466749B (zh) * 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135489A (ja) * 1997-08-29 1999-05-21 Denso Corp 半導体のエッチング方法
CN110137080A (zh) * 2019-05-22 2019-08-16 长江存储科技有限责任公司 半导体器件的形成方法

Also Published As

Publication number Publication date
TW202221790A (zh) 2022-06-01
TWI784796B (zh) 2022-11-21
US20240006182A1 (en) 2024-01-04
KR20230084280A (ko) 2023-06-12
JP2023549813A (ja) 2023-11-29
CN112466749A (zh) 2021-03-09
JP7530519B2 (ja) 2024-08-07
WO2022100725A1 (zh) 2022-05-19

Similar Documents

Publication Publication Date Title
TW544793B (en) Method of etching high aspect ratio openings
KR101836152B1 (ko) 식각 방법
US20100105208A1 (en) Silicon etch with passivation using chemical vapor deposition
CN104285283B (zh) 半导体基板的制造方法
KR20180000692A (ko) 에칭 처리 방법
JPH06163478A (ja) 半導体のドライエッチング方法
TW202101582A (zh) 用於高深寬比特徵部蝕刻期間之臨界尺寸控制及用於形成保護層的碳基沉積物
TWI471930B (zh) A Deep Hole Silicon Etching Method
CN103915330A (zh) 基片刻蚀方法
CN112466749B (zh) 硅片的刻蚀方法
JP2005056868A (ja) 炭化珪素半導体装置の製造方法
CN110911344B (zh) 半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构
JP2016119484A (ja) プラズマエッチング方法
CN104576505A (zh) 一种制作半导体器件的方法
CN117587384A (zh) 使用低温ald工艺的牺牲钝化膜沉积方法、沟槽刻蚀方法和半导体处理设备
CN107437556A (zh) Gaa结构mosfet的形成方法
JP2007036018A (ja) 半導体装置の製造方法
US10991595B1 (en) Dry etching process for manufacturing trench structure of semiconductor apparatus
TW201426866A (zh) 深矽蝕刻方法
CN103413778B (zh) 隔离结构的形成方法
CN107611026A (zh) 一种深硅刻蚀工艺
CN106847689B (zh) 一种深硅刻蚀工艺
JP5154013B2 (ja) ドライエッチング方法
CN101752285A (zh) 沟槽的形成方法
CN111584357B (zh) 一种深沟槽刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant