CN117690788A - 氧化层沟槽形成方法及半导体器件 - Google Patents
氧化层沟槽形成方法及半导体器件 Download PDFInfo
- Publication number
- CN117690788A CN117690788A CN202311705194.0A CN202311705194A CN117690788A CN 117690788 A CN117690788 A CN 117690788A CN 202311705194 A CN202311705194 A CN 202311705194A CN 117690788 A CN117690788 A CN 117690788A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- etching
- forming method
- current
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 67
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012495 reaction gas Substances 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 5
- 239000000376 reactant Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本申请公开了一种氧化层沟槽形成方法及半导体器件，其中，该氧化层沟槽形成方法包括提供一待蚀刻的半导体结构，半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层以及具有预设图案的光刻胶层；将半导体结构置于蚀刻反应腔内；设置蚀刻反应腔的当前工艺参数；以光刻胶层为掩膜，并基于当前工艺参数对氧化层进行蚀刻；实时检测通过蚀刻形成的氧化层沟槽侧壁与氧化层沟槽底面的当前夹角，并根据当前夹角确定是否对当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。本方案可以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。
Description
技术领域
本申请实施例涉及半导体技术领域，具体涉及一种氧化层沟槽形成方法及半导体器件。
背景技术
在现有的高压MOS器件中，为了避免氧化层沟槽底部边角(corner)处出现尖端放电效应，要求蚀刻后的沟槽侧壁具有一定倾斜度，避免出现沟槽侧壁与沟槽底面夹角过大；另一方面，夹角过小沟槽底部易出现桥接现象(bridge)，不利于器件电性、可靠性以及良率的提升。
目前，很难通过一步蚀刻形成具有特定轮廓的氧化层沟槽。一般情况下，先通过第一次蚀刻来蚀刻形成第一蚀刻沟槽，再通过第二次蚀刻来形成底角具有一定倾斜度的氧化层沟槽，即通过两次蚀刻形成具有特定轮廓的氧化层沟槽，蚀刻步骤相对繁琐，蚀刻效率低。
发明内容
鉴于此，本申请实施例提供一种氧化层沟槽形成方法及半导体器件，可以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。
第一方面，本申请实施例提供了一种氧化层沟槽形成方法，包括：
提供一待蚀刻的半导体结构，所述半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层以及具有预设图案的光刻胶层；
将所述半导体结构置于蚀刻反应腔内；
设置所述蚀刻反应腔的当前工艺参数；
以所述光刻胶层为掩膜，并基于所述当前工艺参数对所述氧化层进行蚀刻；
实时检测通过所述蚀刻形成的氧化层沟槽侧壁与氧化层沟槽底面的当前夹角，并根据所述当前夹角确定是否对所述当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。
在本申请实施例提供的氧化层沟槽形成方法中，所述当前工艺参数包括反应腔压力、射频功率、反应气体和所述反应气体的流量。
在本申请实施例提供的氧化层沟槽形成方法中，所述反应腔压力为20mT～40mT。
在本申请实施例提供的氧化层沟槽形成方法中，所述射频功率包括高频射频功率和低频射频功率；
所述高频射频功率为600W～1000W；
所述低频射频功率为150W～500W。
在本申请实施例提供的氧化层沟槽形成方法中，所述反应气体包括第一反应气体和第二反应气体；
所述第一反应气体为CF4；
所述第二反应气体为Ar。
在本申请实施例提供的氧化层沟槽形成方法中，所述第一反应气体的流量为30sccm～50sccm；
所述第二反应气体的流量为150sccm～200sccm。
在本申请实施例提供的氧化层沟槽形成方法中，所述根据所述当前夹角确定是否对所述当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽，所述氧化层沟槽侧壁与所述氧化层沟槽底面的夹角为特定角度，包括：
将所述当前夹角与特定角度进行比较，以根据比较比较结果确定是否对所述当前工艺参数进行调整，使得所述氧化层沟槽侧壁与所述氧化层沟槽底面的当前夹角为所述特定角度，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。
在本申请实施例提供的氧化层沟槽形成方法中，所述特定角度为45°～60°。
在本申请实施例提供的氧化层沟槽形成方法中，在通过一次蚀刻形成具有特定轮廓的氧化层沟槽之后，还包括：
去除所述光刻胶层。
第二方面，本申请实施例提供了一种半导体器件，所述半导体器件采用上述任一项所述的氧化层沟槽形成方法制成。
综上所述，本申请实施例提供的氧化层沟槽形成方法包括提供一待蚀刻的半导体结构，所述半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层以及具有预设图案的光刻胶层；将所述半导体结构置于蚀刻反应腔内；设置所述蚀刻反应腔的当前工艺参数；以所述光刻胶层为掩膜，并基于所述当前工艺参数对所述氧化层进行蚀刻；实时检测通过所述蚀刻形成的氧化层沟槽侧壁与氧化层沟槽底面的当前夹角，并根据所述当前夹角确定是否对所述当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。本方案只需要一次蚀刻即可使氧化层沟槽具有特定轮廓，提高了蚀刻效率，简化了蚀刻工序。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例的氧化层沟槽形成方法的流程示意图。
图2是本申请实施例提供的半导体结构的结构示意图。
图3是本申请实施例提供的半导体器件的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
除非另有定义，本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本申请中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本申请所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
目前，很难通过一步蚀刻形成具有特定轮廓的氧化层沟槽。一般情况下，先通过第一次蚀刻来蚀刻形成第一蚀刻沟槽，再通过第二次蚀刻来形成底角具有一定倾斜度的氧化层沟槽，即通过两次蚀刻形成具有特定轮廓的氧化层沟槽，蚀刻步骤相对繁琐，蚀刻效率低。
基于此，本申请实施例提供了一种氧化层沟槽形成方法及半导体器件。以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参阅图1，图1是本申请实施例提供的氧化层沟槽形成方法的流程示意图。该氧化层沟槽形成方法的具体流程可以如下：
101、提供一待蚀刻的半导体结构，半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层以及具有预设图案的光刻胶层。
其中，半导体衬底1的材料可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P元素形成N型导电的半导体衬底，也可以在单晶硅中注入B元素形成P型导电的半导体衬底1。在本实施例中，该半导体衬底1为硅片(wafer)。也即，该半导体衬底1的材料为硅。
其中，该氧化层2可以通过热氧化工艺形成。该待蚀刻的半导体结构可以如图2所示。
在具体实施过程中，可以通过将光刻胶涂覆在氧化层2顶面形成光刻胶层3，然后对该光刻层3进行蚀刻，形成具有预设图案的光刻胶层3。
102、将半导体结构置于蚀刻反应腔内。
103、设置蚀刻反应腔的当前工艺参数。
在本申请实施例中，当前工艺参数包括反应腔压力、射频功率、反应气体和反应气体的流量。
其中，射频功率包括高频射频功率和低频射频功率；反应气体包括第一反应气体和第二反应气体；第一反应气体为CF4；第二反应气体为Ar。
在本申请实施例中，反应腔压力为20mT～40mT。高频射频功率为600W～1000W；低频射频功率为150W～500W。第一反应气体的流量为30sccm～50sccm；第二反应气体的流量为150sccm～200sccm。
优选的，反应腔压力为20mT，高频射频功率为800W，低频射频功率为300W，CF4的流量为40sccm，Ar的流量为170sccm。
104、以光刻胶层为掩膜，并基于当前工艺参数对氧化层进行蚀刻。
105、实时检测通过蚀刻形成的氧化层沟槽侧壁与氧化层沟槽底面的当前夹角，并根据当前夹角确定是否对当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。
在具体实施过程中，可以将当前夹角A与特定角度进行比较，以根据比较比较结果确定是否对当前工艺参数进行调整，使得氧化层沟槽20侧壁与氧化层沟槽20底面的当前夹角为特定角度，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽20。
在一些实施例中，在通过一次蚀刻形成具有特定轮廓的氧化层沟槽20之后，还可以采用比如灰化法去除光刻胶层3，从而形成如图3所示的半导体器件。
可以理解的是，在当前夹角A在特定角度范围内时，可以维持当前工艺参数不变。在当前夹角A大于特定角度范围的最大值或小于特定角度范围的最小值时，可以调整当前工艺参数以使氧化层沟槽20侧壁与氧化层沟槽20底面的夹角为特定角度。
在一些实施例中，该特定角度为45°～60°。
比如，实时检测当前夹角A，在当前夹角A为45°～60°时，可以维持蚀刻参数不变，以保证蚀刻完成后的当前夹角A在45°～60°的范围之内。
在当前夹角A小于45°时，则需要调整当前工艺参数以增大当前夹角A。具体的，可以通过提高反应腔压力、增大低频射频功率、降低第一反应气体和/或第二反应气体的流量来增大当前夹角A，以保证蚀刻完成后的当前夹角A在45°～60°的范围之内。
在当前夹角A大于60°时，则需要调整当前工艺参数以减小当前夹角A。具体的，可以通过降低反应腔压力、减小低频射频功率、增大第一反应气体和/或第二反应气体的流量来减小当前夹角A，以保证蚀刻完成后的当前夹角A在45°～60°的范围之内。
在实际应用过程中，可以经过不断地实验得到最佳的工艺参数，以在蚀刻完成后形成的氧化层沟槽20侧壁与氧化层沟槽20底面的当前夹角A在特定角度范围内，便于后续形成具有特定轮廓的氧化层沟槽20，提高其蚀刻效率，提高蚀刻精度，保证了产品良率。
综上所述，本申请实施例提供的氧化层沟槽形成方法包括提供一待蚀刻的半导体结构，半导体结构包括由下至上依次层叠设置的半导体衬底1、氧化层2以及具有预设图案的光刻胶层3；将半导体结构置于蚀刻反应腔内；设置蚀刻反应腔的当前工艺参数；以光刻胶层为掩膜，并基于当前工艺参数对氧化层2进行蚀刻；实时检测通过蚀刻形成的氧化层沟槽20侧壁与氧化层沟槽20底面的当前夹角A，并根据当前夹角A确定是否对当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽20。本方案可以通过一次蚀刻使氧化层沟槽20侧壁与氧化层沟槽20底面的当前夹角A为特定角度，形成具有特点轮廓的氧化层沟槽20，提高了蚀刻效率，简化了蚀刻工序，并且可以通过调整当前工艺参数来控制当前夹角A，控制方便且快捷。
请参阅图3，本申请实施例还提供了一种半导体器件，该半导体器件采用上述的半导体器件的制造方法制成，具体可以参阅上述实施例，在此不再一一赘述。
以上对本申请所提供的氧化层沟槽形成方法及半导体器件进行了详细介绍，本申请中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种氧化层沟槽形成方法，其特征在于，包括：
提供一待蚀刻的半导体结构，所述半导体结构包括由下至上依次层叠设置的半导体衬底、氧化层以及具有预设图案的光刻胶层；
将所述半导体结构置于蚀刻反应腔内；
设置所述蚀刻反应腔的当前工艺参数；
以所述光刻胶层为掩膜，并基于所述当前工艺参数对所述氧化层进行蚀刻；
实时检测通过所述蚀刻形成的氧化层沟槽侧壁与氧化层沟槽底面的当前夹角，并根据所述当前夹角确定是否对所述当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。
2.如权利要求1所述的氧化层沟槽形成方法，其特征在于，所述当前工艺参数包括反应腔压力、射频功率、反应气体和所述反应气体的流量。
3.如权利要求2所述的氧化层沟槽形成方法，其特征在于，所述反应腔压力为20mT～40mT。
4.如权利要求2所述的氧化层沟槽形成方法，其特征在于，所述射频功率包括高频射频功率和低频射频功率；
所述高频射频功率为600W～1000W；
所述低频射频功率为150W～500W。
5.如权利要求2所述的氧化层沟槽形成方法，其特征在于，所述反应气体包括第一反应气体和第二反应气体；
所述第一反应气体为CF4；
所述第二反应气体为Ar。
6.如权利要求5所述的氧化层沟槽形成方法，其特征在于，所述第一反应气体的流量为30sccm～50sccm；
所述第二反应气体的流量为150sccm～200sccm。
7.如权利要求1所述的氧化层沟槽形成方法，其特征在于，所述根据所述当前夹角确定是否对所述当前工艺参数进行调整，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽，所述氧化层沟槽侧壁与所述氧化层沟槽底面的夹角为特定角度，包括：
将所述当前夹角与特定角度进行比较，以根据比较比较结果确定是否对所述当前工艺参数进行调整，使得所述氧化层沟槽侧壁与所述氧化层沟槽底面的当前夹角为所述特定角度，以通过一次蚀刻形成具有特定轮廓的氧化层沟槽。
8.如权利要求7所述的氧化层沟槽形成方法，其特征在于，所述特定角度为45°～60°。
9.如权利要求1所述的氧化层沟槽形成方法，其特征在于，在通过一次蚀刻形成具有特定轮廓的氧化层沟槽之后，还包括：
去除所述光刻胶层。
10.一种半导体器件，其特征在于，所述半导体器件采用如权利要求1～9任一项所述的氧化层沟槽形成方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311705194.0A CN117690788A (zh) | 2023-12-12 | 2023-12-12 | 氧化层沟槽形成方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311705194.0A CN117690788A (zh) | 2023-12-12 | 2023-12-12 | 氧化层沟槽形成方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117690788A true CN117690788A (zh) | 2024-03-12 |
Family
ID=90136618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311705194.0A Pending CN117690788A (zh) | 2023-12-12 | 2023-12-12 | 氧化层沟槽形成方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117690788A (zh) |
-
2023
- 2023-12-12 CN CN202311705194.0A patent/CN117690788A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843226A (en) | Etch process for single crystal silicon | |
| TWI473163B (zh) | A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method | |
| US9054050B2 (en) | Method for deep silicon etching using gas pulsing | |
| US6127278A (en) | Etch process for forming high aspect ratio trenched in silicon | |
| EP0201037B1 (en) | Method for etching openings with a controlled wall profile | |
| KR100428889B1 (ko) | 플라즈마에칭방법 | |
| JP4653603B2 (ja) | プラズマエッチング方法 | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| JP2002543613A (ja) | 低容量の誘電体層をエッチングするための技術 | |
| JP6779846B2 (ja) | セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム | |
| WO2003096392A2 (en) | Method of etching a trench in a silicon-on-insulator (soi) structure | |
| CN100362632C (zh) | 干蚀刻方法 | |
| JP2009539267A (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| CN110416076A (zh) | 一种改善金属线路断裂的方法及器件 | |
| US20070249177A1 (en) | Method for Hard Mask CD Trim | |
| JP3331979B2 (ja) | 半導体のエッチング方法 | |
| KR20220022881A (ko) | 에칭 방법 및 플라즈마 처리 장치 | |
| TWI795625B (zh) | 電漿處理方法 | |
| US6540885B1 (en) | Profile control of oxide trench features for dual damascene applications | |
| CN117690788A (zh) | 氧化层沟槽形成方法及半导体器件 | |
| US6653237B2 (en) | High resist-selectivity etch for silicon trench etch applications | |
| TW200849325A (en) | Plasma processing method and plasma processing apparatus | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| US10283370B1 (en) | Silicon addition for silicon nitride etching selectivity | |
| US5110410A (en) | Zinc sulfide planarization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |