JP2009539267A - プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 - Google Patents
プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 Download PDFInfo
- Publication number
- JP2009539267A JP2009539267A JP2009513426A JP2009513426A JP2009539267A JP 2009539267 A JP2009539267 A JP 2009539267A JP 2009513426 A JP2009513426 A JP 2009513426A JP 2009513426 A JP2009513426 A JP 2009513426A JP 2009539267 A JP2009539267 A JP 2009539267A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processing step
- etching
- silicon layer
- recipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000005530 etching Methods 0.000 claims abstract description 108
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 107
- 239000010703 silicon Substances 0.000 claims abstract description 107
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000007789 gas Substances 0.000 claims description 68
- 239000000203 mixture Substances 0.000 claims description 38
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 16
- 229910052731 fluorine Inorganic materials 0.000 claims description 16
- 239000011737 fluorine Substances 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 11
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 description 54
- 230000008021 deposition Effects 0.000 description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00563—Avoid or control over-etching
- B81C1/00571—Avoid or control under-cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
プラズマ処理チャンバ内で底部電極上に配置された基体のシリコン層をエッチングする方法。本方法は、シリコン層の少なくとも７０パーセントがエッチングされるまで主要エッチングステップを行うことを含む。本方法は、第１、第２および第３処理ステップを含むオーバーエッチングステップをさらに含む。第１処理ステップでは第１処理処方を用い、第２処理ステップでは第２処理処方を用い、第３処理ステップでは第３処理処方を用いる。第２処理処方では底部電極に印加される第２ボトムバイアス電圧レベルを用い、この電圧レベルは、第１処理処方で用いる第１ボトムバイアス電圧レベル、および第３処理処方で用いる第３ボトムバイアス電圧レベルよりも高い。第１、第２、および第３処理ステップは、シリコン層が完全にエッチングされるまで複数回交互に行われる。
【選択図】図２
【選択図】図２
Description
プラズマ処理における進歩は半導体産業の成長をもたらした。プラズマ処理システムを用いることによって、基体はマイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスなど様々なデバイスに変換することができる。基体は一連の作業で処理することができ、材料は基体表面上に堆積され、トレンチ、ビア、および他の構造をその上に形成するために基体表面の所定領域から選択的に除去（エッチング）される。
絶縁層とシリコン層を有するシリコン基体がＳＦ6、ＮＦ3および／またはＣＦ4などのフッ素系ガスを用いてエッチングされる状況を考察する。シリコン層は、エッチング可能な領域を画定するマスク（硬質またはレジストマスクなど）を有することができる。トレンチは、マスクで被覆されていないシリコン層の領域を縦エッチングする間に形成することができる。シリコン層がエッチングされる際に、トレンチの側壁のいずれの側にも意図しない横方向のエッチングが行われ、１つ以上のマスクアンダーカットが形成される。本明細書において議論する際、マスクアンダーカットは、トレンチ、ビア等の側壁がマスク下部でアンダーカットされるときに発生する状況を指す。
前述のエッチングは、絶縁層に到達すると遅くなる傾向がある。当業者であれば、フッ素系ガスは有機および／または無機材料から形成される誘電体などである絶縁層に対して効果の低いエッチャントであることは既知であろう。そのため、フッ素系エッチャントが絶縁層に到達すると、絶縁層とシリコン層の界面で大きな横方向エッチングが行われることがあり、底部トレンチの側壁にノッチが形成される。本明細書において議論する際、ノッチは絶縁層付近または絶縁層でのシリコン層の側壁中へのアンダーカットを指す。
議論を容易にするために、図１はマスクアンダーカットおよびノッチを有するシリコン基体の一例を示す。基体１００はシリコンベース層１０２を含むことができる。絶縁層１０４はシリコン層１０６の下に堆積され、これはマスク層１０８の下に堆積することができる。シリコン層１０６をエッチングするために、フッ素系ガスを用いてトレンチ１１０を形成することができる。シリコン層１０６がエッチングされているときに、トレンチ１１０の側壁１１２および１１４にマスクアンダーカット１１６および１１８を生成する横方向のエッチングが行われることがある。
さらに、絶縁層１０４に到達すると、フッ素系ガスによってトレンチ１１０の側壁１１２および１１４にさらに大きな横方向エッチングが行われて、シリコン層１０６中にノッチ１２０および１２２が形成されることがある。上述のように、シリコンのエッチングに用いられるフッ素系ガス混合物は、絶縁層に対して効果の低いエッチャントであり、そのために、フッ素系ガスにトレンチ１１０の側壁１１２および１１４にさらに大きなエッチングが行われて、シリコン層１０６にノッチが形成されることがある。
マスクアンダーカットおよびノッチはともに、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスなどの最終製品における低い信頼性または収量の損失を招くので望ましくない。一部のメーカーは、マスクのサイズを増加させることによってマスクアンダーカットの影響を制御することを試みてきた。経験的にマスクアンダーカットのサイズを判断し、メーカーはマスクのサイズを増加することによってマスクアンダーカットを補正し、デバイスの品質を高めることが可能となるであろう。しかし、マスクが大きいと、１つの基体から形成されるデバイスが少なくなり、コストが増加するのが通例である。
他のメーカーは、低周波プラズマシステムを用いることによってマスクアンダーカットとノッチを制御することを試みてきた。マスクアンダーカットおよびノッチは高周波および低周波プラズマ処理システムの両方で発生し得るが、当業者であれば、高周波プラズマシステムで横方向エッチング成分を制御すること、の方が困難であり、マスクアンダーカットおよびノッチが大きく深くなることは既知であろう。いくつかの例において、ノッチがシリコン層をアンダーカットし過ぎると、他のデバイス機能を損ねるであろう。一例においては、ノッチ１２４および１２６が結合して破損１２８を生み、結果的にデバイスを不良化することがある。そのため、一部のメーカーは、高周波プラズマシステムによる高速エッチャーなどの便益を犠牲にし、低周波プラズマシステムに戻して横方向エッチング成分を制御する。
シリコン半導体産業は非常に競争の激しい市場であることから、メーカーは、マスクアンダーカットおよびノッチの問題を解消する現実的な解決策を求めている。
一実施形態において、本発明は、プラズマ処理チャンバ内で、その上にシリコン層を有する基体をエッチングする方法に関する。プラズマ処理チャンバは底部電極を有し、エッチング中、基体は底部電極の上に配置される。この方法は主要エッチングステップを含む。この方法はまた、シリコン層内に所定のエッチング深さに到達すると主要エッチングステップを停止することも含む。所定のエッチング深さは、シリコン層の少なくとも７０パーセントである。この方法は、オーバーエッチングステップの実施をさらに含む。オーバーエッチングステップは、第１処理ステップ、第２処理ステップ、および第３処理ステップを含む。第１処理ステップでは第１処理処方を用いる。第２処理ステップでは第２処理処方を用いる。第３処理ステップでは第３処理処方を用いる。第１処理処方は、底部電極に印加される第１ボトムバイアス電圧を用いて実施するよう構成される。第２処理処方は、底部電極に印加される、第１ボトムバイアス電圧レベルよりも高い第２ボトムバイアス電圧を用いて実施するよう構成される。第３処理処方は、底部電極に印加される、第２ボトムバイアス電圧レベルよりも低い第３ボトムバイアス電圧を用いて実施するよう構成される。第１処理ステップ、第２処理ステップ、第３処理ステップは複数回交互に実施される。この方法はまた、シリコン層が全てエッチングされた後にオーバーエッチングステップを停止することも含む。
別の実施形態において、本発明は、プラズマ処理チャンバ内で、その上にシリコン層を有する基体のエッチング方法に関する。底部電極および基体を有するプラズマ処理チャンバは、エッチング中、底部電極上に配置される。方法は、主要エッチングステップの実施を含む。方法はまた、シリコン層内の所定のエッチング深さに到達すると主要エッチングステップを停止することを含む。所定のエッチング深さは、シリコン層の厚さの少なくとも７０パーセントである。この方法は、オーバーエッチングステップの実施をさらに含む。オーバーエッチングステップは、第１処理ステップ、第２処理ステップ、および第３処理ステップを含む。第１処理ステップでは第１処理処方を用いる。第２処理ステップでは第２処理処方を用いる。第３処理ステップでは第３処理処方を用いる。第２処理処方は、シリコン層から第１処理処方または第３処理処方のいずれよりも多くのシリコン材料を除去するように構成される。第１処理ステップ、第２処理ステップ、第３処理ステップは複数回交互に実施される。この方法はまた、シリコン層が全てエッチングされた後にオーバーエッチングステップを停止することも含む。
これらの特徴、および本発明の他の特徴は、以下の図と一緒に、本発明の詳細な説明において以下さらに詳しく説明する。
本発明は、添付図面において制限目的ではなく例示目的で示されており、同じ参照番号は類似要素を指す。
ここで、添付図面に示されたいくつかの実施形態を参照して本発明を詳細に説明する。以下の説明中、本発明を完全に理解するために多くの具体的な詳細が記載される。しかし、当業者であれば、本発明はこれらの具体的な詳細のいくつかまたは全てがなくても実施できることは明らかであろう。その一方で、本発明を不必要に不明瞭にしないように、周知の処理ステップおよび／または構造は詳しく説明していない。
方法および技術を含め、さまざまな実施形態が本明細書で以下に説明される。また、本発明は、本発明の実施形態を実行するためのコンピュータ読み取り可能な命令が記憶されているコンピュータ読み取り可能な媒体を含む製造物品を包含することを理解すべきである。コンピュータ読み取り可能な媒体としては、半導体、磁気、光磁気、光、またはコンピュータ読み取り可能なコードを記憶するためのコンピュータ読み取り可能な他の形態などを含むことができる。さらに本発明は、本発明の実施形態を実施するための装置も包含することができる。それらの装置としては、本発明の実施形態に関係するタスクを実行する専用および／またはプログラム可能な回路を含むことができる。それらの装置の例としては、適切にプログラムされていれば、汎用コンピュータおよび／または専用演算装置が挙げられ、また、本発明の実施形態に関係する様々なタスクに適合する専用／プログラム可能な回路を挙げることできる。
本発明の実施形態によれば、プラズマ処理システム中で基体を処理して半導体デバイスを形成する方法が提供される。本発明の実施形態は、横方向エッチング成分を実質的に低減し、マスクアンダーカットおよびノッチを縮小するようにエッチング処理を操作することのできる重要寸法制御処理（ＣＤＣＰ）に関する。
本書類の中では、高周波プラズマシステムを用いたさまざまな例が議論されるであろう。しかし、本発明は高周波プラズマシステムに制限されず、低周波プラズマシステムを含む他のプラズマシステムに用いることができる。本明細書において議論する際に、高周波は１３．５６メガヘルツ以上のボトムＲＦ周波数を指す。また、本明細書において議論する際に、低周波は１３．５６メガヘルツ以下のボトムＲＦ周波数を指し、さらに好ましくは約５０キロヘルツから約９００キロヘルツである。
また、本書類の中で、基体上にエッチングすることのできるパターンの種類の例として、トレンチを用いたさまざまな例が議論されるであろう。しかし、本発明はトレンチに制限されず、ビアを含む他の基体パターンのエッチングに用いることができる。
本発明の実施形態は、シリコン層のエッチングにおいて主要エッチングステップおよびオーバーエッチングステップという２つのプラズマ処理ステップを含む。主要エッチングステップでは、シリコン層は比較的速いエッチング速度でエッチングすることができる。高速でのエッチングにより、シリコン層の側壁に発生し得るアンダーカットの量を顕著に低減させることができる。さらに、より高速のエッチング速度により、一定性の高いのエッチングを得ることができる。
主要エッチングステップには、多数の中間サブステップを含むことができる。一実施形態において、主要エッチングステップには、交互に行われる第１堆積サブステップと第１エッチングサブステップを含むことができる。第１堆積サブステップでは、ポリマー形成ガスを用いることができ、それによって側壁と水平表面のパッシベーションが得られる。第１エッチングサブステップでは、シリコン層をエッチングするのにフッ素系ガスを用いることができる。第１堆積および第１エッチングサブステップは、第１堆積ステップのパッシベーション速度よりも速い第１エッチングステップの除去速度で交互に行うことができる。
閾値点（例えば、一実施形態における残り約１０パーセントのシリコン層）に到達すると、主要エッチングステップからオーバーエッチングステップに切り替えることによって、より遅い速度でエッチングを行うことができる。一実施形態において、オーバーエッチングステップは、第２堆積サブステップ、第２エッチングサブステップ、第３堆積サブステップの３つのサブステップを含むことができる。
第２堆積サブステップでは、ポリマー形成ガス混合物を用いて第１ボトムバイアス電圧レベルで所定の時間にわたってポリマーを堆積することができる。次いで、第２エッチングサブステップを行うことができ、それにより、第２に高いボトムバイアス電圧レベルで所定の時間にわたってシリコン層がエッチングされる。一実施形態において、第２エッチングサブステップ用のガス混合物は任意のエッチャントとすることができるが、フッ素系ガス混合物が好ましい。第２エッチングサブステップが終了すると、第３堆積サブステップを行うことができる。第３堆積サブステップでは、酸素系ガス混合物を用いて、第３ボトムバイアス電圧レベルで所定の時間にわたってシリコンを酸化し、シリコン層上に薄いＳｉＯｘを形成することができる。３つのサブステップは、第２エッチングサブステップのボトムバイアス電圧レベルを第２堆積サブステップのボトムバイアス電圧レベルよりも高くして交互に行われる。従来技術では、第２エッチングサブステップおよび第３堆積サブステップを組み合わせることができる。しかし、エッチングと酸化ステップを分離することによって、横方向のエッチング成分をさらに良好に制御することができる。
本発明の実施形態の特徴および利点は、以下の図および議論を参照してより良好に理解することができよう。図２は一実施形態における重要寸法制御処理（ＣＤＣＰ）のステップを示す簡単なフロー図である。図２は図３，４，５，６，７，８Ａおよび８Ｂに関して議論される。ＣＤＣＰは基体のシリコン層のエッチングに用いることができる。基体はプラズマ処理チャンバ内の底部電極上に配置することができる。第１ステップ２０２において、シリコン層を有する基体が提供される。シリコン層は絶縁層上に配置することができる。一実施形態において、ＣＤＣＰは主要エッチングステップとオーバーエッチングステップの２つのステップ処理を含むことができる。
図３は、一実施形態において、カリフォルニア州フリーモントのＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎが出しているＬＡＭ９４００ＤＳｉＥ（商標）システムなどのプラズマ処理システムで処理される前のシリコン基体の一例の簡略図を示す。シリコン基体３００はシリコンベース層３０２、絶縁層３０４、シリコン層３０６、およびマスク３０８を含むことができる。一実施形態において、マスク３０８は硬質マスクおよびレジストマスクを含むことができるが、これらに制限されない。ポリシリコン、エピタキシャルシリコン、および単結晶などのシリコン層３０６はデバイスの要件に応じて様々な厚さとすることができる。絶縁層３０４上のシリコン層３０６内に形成されるトレンチは、エッチングしてシリコン基体３０２上にデバイス構造を形成することができる。絶縁層３０４は有機および／または無機材料から形成された誘電体とすることができる。また、絶縁層３０４を用いて、基体ベース層３０２で望まれないエッチングが行われるのを防止することもできる。
図２に戻って、次のステップ２０４では、主要エッチングステップからシリコン層のエッチングを開始することができる。一実施形態において、主要エッチングステップ２０４は、シリコン層３０６を絶縁層３０４に向かって概略の深さにエッチングすることを含むことができる。また、主要エッチングステップ２０４は、シリコン層３０６のかなりの部分を実質的に縦にエッチングする第１処理処方を含むことができる。シリコン材料の厚さは一般に既知であるので、ＣＤＣＰのオーバーステップを誘発する閾値点は経験的に判断した深さで生じる。主要エッチングステップ２０４で起こり得るエッチングは、シリコン層３０６がオーバーエッチングの総エッチング速度よりも速い総速度でエッチングすることができるので、高速エッチングであるとみなすことができる。そのため、マスクアンダーカットおよびノッチが縮小する。シリコン層３０６の多くの割合が高速でエッチングされると、より高速で一定のエッチング処理が得られる。一実施形態において、試験結果により、高速のエッチングが行われる好適な範囲はシリコン層の約７０パーセントから９５パーセントの範囲であり、さらに好適な範囲は約８０パーセントから９２パーセントであり、約９０パーセントで行われるのが好ましいことが示された。
図４は、一実施形態における、主要エッチングステップ２０４中の基体を示す。主要エッチングステップ２０４は任意の数の中間サブステップを含むことができる。一実施形態において、主要エッチングステップ２０４では、高速堆積サブステップと高速エッチングサブステップを交互に行うことができる。一実施形態において、第１堆積サブステップ中に用いられるガス混合物は第１エッチングサブステップ中に用いられるガス混合物と異なってもよい。第１堆積サブステップでは、ポリマー形成ガスを用いてトレンチ４０８の側壁４０２および４０４のパッシベーションを可能にする。第１エッチングサブステップでは、フッ素系ガスを用いることができる。例えば、シリコン層をエッチングできる状況を考慮されたい。第１堆積サブステップでは、側壁（４０２および４０４）の部分と水平表面４０６はＣ4Ｆ8などのポリマー形成ガスを用いて不動態化することができる。第１エッチングサブステップ中に、シリコン層の縦エッチングを行うことができる。エッチャントには、ＳＦ6などのフッ素系ガスを用いるのが好ましい。これらの２つのサブステップは、閾値点（例えば、一実施形態における残り約１０パーセントのシリコン層）に達するまで、第１堆積サブステップのパッシベーション速度よりも速い第１エッチングサブステップの除去速度で交互に行うことができる。一実施形態においては、主要エッチングステップ中に、１つ以上の処理処方を用いることができる。主要エッチングステップ中に複数の処理処方が必要かどうかは、製造されるデバイスの要件に依存する。
パラメータの範囲は、デバイスの種類および利用できるプラズマ処理システムに依存するが、上記の表１は、高周波プラズマシステムにおける第１堆積サブステップと第１エッチングサブステップのいくつかのパラメータの一例を示す。一実施形態において、主要エッチングステップは１つ以上の処理処方を含むことができる。一例において、第１エッチングサブステップは第１堆積サブステップで用いられる処理処方と異なってもよい。主要エッチングステップの処理処方は、基体の種類および利用できるプラズマ処理システムに依存することに留意されたい。
一例において、第１エッチングサブステップおよび／または第１堆積サブステップの処理処方のための最大エネルギーは、約１００Ｗから約５０００Ｗとすることができ、好ましい範囲は約４００Ｗから３０００Ｗとすることができる。当業者にとって、最大エネルギーはプラズマを発生するエネルギーとして用いられるのが通例であることは既知である。また、第１エッチングサブステップおよび／または第１堆積サブステップの処理処方は、イオンの操作に用いることができるボトムバイアス電圧レベルの範囲を含むことができる。底部電極に印加されるボトムバイアス電圧レベルは約１Ｖから２０００Ｖの間で選択することができる。いくつかの実施形態においては、好適な範囲を低周波プラズマシステムで２倍にすることができる。チャンバ圧力について、第１エッチングサブステップおよび／または第１堆積サブステップの処理処方は、約５ミリトルから約２００ミリトルの範囲とすることができる。チャンバ圧力は少なくとも５０ミリトルとすることが好ましい。さらに、エッチャントとして異なる種類のガスを用いることもできるが、フッ素系ガス混合物が好ましい。
閾値点に到達すると、ＣＤＣＰのオーバーエッチングステップ中に異なる処理処方を用いることができる。図２に戻って、次のステップ２０６で、シリコン層のエッチングをオーバーステップステップで続けることができる。一実施形態においては、オーバーエッチング処理を用いて、発生し得る横方向のエッチングを制限することができる。一実施形態において、オーバーエッチングステップ２０６は、第２堆積サブステップ２０８、第２エッチングサブステップ２１０、第３堆積サブステップ２１２の３つのサブステップを含むことができる。
次のサブステップ２０８で、第２堆積サブステップは、ポリマー形成ガス混合物を用いて第１ボトムバイアス電圧レベルで所定の時間にわたってポリマーを堆積することを含むことができる。図５は、一実施形態において、堆積されたポリマー層を有するシリコン基体３００を示す。第２堆積サブステップなしでシリコン層３０６を絶縁層３０４またはその付近で連続エッチングすると、横方向のエッチングが発生し、ノッチ５０２と５０４、およびマスクアンダーカット５０６と５０８になる。発生し得る横方向のエッチングを制限するために、第２堆積サブステップが用いられる。第２堆積サブステップ中に、Ｃ4Ｆ8などのポリマー形成ガス混合物を用いて、シリコン層３０６の上およびトレンチ４０８内部にポリマーを堆積することができる。このサブステップでは、エッチングを続ける前にシリコン層を再形成することが可能になる。シリコン層３０６はポリマーをトレンチ４０８中に堆積することによって再形成され、トレンチ４０８中に新しい側壁を作ることができる。一例において、側壁５１０および５１２はマスク縁部５１４および５１６から内方向の距離に位置することがあり、望まれないマスクアンダーカット５０６および５０８が発生することがある。第２堆積サブステップで、側壁５１０および５１２が再形成されて新しい側壁５２０および５２２を形成し、これはマスク縁部５１４および５１６に近接して位置することができるため、マスクアンダーカット５０６および５０８のサイズが縮小する。さらに第２堆積サブステップでは、水平表面５２４が再形成される。
次のステップ２１０で、第２エッチングサブステップは、第２の高いバイアス電圧レベルで所定の時間にわたってシリコン層をエッチングすることを含むことができる。エッチャントとして異なる種類のガスを用いることができるが、ＳＦ6などのフッ素系ガスは、他のガス混合物（例えば、塩素系ガス）よりも、シリコン層をエッチングするためのより優れたエッチャントになることができる。図６は、一実施形態において、第２エッチングサブステップの後のシリコン基体３００を示す。シリコン層３０６は、エッチングされて新しい側壁６０２および６０４を有するトレンチ４０８を形成することができる。横方向のエッチングが起こり得るため、マスク縁部５１４および５１６に近接して配置された側壁６０２および５０４を有するマスクアンダーカット６０６および６０８が形成されることがある。一実施形態において、側壁６０２および６０４は、側壁５１０および５１２よりもマスク縁部５１４および５１６に近接して位置することができる。他の実施形態において、側壁６０２および６０４は側壁５２０および５２２よりもマスク縁部５１４および５１６から離れた距離に位置することができる。また、横方向エッチングにより、ノッチ６１０および６１２が形成されることがある。一実施形態において、第２エッチングサブステップで、絶縁層３０４の一部がエッチングされて水平表面６１４が形成されることがある。
次のステップ２１２で、第３堆積サブステップは、低い第３ボトムバイアス電圧レベルで所定の時間にわたって行う酸化ステップを含むことができる。第３堆積サブステップでは、Ｏ2などの酸素系ガスを用いてシリコン側壁を不動態化し、シリコン層３０６の水平表面を再形成することができる。図７は、一実施形態において酸素系ガス混合物を有するシリコン基体３００を示す。第３堆積サブステップ中に、Ｏ2などの酸素系ガスを用いてシリコンを酸化し、薄いＳｉＯｘの水平層７０６を形成することができる。第３堆積サブステップでは、ＳｉＯｘの水平層７０６を形成することによって少なくともシリコン層３０６の一部を再形成することができ、これによってマスクアンダーカットおよびノッチを縮小することができる。シリコン層３０６は、酸素系ガス混合物をトレンチ４０８中に堆積することによって再形成することができ、これによってトレンチ４０８中に新しい側壁を形成することができる。一例において、側壁６０２および６０４を作ってマスク縁部５１４および５１６に近接して位置する新しい側壁７０２および７０４を形成することができ、これによってマスクアンダーカット６０６およびノッチ６０８を縮小することができる。さらに、第３堆積サブステップでは、新しいＳｉＯｘ水平レベル７０６に水平表面６１４を再形成することもできる。
パラメータの範囲は、デバイスの種類および利用できるプラズマ処理システムに依存するが、上記の表２は、高周波プラズマシステムにおける第２堆積サブステップ、第２エッチングサブステップ、および第３堆積サブステップのいくつかのパラメータの一例を示す。一実施形態において、オーバーエッチングステップは１つ以上の処理処方を含むことができる。一例において、第２堆積サブステップは、第２エッチングサブステップ用の処理処方および第３堆積サブステップ用の処理処方と異なってもよい。主要エッチングステップの処理処方と同様に、オーバーエッチングステップ用の処理処方は基体の種類および望ましいデバイスに依存する。
オーバーエッチングステップ用の処理処方は、主要エッチングステップに類似した最大エネルギーおよびチャンバ圧力を含むことができる。また、オーバーエッチングステップ用の処理処方最大エネルギーは一定にすることもできる。一実施形態において、最大エネルギーの好適な範囲はエッチング速度に応じて変化する。高速エッチング速度が望ましければ、最大エネルギーの好ましい範囲は約８００Ｗから約３０００Ｗとすることができる。エッチングが低速で実施されれば、最大エネルギーの好適な範囲は約２００Ｗから約１０００Ｗとすることができる。
しかし、オーバーエッチングステップの処理処方用のボトムバイアス電圧およびガス混合物はサブステップに応じて変化する。オーバーエッチングステップの各サブステップでガス混合物および／または底部電極に印加することのできるボトムバイアス電圧レベルを制御することによって、横方向のエッチング成分を制御することができるため、シリコン層の処理中にマスクアンダーカットおよび／またはノッチを実質的に縮小または除去することができる。
各オーバーエッチングサブステップが交互に行われる間に、異なるガス混合物を用いることができる。ガス混合物は、オーバーエッチングサブステップ間で異なるだけでなく、製造されるデバイスの要件に応じて各交互サイクル中のオーバーエッチングサブステップで異なってもよい。一例において、第１サイクル中の酸化ステップ中に用いることのできるガス混合物はＯ2だが、第２サイクル中に使用できるガス混合物はＯ2または他の酸素含有ガス混合物であってもよい。
オーバーエッチングステップの各サブステップで底部電極に印加することのできるボトムバイアス電圧レベルを制御することによって、横方向のエッチング成分を制御することができるため、シリコン層の処理中にマスクアンダーカットおよび／またはノッチを実質的に縮小または除去することができる。オーバーエッチングステップの処理処方では、主要エッチングステップよりもボトムバイアス電圧範囲が大幅に低くてもよい。ボトムバイアス電圧レベルを下げることによって、エッチング速度を大きく低減することができ、残りのシリコン層のエッチングにおける制御と制度を高めることが可能となる。
ボトムバイアス電圧レベルの電圧範囲は、デバイスの種類および利用できるプラズマ処理システムに応じて変化することができるが、上記の表３は第２堆積サブステップと、第２エッチングサブステップと、第３堆積サブステップ中のボトムバイアス電圧の範囲のいくつかの例を示す。第２堆積サブステップの好適な範囲は約−３０Ｖから約−３００Ｖであり、さらに好適な範囲は約−３０Ｖから約−２００Ｖである。第２エッチングサブステップ中のボトムバイアス電圧の好適な範囲は０Ｖから約−３００Ｖであり、さらに好適な範囲は約−５０Ｖから約−２５０Ｖである。同様に、第３堆積サブステップの好適な範囲は約０Ｖから約−３００Ｖであり、さらに好適な範囲は約０Ｖから約−２５０Ｖである。
ボトムバイアス電圧レベルの時間範囲は、デバイスの種類および利用できるプラズマ処理システムに依存するが、上記の表４は、高周波プラズマシステムのボトムバイアス電圧レベルの時間範囲のいくつかの例を示す。第２堆積ステップ中の時間範囲は約０．５秒から約５秒の間とすることが好ましく、約０．５秒から約４秒の間とすることがさらに好ましく、約０．５秒であることが最も好ましい。第２エッチングステップ中の時間範囲は約０．５秒から約５秒の間とすることが好ましく、約０．５秒から約４秒の間とすることがさらに好ましく、約０．５秒であることが最も好ましい。第３堆積ステップ中、時間範囲は約０．５秒から約５秒の間とすることが好ましく、約０．５秒から約４秒の間とすることがさらに好ましく、約０．５秒であることが最も好ましい。
オーバーエッチングステップでは、各サイクル中にエネルギーレベルのＲＦボトムバイアスが交互に替わってもよい。各サブステップの時間間隔は、デューティサイクルに応じて変化してもよい。例えば、デューティサイクルが第２堆積サブステップで２５パーセントであり、第２エッチングサブステップで５０パーセントであり、第３堆積サブステップで２５パーセントである状況を考慮されたい。この例において、第２エッチングサブステップは、第１または第３堆積サブステップの２倍の長さである。
ボトムバイアス電圧レベルは高レベルと低レベルの間で交互に変動するので、各サイクル中に変わってもよい。一例においては、第１サイクル中に、第２堆積ステップのボトムバイアスレベルが０Ｖであることを処理処方は要求し、次のサイクルで、その処理処方が第２堆積ステップのボトムバイアスレベルを２Ｖに上昇させることを要求することができる。処理処方の複雑度は、製造されるデバイスの要件および用いられるプラズマ処理システムの能力に依存する。
次のステップ２１４では、シリコン層が完全にエッチングされるかどうかが決定される。シリコン層が完全にエッチングされなければ、ステップ２０６に戻ってシリコン層のエッチングを続ける。第２堆積サブステップ、第２エッチングサブステップ、および第３堆積サブステップを交互に行うことによって、残りのシリコン層の厚さはマスクアンダーカットとノッチを大きく縮小または除去してエッチングすることができる。オーバーエッチングステップの停止は、例えば光放射停止点法または他の停止点法を用いて決定することができる。シリコン層が完全にエッチングされれば、次のステップ２１６でシリコンエッチング後処理を続けることができる。図８Ａおよび８Ｂは様々な実施形態において、マスクアンダーカットおよびノッチが顕著に縮小され（図８Ａのトレンチ８０２）または実質的に除去された（図８Ｂのトレンチ８０４）ＣＤＣＰ後の基体のシリコン層を示す。
本発明の実施形態から明らかなように、ＣＤＣＰは発生し得る横方向のエッチングを制御し、それによってシリコン層のエッチング中に発生するマスクアンダーカットおよびノッチのサイズを顕著に縮小する効果的な方法を提供する。マスクアンダーカットおよびノッチを縮小することによって、基体から形成することのできる高品質デバイスの数を増やすことができ、廃却が減って製造コストが下がる。ＣＤＣＰによって、メーカーは横方向のエッチング成分の制御を犠牲にすることなく高周波プラズマ処理システムの利点を引き続き享受することができる。さらに、ＣＤＣＰがハードウェアの変更を必要としないので、メーカーは発生する欠陥デバイスの数を低減することによって大きな経済的な利得を得ることができる。
本発明については、いくつかの実施形態を用いて説明したが、本発明の範囲に包含される変更、置換、および等価が存在する。また、本方法の方法および装置を具体かする方法には多くの代替方法が存在することに留意すべきである。したがって、以下の添付請求項はそれらの変更、置換、および等価の全てを含んで本発明の範囲に包含されるものと解釈すべきである。以下の請求項において、用語「第１」、「第２」、「第３」、「第４」、「第５」、および他の順序用語は理解の明瞭さを向上させる標識の目的で用いられ、必ずしも時間的な順序または論理的な順序を意味しまたは定義するものではない。
Claims (30)
- プラズマ処理チャンバ内で、その上にシリコン層を有する基体をエッチングする方法であって、前記プラズマ処理チャンバが底部電極を有し、前記基体が前記エッチング中に前記底部電極上に配置され、
主要エッチングステップを行うことと、
前記シリコン層内の所定のエッチング深さに到達したときに前記主要エッチングステップを停止することであって、前記所定のエッチング深さが前記シリコン層の厚さの少なくとも７０パーセントであり、前記シリコン層の前記厚さの最大９５パーセントであることと、
第１処理ステップと、第２処理ステップと、第３処理ステップとを含むオーバーエッチングステップを行うことであって、前記第１処理ステップが第１処理処方を用い、前記第２処理ステップが第２処理処方を用い、前記第３処理ステップが第３処理処方を用い、前記第１処理処方が第１ガス混合物を含み、かつ、前記底部電極に印加される第１ボトムバイアス電圧レベルを用いて行うように構成され、前記第２処理処方が第２ガス混合物を含み、かつ、前記底部電極に印加される、前記第１ボトムバイアス電圧レベルよりも高い第２ボトムバイアス電圧レベルを用いて行うように構成され、前記第３処理処方が第３ガス混合物を含み、かつ、前記底部電極に印加される、前記第２ボトムバイアス電圧レベルよりも低い第３ボトムバイアス電圧レベルを用いて行うように構成され、前記第１処理ステップと、前記第２処理ステップと、前記第３処理ステップとが、複数回交互に行われ、前記第１ガス混合物と、前記第２ガス混合物と、前記第３ガス混合物とが異なることと、
前記シリコン層が完全にエッチングされた後に前記オーバーエッチングステップを停止することと、
を含む方法。 - 前記第２処理処方が、前記第１処理ステップによって用いられる前記第１処理処方、および前記第３処理ステップによって用いられる前記第３処理処方よりも多くのシリコン材料を前記シリコン層から除去するように構成される、請求項１に記載の方法。
- 前記第１処理処方がポリマー形成ガスを用いることを含む、請求項１に記載の方法。
- 前記第２処理処方がフッ素系ガスを用いることを含む、請求項１に記載の方法。
- 前記第３処理処方が酸素系ガスを用いることを含む、請求項１に記載の方法。
- 前記ポリマー形成ガスがＣ4Ｆ8を含む、請求項１に記載の方法。
- 前記フッ素系ガスがＳＦ6を含む、請求項１に記載の方法。
- 前記酸素系ガスがＯ2を含む、請求項１に記載の方法。
- 前記主要エッチングステップが、前記主要エッチングステップの第１処理ステップと前記主要エッチングステップの第２処理ステップとを含み、前記主要エッチングステップの前記第１処理ステップが、前記主要エッチングステップの前記第２処理ステップに用いられる前記主要エッチングステップのための第２処理処方よりも多く前記シリコン材料を前記シリコン層から除去するように構成された、前記主要エッチングステップのための第１処理処方を用い、前記主要エッチングステップのための前記第１処理処方が、前記主要エッチングステップの前記第２処理ステップ中に用いられるガス混合物とは異なるガス混合物を用いる、請求項１に記載の方法。
- 前記所定のエッチング深さが前記シリコン層の前記厚さの少なくとも８０パーセントである、請求項１に記載の方法。
- 前記所定のエッチング深さが前記シリコン層の前記厚さの少なくとも９０パーセントである、請求項１に記載の方法。
- 前記第１処理ステップの第１期間が、前記第２処理ステップの第２期間および前記第３処理ステップの第３期間と実質的に同じである、請求項１に記載の方法。
- 前記第１処理ステップの前記第１期間が前記第２処理ステップの前記第２期間または前記第３処理ステップの前記第３期間とは異なる、請求項１に記載の方法。
- 前記第１処理ステップと、前記第２処理ステップと、前記第３処理ステップとが約０．５から約５秒間続く、請求項１に記載の方法。
- 前記オーバーエッチングステップの停止することが、光放射終点法を用いて決定される、請求項１に記載の方法。
- プラズマ処理チャンバ内で、その上にシリコン層を有する基体をエッチングする方法であって、前記プラズマ処理チャンバが底部電極を有し、前記基体が前記エッチング中前記底部電極上に配置され、
主要エッチングステップを行うことと、
前記シリコン層内の所定の深さに到達したときに前記主要エッチングステップを停止することであって、前記所定のエッチング深さが前記シリコン層の厚さの少なくとも７０パーセントであり、前記シリコン層の前記厚さの最大９５パーセントである、前記主要エッチングステップを停止することと、
第１処理ステップと、第２処理ステップと、第３処理ステップを含むオーバーエッチングステップを行うことであって、前記第１処理ステップが第１ガス混合物を含む第１処理処方を用い、前記第２処理ステップが第２ガス混合物を含む第２処理処方を用い、前記第３処理ステップが第３ガス混合物を含む第３処理処方を用い、前記第２処理処方が、前記シリコン層から前記第１処理処方および前記第３処理処方よりも多くのシリコン材料を除去するように構成されており、前記第１処理ステップと、前記第２処理ステップと、前記第３処理ステップとが複数回交互に行われ、前記第１ガス混合物と、前記第２ガス混合物と、前記第３ガス混合物とが異なることと、
前記シリコン層が完全にエッチングされた後に前記オーバーエッチングステップを停止することと、
を含む方法。 - 前記第１処理処方がポリマー形成ガスを用いることを含む、請求項１６に記載の方法。
- 前記第２処理処方がフッ素系ガスを用いることを含む、請求項１６に記載の方法。
- 前記第３処理処方が酸素系ガスを用いることを含む、請求項１６に記載の方法。
- 前記ポリマー形成ガスがＣ4Ｆ8を含む、請求項１６に記載の方法。
- 前記フッ素系ガスがＳＦ6を含む、請求項１６に記載の方法。
- 前記酸素系ガスがＯ2を含む、請求項１６に記載の方法。
- 前記第１処理ステップが、前記底部電極に印加される第１ボトムバイアス電圧レベルを用いて行われ、前記第２処理ステップが、前記底部電極に印加される、前記第１ボトムバイアス電圧レベルよりも高い第２ボトムバイアス電圧レベルを用いて行うように構成され、前記第３処理ステップが、前記底部電極に印加される、前記第２ボトムバイアス電圧レベルよりも低い第３ボトムバイアス電圧レベルを用いて行うように構成される、請求項１６に記載の方法。
- 前記主要エッチングステップが、前記主要エッチングステップの第１処理ステップと、前記主要エッチングステップの第２処理ステップとを含み、前記主要エッチングステップの前記第１処理ステップが、前記主要エッチングステップの前記第２処理ステップに用いられる前記主要エッチングステップのための第２処理処方よりも多くの前記シリコン材料を前記シリコン層から除去するように構成された、前記主要エッチングステップのための第１処理処方を用い、前記主要エッチングステップのための前記第１処理処方が、前記主要エッチングステップの前記第２処理ステップ中に用いられるガス混合物とは異なるガス混合物を用いる、請求項１６に記載の方法。
- 前記所定のエッチング深さが前記シリコン層の前記厚さの少なくとも８０パーセントである、請求項１６に記載の方法。
- 前記所定のエッチング深さが前記シリコン層の前記厚さの少なくとも９０パーセントである、請求項１６に記載の方法。
- 前記第１処理ステップの第１期間が、前記第２処理ステップの第２期間または前記第３処理ステップの第３期間と実質的に同じである、請求項１６に記載の方法。
- 前記第１処理ステップの前記第１期間が、前記第２処理ステップの前記第２期間および前記第３処理ステップの前記第３期間と異なる、請求項１６に記載の方法。
- 前記第１処理ステップと、前記第２処理ステップと、前記第３処理ステップとが約０．５から約５秒間続く、請求項１に記載の方法。
- 前記オーバーエッチングステップを停止することが光放射終点法を用いて決定される、請求項１６に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/421,000 US7351664B2 (en) | 2006-05-30 | 2006-05-30 | Methods for minimizing mask undercuts and notches for plasma processing system |
| US11/421,000 | 2006-05-30 | ||
| PCT/US2007/069910 WO2008005630A2 (en) | 2006-05-30 | 2007-05-29 | Methods for minimizing mask undercuts and notches for plasma processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009539267A true JP2009539267A (ja) | 2009-11-12 |
| JP5214596B2 JP5214596B2 (ja) | 2013-06-19 |
Family
ID=38790799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009513426A Expired - Fee Related JP5214596B2 (ja) | 2006-05-30 | 2007-05-29 | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7351664B2 (ja) |
| EP (1) | EP2022106A4 (ja) |
| JP (1) | JP5214596B2 (ja) |
| KR (1) | KR101399181B1 (ja) |
| CN (1) | CN101461072B (ja) |
| TW (1) | TWI416609B (ja) |
| WO (1) | WO2008005630A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8896127B2 (en) | 2009-03-27 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
| JP2015511766A (ja) * | 2012-02-29 | 2015-04-20 | オックスフォード インストルメンツ ナノテクノロジー ツールス リミテッド | 基板に物質を堆積及び／又は基板から物質をエッチング除去する方法及び装置 |
| JP2017208548A (ja) * | 2016-05-20 | 2017-11-24 | エスピーティーエス テクノロジーズ リミティド | ワークピースをプラズマエッチングする方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7985688B2 (en) * | 2005-12-16 | 2011-07-26 | Lam Research Corporation | Notch stop pulsing process for plasma processing system |
| US9123509B2 (en) | 2007-06-29 | 2015-09-01 | Varian Semiconductor Equipment Associates, Inc. | Techniques for plasma processing a substrate |
| US20090004836A1 (en) * | 2007-06-29 | 2009-01-01 | Varian Semiconductor Equipment Associates, Inc. | Plasma doping with enhanced charge neutralization |
| JP4999185B2 (ja) * | 2008-03-04 | 2012-08-15 | 富士フイルム株式会社 | ドライエッチング方法及びドライエッチング装置 |
| JP5288555B2 (ja) * | 2009-05-27 | 2013-09-11 | サムコ株式会社 | 誘導結合プラズマ処理装置及びプラズマエッチング方法 |
| CN103898613B (zh) * | 2012-12-24 | 2017-07-07 | 中微半导体设备(上海)有限公司 | 等离子体刻蚀方法 |
| US9711365B2 (en) | 2014-05-02 | 2017-07-18 | International Business Machines Corporation | Etch rate enhancement for a silicon etch process through etch chamber pretreatment |
| CN105374737B (zh) * | 2014-08-25 | 2019-02-26 | 中微半导体设备(上海)有限公司 | 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法 |
| US9997364B2 (en) * | 2016-10-19 | 2018-06-12 | Lam Research Corporation | High aspect ratio etch |
| CN109585293B (zh) * | 2017-09-29 | 2021-12-24 | 台湾积体电路制造股份有限公司 | 切割金属工艺中的基脚去除 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170814A (ja) * | 2000-11-30 | 2002-06-14 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| WO2005045904A2 (en) * | 2003-10-21 | 2005-05-19 | Unaxis Usa Inc. | Notch-free etching of high aspect soi structures using a time division multiplex process and rf bias modulation |
| JP2006080504A (ja) * | 2004-08-12 | 2006-03-23 | Sumitomo Precision Prod Co Ltd | エッチング方法及びエッチング装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5188704A (en) | 1989-10-20 | 1993-02-23 | International Business Machines Corporation | Selective silicon nitride plasma etching |
| US6500314B1 (en) | 1996-07-03 | 2002-12-31 | Tegal Corporation | Plasma etch reactor and method |
| US6187685B1 (en) | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| KR20010004243A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 반도체 제조 장비의 플라즈마 챔버 클리닝 방법 |
| DE19933841A1 (de) | 1999-07-20 | 2001-02-01 | Bosch Gmbh Robert | Vorrichtung und Verfahren zum Ätzen eines Substrates mittels eines induktiv gekoppelten Plasmas |
| DE19957169A1 (de) | 1999-11-27 | 2001-06-13 | Bosch Gmbh Robert | Plasmaätzverfahren mit gepulster Substratelektrodenleistung |
| JP2001237218A (ja) * | 2000-02-21 | 2001-08-31 | Nec Corp | 半導体装置の製造方法 |
| US6677242B1 (en) * | 2000-08-12 | 2004-01-13 | Applied Materials Inc. | Integrated shallow trench isolation approach |
| US20030003748A1 (en) * | 2001-05-24 | 2003-01-02 | Anisul Khan | Method of eliminating notching when anisotropically etching small linewidth openings in silicon on insulator |
| US6905626B2 (en) | 2002-07-24 | 2005-06-14 | Unaxis Usa Inc. | Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma |
| US7361599B2 (en) * | 2002-09-03 | 2008-04-22 | Texas Instruments Incorporated | Integrated circuit and method |
| US6905737B2 (en) | 2002-10-11 | 2005-06-14 | Applied Materials, Inc. | Method of delivering activated species for rapid cyclical deposition |
| US7368392B2 (en) * | 2003-07-10 | 2008-05-06 | Applied Materials, Inc. | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode |
| US7446050B2 (en) * | 2003-08-04 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etching and plasma treatment process to improve a gate profile |
| US7682985B2 (en) * | 2004-03-17 | 2010-03-23 | Lam Research Corporation | Dual doped polysilicon and silicon germanium etch |
| KR100670706B1 (ko) * | 2004-06-08 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성 방법 |
| US7985688B2 (en) | 2005-12-16 | 2011-07-26 | Lam Research Corporation | Notch stop pulsing process for plasma processing system |
-
2006
- 2006-05-30 US US11/421,000 patent/US7351664B2/en not_active Expired - Fee Related
-
2007
- 2007-05-28 TW TW096118991A patent/TWI416609B/zh not_active IP Right Cessation
- 2007-05-29 WO PCT/US2007/069910 patent/WO2008005630A2/en active Application Filing
- 2007-05-29 CN CN2007800201827A patent/CN101461072B/zh active Active
- 2007-05-29 EP EP07840207A patent/EP2022106A4/en not_active Withdrawn
- 2007-05-29 KR KR1020087029273A patent/KR101399181B1/ko active IP Right Grant
- 2007-05-29 JP JP2009513426A patent/JP5214596B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170814A (ja) * | 2000-11-30 | 2002-06-14 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| WO2005045904A2 (en) * | 2003-10-21 | 2005-05-19 | Unaxis Usa Inc. | Notch-free etching of high aspect soi structures using a time division multiplex process and rf bias modulation |
| JP2006080504A (ja) * | 2004-08-12 | 2006-03-23 | Sumitomo Precision Prod Co Ltd | エッチング方法及びエッチング装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8896127B2 (en) | 2009-03-27 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
| JP2015511766A (ja) * | 2012-02-29 | 2015-04-20 | オックスフォード インストルメンツ ナノテクノロジー ツールス リミテッド | 基板に物質を堆積及び／又は基板から物質をエッチング除去する方法及び装置 |
| JP2017208548A (ja) * | 2016-05-20 | 2017-11-24 | エスピーティーエス テクノロジーズ リミティド | ワークピースをプラズマエッチングする方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008005630A2 (en) | 2008-01-10 |
| CN101461072A (zh) | 2009-06-17 |
| JP5214596B2 (ja) | 2013-06-19 |
| CN101461072B (zh) | 2011-03-23 |
| WO2008005630A3 (en) | 2008-03-13 |
| EP2022106A2 (en) | 2009-02-11 |
| TWI416609B (zh) | 2013-11-21 |
| TW200818289A (en) | 2008-04-16 |
| US20070281489A1 (en) | 2007-12-06 |
| US7351664B2 (en) | 2008-04-01 |
| KR20090023363A (ko) | 2009-03-04 |
| EP2022106A4 (en) | 2011-03-30 |
| KR101399181B1 (ko) | 2014-05-27 |
| WO2008005630B1 (en) | 2008-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| JP6352771B2 (ja) | 低減されたトリミングレートで炭素含有膜をトリミングする方法 | |
| JP6219558B2 (ja) | ３ｄフラッシュ構造用のエッチングプロセス | |
| JP4554461B2 (ja) | 半導体装置の製造方法 | |
| US9054050B2 (en) | Method for deep silicon etching using gas pulsing | |
| US5935874A (en) | Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system | |
| JP2009033080A (ja) | プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 | |
| JP2000133638A (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
| WO2000063960A1 (en) | Process for etching a silicon layer in a plasma processing chamber to form deep openings | |
| JP4209774B2 (ja) | シリコン基板のエッチング方法およびエッチング装置 | |
| KR101337832B1 (ko) | 플라즈마 처리 시스템의 노치 스탑 펄싱 공정 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| US20090065479A1 (en) | Dry etching method of high-k film | |
| JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
| JP6579786B2 (ja) | プラズマエッチング方法 | |
| WO2020008703A1 (ja) | プラズマ処理方法 | |
| WO2022244638A1 (ja) | プラズマ処理装置及びｒｆシステム | |
| TW201505091A (zh) | 玻璃基底的蝕刻方法 | |
| JP4399310B2 (ja) | ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| WO2020005394A1 (en) | Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry | |
| JP2007134660A (ja) | ドライエッチング方法 | |
| TW201907481A (zh) | 用以在低k介電蝕刻中降低反應性離子蝕刻延遲的方法 | |
| TW202002073A (zh) | 電漿蝕刻方法 | |
| JP2006060089A (ja) | シリコン材のエッチング方法とその装置並びにシリコン成形体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111031 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120229 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5214596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |