CN101764040A - 等离子体蚀刻的控制方法 - Google Patents
等离子体蚀刻的控制方法 Download PDFInfo
- Publication number
- CN101764040A CN101764040A CN200810207618A CN200810207618A CN101764040A CN 101764040 A CN101764040 A CN 101764040A CN 200810207618 A CN200810207618 A CN 200810207618A CN 200810207618 A CN200810207618 A CN 200810207618A CN 101764040 A CN101764040 A CN 101764040A
- Authority
- CN
- China
- Prior art keywords
- plasma
- etching
- layer
- value
- oxygen flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明中公开了一种等离子体蚀刻的控制方法,该方法包括:在等离子体蚀刻工艺中,逐步增大作用于等离子体的偏转功率,并逐步减小所使用的氧气流量。通过使用上述的方法,可以在保持较大的蚀刻速度的同时,尽可能地保护PR层,使得蚀刻后的PR层仍保持较厚的厚度;同时,还可以在进行过蚀刻时防止阻挡层被刻穿。另外,通过使用上述的方法,还可使得蚀刻后所形成的通孔具有比较垂直的外部轮廓,而且各个通孔之间也具有较好的均匀性,从而可提高蚀刻后所形成的半导体元件的性能。
Description
技术领域
本发明涉及半导体元件的制造技术,尤其是指一种等离子体蚀刻的控制方法。
背景技术
在集成电路(IC)制造过程中,随着集成电路的集成度的不断增加,半导体元件的面积逐渐缩小,集成电路的设计线宽也越来越小,因此可以在半导体元件上形成极细微尺寸的电路结构。在现有技术中,一般是通过蚀刻(Etching)技术将微影(Micro-lithography)后所产生的光阻图案转印到光阻(PR,PhotoResistor)层下的材料上,从而形成集成电路的复杂架构。
在半导体元件的后段工艺(BEOL,Back-End-Of-Line)中,通常需要在基底材料上进行通孔(Via)的蚀刻。图1为现有技术中的蚀刻工艺的示意图。如图1所示,在现有技术的蚀刻工艺中,待蚀刻层103之上一般具有一抗反射层102和一光阻层101,其中,光阻层101用来作为蚀刻遮罩(Etching Mask),抗反射层102用来减少曝光的反射;同时,待蚀刻层103之下一般还具有一阻挡层104作为刻蚀停止层;在进行蚀刻之后,将形成如图1所示的通孔105。在实际应用环境下蚀刻不同的通孔时,用于蚀刻的蚀刻机台在高度上可能会出现一定程度的上下浮动(一般为10%左右),因此,为了保证所蚀刻的通孔能完全贯穿于整个待蚀刻层,一般需要进行过蚀刻(Over Etch),即还需要将通孔105蚀刻到上述待蚀刻层103之下的阻挡层104中,同时又不能使得通孔105完全贯穿整个阻挡层104。但是,当半导体器件的制造工艺从90nm制造工艺过渡到45nm制造工艺时,随着半导体元件中的特征尺寸不断变小,PR层的宽度也将随着不断减小,如果此时PR层的高度(即厚度)不减小,则PR层将会因为高宽比过大而倒塌。因此,为了使得在显影之后的PR层不发生倒塌,则PR层的高宽比不能超过一定的阈值,所以在特征尺寸不断变小的情况下,PR层也变得越来越薄(即高度越来越小)。如果PR层在蚀刻过程中由于蚀刻的原因而变得更薄,将会导致待蚀刻层的关键尺寸(CD,Critical Dimension)产生误差。因此,在上述的通孔蚀刻工艺中,一般都希望在获得足够深的通孔的同时,也能尽量保留更厚一些的PR层。
在现有技术中,传统的通孔蚀刻工艺中最常用的蚀刻方法为等离子体蚀刻方法。在该方法中,通常使用固定的较高的作用于等离子体的偏转功率(BiasPower)以及固定的较低流量的氧气(O2)流,从而可蚀刻出比较深的通孔。但是,当制造工艺达到65nm甚至更精密时,在这种处理工艺中将会损失较多的PR层。例如,在高精度制造工艺的通孔蚀刻工艺中,PR层一般都非常薄,此时如果使用较高的偏转功率,则将对PR层造成较大的破坏,并给蚀刻形成的通孔带来内部干涉条纹(Striation),从而影响所形成的通孔的外部轮廓;而如果使用较低的偏转功率,则有可能出现较低的蚀刻速度甚至蚀刻停止。因此,在现有技术中,如何在保持较高蚀刻速度的同时保留更多的PR层是一个亟待解决的问题。
发明内容
有鉴于此,本发明的主要目的在于提供一种等离子体蚀刻的控制方法,从而在保持较高蚀刻速度的同时,保留更多的PR层。
为达到上述目的,本发明中的技术方案是这样实现的:
一种等离子体蚀刻的控制方法,该方法包括:
在等离子体蚀刻工艺中,作用于等离子体的偏转功率从初始值逐步增大到最终值,所使用的氧气流量从初始值逐步减小到最终值。
较佳的,所述作用于等离子体的偏转功率的初始值小于或等于预先设置的第一功率阈值;所述氧气流量的初始值大于或等于预先设置的第一流量阈值。
较佳的,所述第一功率阈值和第一流量阈值分别为根据实际蚀刻条件所确定的固定值。
较佳的,所述作用于等离子体的偏转功率的初始值为1500瓦,所述氧气流量的初始值为10标准毫升/分钟。
较佳的,所述作用于等离子体的偏转功率的最终值大于或等于预先设置的第二功率阈值;所述氧气流量的最终值小于或等于预先设置的第二流量阈值。
较佳的,所述第二功率阈值和第二流量阈值分别为根据实际蚀刻条件所确定的固定值。
较佳的,所述作用于等离子体的偏转功率的最终值为3000瓦,所述氧气流量的最终值为0标准毫升/分钟。
较佳的,所述逐步增大为线性地增大或按设定的第一步长逐步增大;所述逐步减小为线性地减小或按设定的第二步长逐步减小。
综上可知,本发明中提供了一种等离子体蚀刻的控制方法。在所述等离子体蚀刻的控制方法中,由于作用于等离子体的偏转功率将随时间逐渐增大,同时氧气流的流量将逐渐减小,因此可以在保持较大的蚀刻速度的同时,尽可能地保留更多的PR层。
附图说明
图1为现有技术中的蚀刻工艺的示意图。
图2为本发明中等离子体蚀刻的控制方法的流程示意图。
图3为本发明中氧气流量与偏转功率的渐变示意图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白,下面结合附图及具体实施例对本发明再作进一步详细的说明。
在本发明中,所使用的蚀刻方法为等离子体蚀刻方法,因此在等离子体蚀刻工艺中,将使用氧气流量渐减以及作用于等离子体的偏转功率渐升的方式来进行蚀刻,即在等离子体蚀刻工艺中,作用于等离子体的偏转功率将从初始值逐步增大到最终值,而所使用的氧气流量将从初始值逐步减小到最终值,从而达到在保持较高蚀刻速度的同时保留更多的PR层的目的。
图2为本发明中等离子体蚀刻的控制方法的流程示意图。如图2所示,本发明中所提供的等离子体蚀刻的控制方法包括如下所述的步骤:
步骤201,在蚀刻工艺的初始阶段,使用较小的偏转功率以及较大的氧气流量进行蚀刻。
在本发明中,在蚀刻工艺的初始阶段,将使用较小的作用于等离子体的偏转功率以及较大的氧气流量,即所述作用于等离子体的偏转功率的初始值较小,而氧气流量的初始值较大;其原因在于:在蚀刻工艺的初始阶段,由于所需蚀刻的通孔的深度并不大,且所需蚀刻的待蚀刻层与PR层的距离较小,因此当氧气流量较大时,将使得PR层对于待蚀刻层的蚀刻速率选择比(即对待蚀刻层的蚀刻速率与对PR层的蚀刻速率之比)升高,因此只需要较小的偏转功率就能达到较高的对待蚀刻层的蚀刻速度,使得蚀刻过程中对于PR层表面的破坏比较小,而对于待蚀刻层的蚀刻速率比较大,从而在保证对待蚀刻层的较高蚀刻速度的同时也尽可能地实现了对PR层的保护。
具体来说,在本发明中,可根据实际应用情况预先设置一个较小的第一功率阈值和一个较大的第一流量阈值。在上述的等离子体蚀刻工艺中,上述作用于等离子体的偏转功率的初始值小于或等于上述预先设置的第一功率阈值,且上述氧气流量的初始值大于或等于上述预先设置的第一流量阈值。在本发明中,上述第一功率阈值和第一流量阈值分别是根据实际蚀刻条件(例如,PR层的厚度、待蚀刻层的材料或厚度等)所确定的固定值。可使用本领域中常用的确定方法确定上述的固定值,也可直接使用本领域中一些常用的固定值,在此不再赘述。
步骤202,在蚀刻工艺中,逐步增大作用于等离子体的偏转功率,并逐步减小所使用的氧气流量。
在本发明中,由于在蚀刻工艺的结束阶段,所需蚀刻的待蚀刻层与阻挡层的距离较小,当氧气流量较小且作用于等离子体的偏转功率比较大时,将使得阻挡层对于待蚀刻层的蚀刻速率选择比(即对待蚀刻层的蚀刻速率与对阻挡层的蚀刻速率之比)升高;因此将使得蚀刻过程中对于阻挡层的蚀刻速率比较小,而对于待蚀刻层的蚀刻速率比较大,从而在保证对待蚀刻层的较高的蚀刻速度的同时不会刻穿阻挡层,且可在不增加阻挡层损耗的情况下,增加过刻蚀程度和工艺窗口。
因此,在本发明中,在蚀刻工艺中,氧气流量将随时间而逐渐减小(即氧气流量渐减),例如,可按预先设定的第二步长逐步减小所使用的氧气流量,从而在蚀刻工艺的结束阶段,所使用的氧气流量达到最小,即达到氧气流量的最终值;而作用于等离子体的偏转功率将随时间而逐渐增大(即偏转功率的渐升),例如,可按预先设定的第一步长逐步增大作用于等离子体的偏转功率,从而在蚀刻工艺的结束阶段,所使用的偏转功率达到最大,即达到偏转功率的最终值。
在本发明中,可根据实际应用情况预先设置一个较大的第二功率阈值和一个较小的第二流量阈值;其中,第二功率阈值大于上述的第一功率阈值,第二流量阈值小于上述的第一流量阈值。在上述的等离子体蚀刻工艺中,上述作用于等离子体的偏转功率的最终值大于或等于上述预先设置的第二功率阈值,且上述氧气流量的最终值小于或等于上述预先设置的第二流量阈值。在本发明中,上述第二功率阈值和第二流量阈值也分别是根据实际蚀刻条件(例如,阻挡层的材料或厚度、待蚀刻层的材料或厚度等)所确定的固定值。可使用本领域中常用的确定方法确定上述的固定值,也可直接使用本领域中一些常用的固定值,在此不再赘述。
由上可知,在本发明中,可使用氧气流量渐减以及偏转功率渐升的方式来实现在保持较高蚀刻速度的同时保留更多的PR层。所述的O2流的渐减以及偏转功率的渐升是一种渐进的变化方式,可由蚀刻工具来实现对氧气流量和偏转功率的控制。
图3为本发明中氧气流量与偏转功率的渐变示意图。如图3所示,在本发明一个较佳的实施例中,如果设蚀刻的总时间为t秒(s),则氧气流量可从初始时刻时的10标准毫升/分钟(sccm,Standard Cubic Centimeter perMinute)渐变到第t秒时的0sccm,而偏转功率则可从初始时刻时的1500瓦(w)渐变到第t秒时的3000w。也就是说,上述作用于等离子体的偏转功率的初始值为1500w,最终值为3000w;而氧气流量的初始值为10sccm,最终值为0sccm。其中,上述的总时间t可根据实际应用情况而预先设定;另外,对于氧气流量来说,所述的渐变为氧气流的流量逐步减少,所述的逐步减少可以是线性地减少或按设定的第二步长逐步减少,且氧气流流量的平均减少率或所述第二步长可根据实际应用情况而预先设定;而对于偏转功率来说,所述的渐变即为偏转功率逐步增大,所述的逐步增大可以是线性地增大或按设定的第一步长逐步增大,且偏转功率的平均增大率或所述第一步长也可根据实际应用情况而预先设定。另外,在本发明中,所述的第一步长和第二步长可以是固定的值也可以是可调的值,可通过本领域中常用的技术手段对上述第一步长或第二步长进行设置,在此不再赘述。
在上述的蚀刻方法中,由于偏转功率将随时间逐渐增大,同时氧气流的流量将逐渐减小,因此可以在保持较大的蚀刻速度的同时,尽可能地保护PR层,使得蚀刻后的PR层仍保持较厚的厚度;同时,还可以在进行过蚀刻时防止阻挡层被刻穿。另外,通过使用上述的方法,还可使得蚀刻后所形成的通孔具有比较垂直的外部轮廓,而且各个通孔之间也具有较好的均匀性,从而可提高蚀刻后所形成的半导体元件的性能。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种等离子体蚀刻的控制方法,其特征在于,该方法包括:
在等离子体蚀刻工艺中,作用于等离子体的偏转功率从初始值逐步增大到最终值,所使用的氧气流量从初始值逐步减小到最终值。
2.根据权利要求1所述的方法,其特征在于,
所述作用于等离子体的偏转功率的初始值小于或等于预先设置的第一功率阈值;所述氧气流量的初始值大于或等于预先设置的第一流量阈值。
3.根据权利要求2所述的方法,其特征在于,
所述第一功率阈值和第一流量阈值分别为根据实际蚀刻条件所确定的固定值。
4.根据权利要求2所述的方法,其特征在于:
所述作用于等离子体的偏转功率的初始值为1500瓦,所述氧气流量的初始值为10标准毫升/分钟。
5.根据权利要求1所述的方法,其特征在于,
所述作用于等离子体的偏转功率的最终值大于或等于预先设置的第二功率阈值;所述氧气流量的最终值小于或等于预先设置的第二流量阈值。
6.根据权利要求5所述的方法,其特征在于,
所述第二功率阈值和第二流量阈值分别为根据实际蚀刻条件所确定的固定值。
7.根据权利要求5所述的方法,其特征在于:
所述作用于等离子体的偏转功率的最终值为3000瓦,所述氧气流量的最终值为0标准毫升/分钟。
8.根据权利要求1所述的方法,其特征在于,
所述逐步增大为线性地增大或按设定的第一步长逐步增大;所述逐步减小为线性地减小或按设定的第二步长逐步减小。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810207618XA CN101764040B (zh) | 2008-12-23 | 2008-12-23 | 等离子体蚀刻的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810207618XA CN101764040B (zh) | 2008-12-23 | 2008-12-23 | 等离子体蚀刻的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101764040A true CN101764040A (zh) | 2010-06-30 |
CN101764040B CN101764040B (zh) | 2012-05-30 |
Family
ID=42495131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810207618XA Expired - Fee Related CN101764040B (zh) | 2008-12-23 | 2008-12-23 | 等离子体蚀刻的控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101764040B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022100A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的结构及其形成方法 |
CN103824767A (zh) * | 2012-11-16 | 2014-05-28 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028022A (ja) * | 2006-07-19 | 2008-02-07 | Tokyo Electron Ltd | プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 |
-
2008
- 2008-12-23 CN CN200810207618XA patent/CN101764040B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022100A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的结构及其形成方法 |
CN103824767A (zh) * | 2012-11-16 | 2014-05-28 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
CN103824767B (zh) * | 2012-11-16 | 2017-05-17 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101764040B (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100381885B1 (ko) | 미세 게이트 전극을 구비한 반도체 장치의 제조 방법 | |
JP2004152784A (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
CN100524691C (zh) | 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法 | |
CN102184852A (zh) | 双掺杂多晶硅刻蚀方法 | |
CN106158595B (zh) | 半导体器件的形成方法 | |
CN101764040B (zh) | 等离子体蚀刻的控制方法 | |
KR100503814B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
TWI780413B (zh) | 矽介質材料蝕刻方法 | |
CN1632921A (zh) | 一种可以减小栅特征尺寸的两步削减刻蚀工艺 | |
CN113035699B (zh) | 半导体器件的制造方法 | |
CN103531473B (zh) | 氧化硅及氮化硅双层复合侧墙的刻蚀方法 | |
KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
CN105957792A (zh) | 半导体结构的刻蚀方法 | |
CN100397590C (zh) | 一种栅刻蚀工艺 | |
CN104752159B (zh) | 基片刻蚀方法 | |
CN104681416B (zh) | 半导体器件和栅极的形成方法 | |
US7268086B2 (en) | Method for reducing critical dimension and semiconductor etching method | |
CN102110597A (zh) | 一种实现亚10nm栅长线条的方法 | |
KR20070073444A (ko) | 반도체소자의 패턴 형성 방법 | |
KR100653538B1 (ko) | 반도체 소자의 금속 배선 식각 방법 | |
KR100609042B1 (ko) | 반도체소자의 비트라인콘택홀 형성 방법 | |
KR100709432B1 (ko) | 반도체 소자의 형성 방법 | |
KR100604810B1 (ko) | 반도체 소자의 텅스텐 메탈 게이트 라인 형성방법 | |
KR100792375B1 (ko) | 반도체장치의 제조 방법 | |
KR100802071B1 (ko) | 반도체소자의 패터닝 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20181223 |