CN102110597A - 一种实现亚10nm栅长线条的方法 - Google Patents
一种实现亚10nm栅长线条的方法 Download PDFInfo
- Publication number
- CN102110597A CN102110597A CN200910243738XA CN200910243738A CN102110597A CN 102110597 A CN102110597 A CN 102110597A CN 200910243738X A CN200910243738X A CN 200910243738XA CN 200910243738 A CN200910243738 A CN 200910243738A CN 102110597 A CN102110597 A CN 102110597A
- Authority
- CN
- China
- Prior art keywords
- etching
- long
- pending
- pad
- gate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 125000001309 chloro group Chemical group Cl* 0.000 claims description 5
- 238000000609 electron-beam lithography Methods 0.000 claims description 5
- 239000007792 gaseous phase Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 229910003855 HfAlO Inorganic materials 0.000 claims description 2
- 229910004143 HfON Inorganic materials 0.000 claims description 2
- 229910004129 HfSiO Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 abstract description 8
- 238000001259 photo etching Methods 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000004377 microelectronic Methods 0.000 abstract description 3
- 239000002609 medium Substances 0.000 abstract 3
- 239000007772 electrode material Substances 0.000 abstract 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 239000001963 growth medium Substances 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种实现亚10nm栅长线条的方法：在衬底上垫积或热氧化生长介质层、垫积栅电极材料、正性电子束曝光并刻蚀凹槽、垫积氧化物介质层、氧化物介质层表面平坦化、正性电子束曝光并刻蚀凹槽以及刻蚀栅电极材料等。本发明工艺简单，可重复性好，完全采用传统自顶向下的工艺实现与CMOS工艺的完全兼容，工艺窗口较大，易于集成，有利于在微电子工艺流程中定义极短的精细图形，使得最小特征尺寸不依赖于光刻能力，推动器件尺寸往更小的方向发展。
Description
技术领域
本发明属于微电子纳米尺度微纳电子器件领域，特别是指一种用于在制备半导体器件时定义精细栅线条图形的方法。
背景技术
随着微纳电子技术的发展，在制备过程中定义极精细的线条变得越来越困难。即使采用分辨率增强技术如移相掩模(PSM)、光学邻近效应修正(OPC)等措施，普通光学光刻的极限分辨率只能达到光源波长的1/2，而进入深紫外区域的光波长极限只有193nm，因此要实现亚10nm线条曝光需要更为先进的技术。
采用电子束曝光，通过优化工艺条件，采用昂贵的曝光剂量很高的电子数光刻胶(如HSQ等)，在极限情况下辅助其他技术(如灰化等)可能实现亚10nm，但是由于存在电子束邻近效应和光源波动，使得这种方法的工艺可重复性不好，工艺控制复杂，因此只在非常极端的特定条件下可以实现。必须增加工艺窗口，并降低成本才可能充分利用电子束曝光能力实现稳定可靠的图形制备。
考虑采用正性电子束光刻胶曝光两个相邻凹槽时产生的电子束邻近效应，在两个凹槽中间实现极短的线条。这种方法相比简单采用电子束光刻更具优势：
一)工艺流程简单，与CMOS工艺完全兼容；
二)可重复性好，只要保证衬底和电子束光刻条件不变的情况下；
三)成本较低，避免了采用高剂量电子束曝光；
四)工艺窗口大；
五)最小特征尺寸可以很容易达到10nm以下且不依赖于光刻能力，大大放松了对光刻的要求。
鉴于该方法具备以上优点，因此对于微纳电子器件制备过程中定义亚10nm精细图形有很好的应用前景。
发明内容
本发明目的在于提供一种易于集成的、完全采用传统微电子加工的实现亚10nm极短栅长线条的方法。
为了实现上述目的，本发明的主要步骤为：
1)在衬底上垫积或热氧化生长栅介质层；
2)垫积栅电极材料；
3)正性电子束曝光并刻蚀栅电极材料形成凹槽；
4)垫积氧化物介质层；
5)氧化物介质层表面平坦化；
6)正性电子束曝光并刻蚀介质层形成两个相邻的凹槽；
7)刻蚀栅电极材料。
步骤1中垫积或热氧化生长SiO2的厚度6至
垫积的栅介质可以是SiON、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfLaO或HfLaON，栅介质层可通过低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积形成。
步骤2中栅电极材料可以是多晶硅和金属栅材料(如难熔金属W、Ti、Ta、Mo，或，金属氮化物TiN、TaN、HfN或MoN等)，栅电极材料可以采用低压化学气相淀积，金属有机化学气相沉积或者原子层淀积形成，厚度为1000至
步骤3中正性电子束曝光采用正性电子束光刻胶。陡直凹槽的刻蚀采用氯基反应离子刻蚀。刻蚀凹槽宽度为50-500nm，深度为5-80nm。
步骤4中化学气相垫积氧化物介质层可以是硅酸四乙酯(TEOS)或低温垫积氧化物(LTO)，厚度10-200nm。
步骤5中氧化物介质层表面平坦化采用化学机械剖光。
步骤6中采用正性电子束曝光。电子束光刻定义凹槽宽度为50-500nm。需要保证定义的两个凹槽之间的间隙在第一次曝光图形内，两凹槽的外边界在第一次曝光图形外。陡直凹槽的刻蚀采用氟基反应离子刻蚀。刻蚀凹槽深度为5-100nm。
步骤7中刻蚀栅电极材料以步骤5中垫积的氧化层介质作为硬掩膜。采用氯基反应离子刻蚀实现陡直的剖面。刻蚀深度为1000至
本发明利用正性电子束光刻的曝光邻近效应，通过缩小凹槽间的间距实现极短栅线条的制备。所用工艺均是标准的CMOS工艺，工艺流程简单，可控性和可重复性好。工艺窗口大，极大放松了光刻对精细图形制备的要求。有利于器件的特征尺寸往亚10nm方向发展。
附图说明
图1a-图1f给出了本方法定义亚10nm栅长线条的制备步骤；其中(a)为垫积栅介质层；(b)为垫积栅电极材料；(c)为正性电子束曝光并刻蚀凹槽；(d)为化学气相垫积介质层和平坦化工艺；(e)为正性电子束曝光并刻蚀两相邻的凹槽；(f)为以垫积的介质层做硬掩膜，各向异性刻蚀栅电极材料。
图1a-f中相同标号表示相同的部件：
101衬底；102栅介质层；103栅电极层；104电子束曝光并刻蚀形成的凹槽；105垫积填充凹槽的介质层；106介质层硬掩膜；107电子束光刻定义的两个窗口；108栅线条。
具体实施方式
本发明采用的生长、气相沉积、刻蚀、光刻等条件均为公知技术，本领域技术人员很容易理解和实施的。
实施例
1)如图1a所示，950℃，热氧化生长SiO2的厚度(102)；
2)如图1b所示，低压化学气相淀积多晶硅
(103)；
3)如图1c所示，采用正性电子束光刻胶ZEP520曝光。采用氯基反应离子刻蚀陡直的凹槽(104)。刻蚀凹槽宽度为100nm，深度为10nm；
4)化学气相垫积氧化物介质层LTO(105)，厚度30nm；
5)如图1d所示，采用化学机械剖光平坦化氧化物介质层表面(105)。
6)如图1e所示，采用正性电子束光刻胶ZEP520曝光两个定义间距为80nm的凹槽(107)。采用氟基反应离子刻蚀陡直的凹槽。刻蚀凹槽宽度为100nm，深度为10nm。
7)如图1f所示，以步骤5中垫积的氧化层介质作为硬掩膜(106)。采用氯基反应离子刻蚀栅电极材料并实现具有陡直的剖面亚10nm宽栅线条(108)。
以上通过详细实例描述了本发明所提供的实现亚10nm栅长线条的制备方法，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的工艺过程做一定的变形或修改，其制备方法也不限于实施例中所公开的内容。
Claims (7)
1.一种实现10nm极短栅长线条的方法，其主要步骤是：
1)在衬底上垫积或热氧化生长栅介质层；
2)垫积栅电极材料；
3)正性电子束曝光并刻蚀栅电极材料形成凹槽；
4)化学气相垫积氧化物介质层；
5)氧化物介质层表面平坦化；
6)正性电子束曝光并刻蚀介质层形成两个相邻的凹槽；
7)刻蚀栅电极材料；
2.根据权利要求1所述的方法，其中，步骤1中垫积或热氧化生长SiO2的厚度6至
垫积的栅介质为SiON、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfLaO或HfLaON；栅介质层采用低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积形成。
3.根据权利要求1所述的方法，其中，步骤2中栅电极材料为W、Ti、Ta、Mo、TiN、TaN、HfN或MoN，栅电极材料采用低压化学气相淀积、金属有机化学气相沉积或者原子层淀积形成，厚度为1000至
4.根据权利要求1所述的方法，其中，步骤3中正性电子束曝光采用正性电子束光刻胶；陡直凹槽的刻蚀采用氯基反应离子刻蚀；刻蚀凹槽宽度为50-500nm，深度为5-80nm。
5.根据权利要求1所述的方法，其中，步骤4中化学气相垫积氧化物介质层为硅酸四乙酯或低温垫积氧化物，厚度10-200nm。
6.根据权利要求1所述的方法，其中，步骤6中采用正性电子束曝光，电子束光刻定义凹槽宽度为50-500nm；陡直凹槽的刻蚀采用氟基反应离子刻蚀，刻蚀凹槽的深度为5-100nm。
7.根据权利要求1所述的方法，其中，步骤7中刻蚀栅电极材料以步骤5中垫积的氧化层介质作为硬掩膜；采用氟基反应离子刻蚀实现陡直的剖面，刻蚀深度为1000至
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910243738XA CN102110597A (zh) | 2009-12-23 | 2009-12-23 | 一种实现亚10nm栅长线条的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910243738XA CN102110597A (zh) | 2009-12-23 | 2009-12-23 | 一种实现亚10nm栅长线条的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102110597A true CN102110597A (zh) | 2011-06-29 |
Family
ID=44174716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910243738XA Pending CN102110597A (zh) | 2009-12-23 | 2009-12-23 | 一种实现亚10nm栅长线条的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102110597A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779190A (zh) * | 2012-10-17 | 2014-05-07 | 中国科学院微电子研究所 | 精细线条制备方法 |
| CN105271103A (zh) * | 2015-10-20 | 2016-01-27 | 国家纳米科学中心 | 一种纳米结构阵列及其制备方法和用途 |
-
2009
- 2009-12-23 CN CN200910243738XA patent/CN102110597A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779190A (zh) * | 2012-10-17 | 2014-05-07 | 中国科学院微电子研究所 | 精细线条制备方法 |
| CN105271103A (zh) * | 2015-10-20 | 2016-01-27 | 国家纳米科学中心 | 一种纳米结构阵列及其制备方法和用途 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8986921B2 (en) | Lithographic material stack including a metal-compound hard mask | |
| TW588415B (en) | Method of manufacturing semiconductor device having minute gate electrodes | |
| US20120108068A1 (en) | Method for Patterning Sublithographic Features | |
| US9564371B2 (en) | Method for forming semiconductor device | |
| CN106960875B (zh) | 半导体装置及其制造方法 | |
| US20080160737A1 (en) | Method for forming metal pattern and method for forming gate electrode in semiconductor device using the same | |
| KR20050077729A (ko) | 반도체 장치의 제조방법 | |
| CN102110597A (zh) | 一种实现亚10nm栅长线条的方法 | |
| US11456174B2 (en) | Semiconductor structure and formation method thereof | |
| CN108155149B (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN106960794B (zh) | 鳍部的形成方法和鳍式场效应管的形成方法 | |
| KR100842764B1 (ko) | 금속막 패턴 형성방법 및 이를 이용한 반도체 소자의게이트 전극 형성방법 | |
| US8765608B2 (en) | Methods for forming trenches | |
| US7648924B2 (en) | Method of manufacturing spacer | |
| US7589026B2 (en) | Method for fabricating a fine pattern in a semiconductor device | |
| KR100949038B1 (ko) | 상온에서 동작하는 단전자 논리 소자 제조방법 | |
| TWI703714B (zh) | 形成影像感測元件中多晶矽閘極結構之方法、多晶矽閘極結構以及保護影像感測元件的畫素之方法 | |
| CN102315117B (zh) | 一种Mo基/TaN金属栅叠层结构的刻蚀方法 | |
| CN102543743A (zh) | Mos器件的制作方法 | |
| KR20070001590A (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| KR100529383B1 (ko) | 반도체 소자의 전극 형성방법 | |
| KR100876834B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050114949A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR101164980B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| TWI406325B (zh) | 半導體結構的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110629 |