CN116581026B - 一种InP基衬底的刻蚀方法 - Google Patents

一种InP基衬底的刻蚀方法 Download PDF

Info

Publication number
CN116581026B
CN116581026B CN202310864394.4A CN202310864394A CN116581026B CN 116581026 B CN116581026 B CN 116581026B CN 202310864394 A CN202310864394 A CN 202310864394A CN 116581026 B CN116581026 B CN 116581026B
Authority
CN
China
Prior art keywords
etching
protection layer
plasma
radio frequency
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310864394.4A
Other languages
English (en)
Other versions
CN116581026A (zh
Inventor
朱开放
任舟逸
任华
郭春祥
许开东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Leuven Instruments Co Ltd
Original Assignee
Jiangsu Leuven Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Leuven Instruments Co Ltd filed Critical Jiangsu Leuven Instruments Co Ltd
Priority to CN202310864394.4A priority Critical patent/CN116581026B/zh
Publication of CN116581026A publication Critical patent/CN116581026A/zh
Application granted granted Critical
Publication of CN116581026B publication Critical patent/CN116581026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提供了一种InP基衬底的刻蚀方法,该InP基衬底的刻蚀方法,包括:提供一InP基衬底;对所述InP基衬底刻蚀,形成凹槽以及侧壁保护层;在所述凹槽底部形成第一底部保护层;去除所述侧壁保护层和第一底部保护层,以提高所述凹槽的表面光滑度。在刻蚀凹槽过程中会在凹槽的侧壁同步形成侧壁保护层,降低在刻蚀凹槽过程中对侧壁造成的损伤,提高了侧壁的光滑度。还能简化工艺流程,减少工艺时间。通过在凹槽底部表面形成第一底部保护层,并去除第一底部保护层能提高底部的光滑度。基于该种方法形成的InP基衬底的凹槽内表面光滑度较高,基于该InP基衬底制备的半导体器件的性能更优异,可靠性更强,更加稳定。

Description

一种InP基衬底的刻蚀方法
技术领域
本申请涉及半导体器件制作领域,更具体的说,涉及一种InP基衬底的刻蚀方法。
背景技术
InP(磷化铟)基衬底具有直接带隙结构发光特性好,电子迁移率较高,导热性较好,光电转换效率高,禁带宽度高,耐受温度高,抗辐射能力强,使得InP基衬底在5G通讯、数据中心、新一代显示、人工智能、无人驾驶、光电集成电路量子器件、超高速电子器件等器件的制作。
制作这些器件的刻蚀工艺往往要求具备刻蚀速率较快且稳定可控,刻蚀轮廓高各向异性和刻蚀表面光滑等特点。在现有技术中,刻蚀InP基衬底多使用CH4/H2或Cl2/Ar的气体组合;前者易引起反应腔内碳氢聚合物沉积和材料表面H钝化,刻蚀速率较慢;后者氯基体系反应产物InCl3气化温度高(570℃),在表面难以去除导致刻蚀速率缓慢,造成表面粗糙、侧壁损坏等刻蚀缺陷,影响器件性能。
发明内容
有鉴于此,本申请提供了一种InP基衬底的刻蚀方法,方案如下:
一种InP基衬底的刻蚀方法,包括:
提供一InP基衬底;
对所述InP基衬底刻蚀,形成凹槽以及侧壁保护层;
在所述凹槽底部形成第一底部保护层;
去除所述侧壁保护层和第一底部保护层,以提高所述凹槽的表面光滑度。
优选的,在上述介绍的InP基衬底的刻蚀方法中,使用等离子刻蚀设备执行所述刻蚀方法,所述等离子刻蚀设备包括:具有下电极的反应腔室,所述反应腔室用于放置InP基衬底,位于所述反应腔室内,所述下电极上方的上电极;
形成所述凹槽的方法包括:
为所述上电极提供第一上射频功率,将刻蚀气体转换为刻蚀等离子体;
为所述下电极提供第一下射频功率,通过所述刻蚀等离子体刻蚀所述InP基衬底;其中,所述刻蚀等离子体在垂直向下刻蚀所述InP基衬底的同时,与所述凹槽的侧壁反应形成所述侧壁保护层。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述第一上射频功率为50~1400W;
所述第一下射频功率为0~500W。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述下电极的温度范围是0~180℃;
所述反应腔室的压力范围是5mT~80mT;
所述刻蚀气体的流量为40~160sccm。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述刻蚀气体包括:第一反应气体和惰性气体;
为所述上电极提供第一上射频功率,将刻蚀气体转换为刻蚀等离子体,包括:
基于所述上电极提供第一上射频功率,将所述第一反应气体转换为第一反应等离子体,将所述惰性气体转换为轰击等离子体。
优选的,在上述介绍的InP基衬底的刻蚀方法中,为所述下电极提供第一下射频功率,通过所述刻蚀等离子体刻蚀所述InP基衬底,包括:
在所述第一下射频功率作用下,通过所述轰击等离子体垂直刻蚀所述第一反应等离子体与所述InP基衬底的反应产物形成所述凹槽,所述第一反应等离子体与所述凹槽的侧壁反应形成所述侧壁保护层。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述第一反应气体为SiCl4、CH4、H2、HBr、BCl3、Cl2中一种或多种;
所述惰性气体为N2、Ar、He、Kr、Xe中一种或多种。
优选的,在上述介绍的InP基衬底的刻蚀方法中,还包括:
在对所述InP基衬底刻蚀形成所述凹槽时,基于监控设备,获取形成所述凹槽的深度。
优选的,在上述介绍的InP基衬底的刻蚀方法中,形成所述第一底部保护层的方法包括:
为所述上电极提供第二上射频功率,将第二反应气体转换为第二反应等离子体;
为所述下电极提供第二下射频功率,使得所述第二反应等离子体在第二下射频功率的作用下与所述凹槽底部的InP基衬底反应,形成所述第一底部保护层。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述第二反应气体为SiCl4、HBr、BCl3、Cl2中一种或多种。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述第二上射频功率为50~1400W;
所述第二下射频功率0W。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述反应腔室的压力为5mT~80mT;
所述第二反应气体的流量为30~100sccm;
所述下电极的温度为0~180℃。
优选的,在上述介绍的InP基衬底的刻蚀方法中,去除所述侧壁保护层和第一底部保护层的方法包括:
为所述上电极提供第三上射频功率,将第三反应气体转换为第三反应等离子体;
为所述下电极提供第三下射频功率,使得所述第三反应等离子体在第三下射频功率的作用下去除所述侧壁保护层和第一底部保护层。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述第三反应气体为SiCl4、CH4、H2、HBr、BCl3、Cl2中一种或多种。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述第三上射频功率为50~1400W;
所述第三下射频功率0~500W。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述反应腔室的压力为5mT~80mT;
所述第三反应气体的流量为40~130sccm;
所述下电极的温度为0~180℃。
优选的,在上述介绍的InP基衬底的刻蚀方法中,在去除所述侧壁保护层和第一底部保护层之后,还包括:
基于所述凹槽,进行至少一次表面光滑处理;
其中,所述表面光滑处理包括:在所述凹槽底部形成第二底部保护层后,去除所述第二底部保护层。
优选的,在上述介绍的InP基衬底的刻蚀方法中,所述第二底部保护层的形成方法与所述第一底部保护层的形成方法相同;
所述第二底部保护层的去除方法与所述第一底部保护层的去除方法相同。
基于上述介绍,本申请提供了一种InP基衬底的刻蚀方法,该刻蚀方法在形成凹槽过程中会在凹槽的侧壁同步形成侧壁保护层,降低在刻蚀凹槽过程中对侧壁造成的损伤,提高了侧壁的光滑度。还能简化工艺流程,减少工艺时间。通过在凹槽底部表面形成第一底部保护层,并去除第一底部保护层能提高底部的光滑度。基于该种方法形成的InP基衬底的凹槽内表面光滑度较高,基于该InP基衬底制备的半导体器件的性能更优异,可靠性更强,更加稳定。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容涵盖的范围内。
图1-图4为本申请实施例提供的一种InP基衬底的刻蚀方法在不同工艺步骤对应的产品结构图;
图5为本申请实施例提供的一种表面光滑处理时对应的产品结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请中的实施例进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图1-图4,图1-图4为本申请实施例提供的一种InP基衬底10的刻蚀方法在不同工艺步骤对应的产品结构图。该InP基衬底10的刻蚀方法,包括:
步骤S11:如图1所示,提供一InP基衬底10。
该步骤中,可以基于后续步骤刻蚀需求,在InP基衬底10表面上形成图形化的硬掩膜层20。
步骤S12:如图2所示,对InP基衬底10刻蚀,形成凹槽11以及侧壁保护层121。
步骤S13:如图3和图4所示,在凹槽11底部形成第一底部保护层122;去除侧壁保护层121和第一底部保护层122,以提高凹槽11的表面光滑度。
在刻蚀形成凹槽11过程中,会同步在凹槽11的侧壁形成侧壁保护层121,从而减少刻蚀过程中对侧壁造成的损伤,提高了侧壁的光滑度。并且在形成凹槽11的过程中同步形成侧壁保护层121,还能简化工艺流程,减少工艺时间。通过在凹槽11的底部形成第一底部保护层122,然后再去除第一底部保护层122,能提高凹槽11的底部光滑度。上述方法形成InP基衬底10的凹槽内表面的光滑度较高,基于该InP基衬底10制备的半导体器件的性能更优异,可靠性更强,更加稳定。
使用等离子刻蚀设备执行刻蚀方法,等离子刻蚀设备包括:具有下电极的反应腔室,反应腔室用于放置InP基衬底10,位于所述反应腔室内,所述下电极上方的上电极;形成凹槽11的方法包括:为上电极提供第一上射频功率,将刻蚀气体转换为刻蚀等离子体;为下电极提供第一下射频功率,通过刻蚀等离子体刻蚀InP基衬底10;其中,刻蚀等离子体在垂直向下刻蚀InP基衬底10的同时,与凹槽11的侧壁反应形成侧壁保护层121。
在进行刻蚀时,将InP基衬底10放入反应腔室,然后在反应腔室内部通入刻蚀气体,刻蚀气体在上电极处电离形成刻蚀等离子体,刻蚀等离子体在下电极的作用下朝向InP基衬底10运动,从而实现对InP基衬底10的刻蚀。其中,第一下射频功率的存在能提高刻蚀等离子体的动能,可以通过调整第一下射频功率的大小来改变刻蚀速率。其中,在对InP基衬底10进行刻蚀前,在InP基衬底10表面的对应位置形成硬掩膜层20,基于硬掩膜层20对InP基衬底10进行刻蚀形成凹槽11,硬掩膜层20能保护InP基衬底10的其他位置不被刻蚀。
在上述介绍的刻蚀方法中,基于等离子刻蚀设备,对InP基衬底10进行刻蚀以形成凹槽11和侧壁保护层121时,等离子体刻蚀设备的工艺参数为:第一上射频功率为50~1400W;第一下射频功率为0~500W;下电极的温度范围是0~180℃;反应腔室的压力范围是5mT~80mT;刻蚀气体的流量为40~160sccm。
在上述介绍中,基于等离子刻蚀设备对InP基衬底10进行刻蚀时,通过调整等离子刻蚀设备,使得刻蚀等离子体垂直于InP基衬底10运动,从而在InP基衬底10形成凹槽11,并且能降低对凹槽侧壁造成的损伤。在本实施例中,采用的刻蚀气体的流量为40~160sccm。其中,刻蚀气体包括:第一反应气体和惰性气体;基于上电极提供第一上射频功率,将刻蚀气体转换为刻蚀等离子体,包括:基于上电极提供第一上射频功率,将第一反应气体转换为第一反应等离子体,将惰性气体转换为轰击等离子体。
刻蚀气体为第一反应气体和惰性气体的混合气体,采用的第一反应气体的占比为5%~40%,而惰性气体的占比在60%~95%之间,其中,第一反应气体的占比越多在侧壁形成的侧壁保护层121越厚,并且对InP基衬底10的刻蚀速率也会越快。
在上述介绍的刻蚀方法中,为下电极提供第一下射频功率,通过刻蚀等离子体刻蚀InP基衬底10,包括:在第一下射频功率作用下,通过轰击等离子体垂直刻蚀第一反应等离子体与InP基衬底10的反应产物形成凹槽11,第一反应等离子体与凹槽11的侧壁反应形成侧壁保护层121。
通过采用第一反应等离子体和轰击等离子体的共同作用来形成凹槽11,能降低刻蚀形成凹槽11的时间,加快刻蚀速率,降低制备时间。并且在形成凹槽11的同时,会产生部分非挥发的副产物沉积在侧壁,从而形成侧壁保护层121,从而实现对侧壁的保护,减少对侧壁造成的损伤。
在上述介绍的刻蚀方法中,第一反应气体为SiCl4(氯化硅)、CH4(甲烷)、H2、HBr(溴化氢)、BCl3(三氯化硼)、Cl2中一种气体或多种气体的混合物;惰性气体为N2(氮气)、Ar(氩气)、He(氦气)、Kr(氪气)、Xe(氙气)中一种气体或多种气体的混合物。采用的第一反应气体转换的第一反应等离子体能在第一下射频功率的作用下与InP基衬底10发生反应,而惰性气体转换的轰击等离子体则不会与InP基衬底10发生反应,因此在形成凹槽11的过程中,主要是通过轰击等离子体的轰击来实现刻蚀凹槽11,而第一反应等离子体则是用于提高刻蚀速率。
在上述介绍的刻蚀方法中,还包括:在对InP基衬底10刻蚀形成凹槽11时,基于监控设备,获取形成凹槽11的深度。
采用的等离子刻蚀设备具有一监控设备,该监控设备能实时的获取刻蚀凹槽11的深度,从而提高形成凹槽11深度的精准度。
在上述介绍的刻蚀方法中,形成第一底部保护层122的方法包括:为上电极提供第二上射频功率,将第二反应气体转换为第二反应等离子体;为下电极提供第二下射频功率,使得第二反应等离子体在第二下射频功率的作用下与凹槽11底部的InP基衬底10反应,形成第一底部保护层122。
通过将第二反应气体转换为第二反应等离子体,形成的等离子体与InP基衬底10反应,从而形成底部保护层,在本申请实施例中 ,形成的第一底部保护层122为非挥发钝化反应材料层。该种材料在常温下较为稳定,能起到保护InP基衬底10的作用,而在高温下稳定性降低,清除该种材料所需的冲击强度较低,在去除第一底部保护层122时,能减少对InP基衬底10造成的损伤,进而得到表面光滑度更高的凹槽11。
在上述介绍的刻蚀方法中,第二反应气体为SiCl4、HBr、BCl3、Cl2中一种或多种。
第二反应气体所选择的气体通常会与第一反应气体所选择的气体相关,需要保证基于第二反应气体形成的第一底部保护层122的去除难度与侧壁保护层121的去除难度相近或相同,从而达到同时去除侧壁保护层121和第一底部保护层122,避免对凹槽11的表面造成进一步的刻蚀。
在本申请实施例中,形成第一底部保护层122时,等离子刻蚀设备的工艺参数为:第二上射频功率为50~1400W;第二下射频功率0W;反应腔室的压力为5mT~80mT;第二反应气体的流量为30~100sccm;下电极的温度为0~180℃。
在上述介绍的刻蚀方法中,去除侧壁保护层121和第一底部保护层122的方法包括:为上电极提供第三上射频功率,将第三反应气体转换为第三反应等离子体;为下电极提供第三下射频功率,使得第三反应等离子体在第三下射频功率的作用下去除侧壁保护层121和第一底部保护层122。
通过对上电极提供第三上射频功率,此时通入等离子刻蚀设备中反应腔室的第三反应气体会转换成第三反应等离子体。然后形成的第三反应等离子体在第三下射频功率的作用下,朝向凹槽11的内表面运动,与侧壁保护层121和第一底部保护层122反应、碰撞,从而实现对侧壁保护层121和第一底部保护层122的去除。在去除侧壁保护层121和第一底部保护层122时,采用的第三下射频功率小于第一下射频功率,此时第三反应等离子体的动能更小,因此能降低对InP基衬底10造成的损伤。
在上述介绍的刻蚀方法中,第三反应气体为SiCl4、CH4、H2、HBr、BCl3、Cl2中一种或多种。
为了保护InP基衬底10,因此采用的第三反应等离子体通常会与侧壁保护层121和第一底部保护层122发生反应,而不会与InP基衬底10反应,从而降低对InP基衬底10造成的损伤。
在本申请实施例中,去除侧壁保护层121和第一底部保护层122时,等离子刻蚀设备的工艺参数为:第三上射频功率为50~1400W;第三下射频功率0~500W;反应腔室的压力为5mT~80mT;第三反应气体的流量为40~130sccm;下电极的温度为0~180℃。
侧壁保护层121和第一底部保护层122在高温条件下,容易进行去除,因此在去除侧壁保护层121和第一底部保护层122时,所述下电极的温度比形成侧壁保护层121和第一底部保护层122时的较高。并且较低的第三反应等离子体的动能既可将侧壁保护层121和第一底部保护层122去除,因此能降低InP基衬底10造成的损伤,从而获得表面光滑程度更高的凹槽11。
参考图5,图5为本申请实施例提供的一种表面光滑处理时对应的产品结构图。在上述介绍的刻蚀方法中,在去除侧壁保护层121和第一底部保护层122之后,还包括:基于凹槽11,进行至少一次表面光滑处理;其中,表面光滑处理包括:在凹槽11底部形成第二底部保护层13后,去除第二底部保护层13。
当形成的凹槽11的表面光滑程度较低,不满足目标条件时,则需要对凹槽11进行光滑处理,以提高凹槽11表面的光滑程度。在对凹槽进行光滑处理后得到如图4所示结构。
在上述介绍的刻蚀方法中,第二底部保护层13的形成方法与第一底部保护层122的形成方法相同;第二底部保护层13的去除方法与第一底部保护层122的去除方法相同。
由于对凹槽11进行刻蚀,主要是向下进行刻蚀,因此通常是凹槽11的底部表面的光滑程度不达标,因此仅需对凹槽11底部进行光滑处理即可,形成的第二底部保护层13与第一底部保护层122的材质可以相同,从而节省工艺流程,避免多次进行工艺参数的调整。
本申请还提供了一种对InP基衬底10进行刻蚀的实施例,在该实施例中,首先,对InP基衬底10的进行光刻,形成多个厚度为2μm的硬掩膜层20,相邻的两个硬掩膜层20之间的间距为2μm;
其中,硬掩膜层20可以是单层或者多层,硬掩膜层20的材料可以采用SiO2(二氧化硅),SiN(氮化硅),SiON(氮氧化硅),SiCN(硅碳氮),Al(铝),Cr(铬)中的一种材料或多种材料,并且硬掩膜层20的厚度以及相邻两个硬掩膜层20之间的间距宽度不做限制。InP基衬底10可以采用GaP(磷化镓),GaInP(铟镓磷化物),InGaAs(铟砷化镓),InGaN(铟镓氮化物),AlInP(磷化铝镓铟),AlGaInP(磷化铝镓铟),InGaAsP(磷化铟砷化镓)中的一种或多种材料叠层。
其次,使用等离子刻蚀设备进行第一次刻蚀,形成凹槽11和侧壁保护层121。其中,第一次刻蚀的工艺参数为:反应腔室的压强为8mT,上射频电源功率为800W,下射频电源功率为300W,第一反应气体选择HBr/Cl2/Ar中的任一种或混合,气体流量40~160sccm。其中,形成的凹槽11深度通过IEP设备进行监控,当到达预设深度后停止刻蚀。并且此时形成的刻蚀等离子体是垂直于InP基衬底10运动的,从而获得一个垂直侧壁的凹槽11。
再其次,使用等离子刻蚀设备进行第二次刻蚀,得到第一底部保护层122,形成的第一底部保护层122为非挥发钝化反应截止层。其中,第二次刻蚀的工艺参数为:反应腔室的压强为8mT,上射频电源功率为400W,下射频电源功率为0W,第二反应气体选择BCl3/Cl2中的任一种或混合,气体流量30~100sccm。
最后,使用等离子刻蚀设备进行第三次刻蚀,去除侧壁保护层121和第一底部保护层122得到目标凹槽11。其中,第三次刻蚀的工艺参数为:反应腔室的压强为10mT,上射频电源功率为600W,下射频电源功率为200W,第二反应气体选择BCl3/CH4/Cl2/Ar中的任一种或混合,气体流量40~130sccm。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
需要说明的是,在本申请的描述中,附图和实施例的描述是说明性的而不是限制性的。贯穿说明书实施例的同样的附图标记标识同样的结构。另外,出于理解和易于描述,附图可能夸大了一些层、膜、面板、区域等厚度。同时可以理解的是,当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时,该元件可以直接在其他元件上或者可以存在中间元件。另外,“在…上”是指将元件定位在另一元件上或者另一元件下方,但是本质上不是指根据重力方向定位在另一元件的上侧上。
术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件,它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (16)

1.一种InP基衬底的刻蚀方法,其特征在于,包括:
提供一InP基衬底;
对所述InP基衬底刻蚀,形成凹槽以及侧壁保护层;
在所述凹槽底部形成第一底部保护层;
同时去除所述侧壁保护层和第一底部保护层,以提高所述凹槽的表面光滑度;
使用等离子刻蚀设备执行所述刻蚀方法,所述等离子刻蚀设备包括:具有下电极的反应腔室,所述反应腔室用于放置InP基衬底,位于所述反应腔室内,所述下电极上方的上电极;
形成所述凹槽的方法包括:为所述上电极提供第一上射频功率,将刻蚀气体转换为刻蚀等离子体;为所述下电极提供第一下射频功率,通过所述刻蚀等离子体刻蚀所述InP基衬底;其中,所述刻蚀等离子体在垂直向下刻蚀所述InP基衬底的同时,与所述凹槽的侧壁反应形成所述侧壁保护层;
去除所述侧壁保护层和第一底部保护层的方法包括:为所述上电极提供第三上射频功率,将第三反应气体转换为第三反应等离子体;为所述下电极提供第三下射频功率,使得所述第三反应等离子体在第三下射频功率的作用下去除所述侧壁保护层和第一底部保护层,所述第三下射频功率小于所述第一下射频功率。
2.根据权利要求1所述的刻蚀方法,其特征在于,所述第一上射频功率为50~1400W;
所述第一下射频功率为0~500W。
3.根据权利要求1所述的刻蚀方法,其特征在于,所述下电极的温度范围是0~180℃;
所述反应腔室的压力范围是5mT~80mT;
所述刻蚀气体的流量为40~160sccm。
4.根据权利要求1所述的刻蚀方法,其特征在于,所述刻蚀气体包括:第一反应气体和惰性气体;
为所述上电极提供第一上射频功率,将刻蚀气体转换为刻蚀等离子体,包括:
基于所述上电极提供的第一上射频功率,将所述第一反应气体转换为第一反应等离子体,将所述惰性气体转换为轰击等离子体。
5.根据权利要求4所述的刻蚀方法,其特征在于,为所述下电极提供第一下射频功率,通过所述刻蚀等离子体刻蚀所述InP基衬底,包括:
在所述第一下射频功率作用下,通过所述轰击等离子体垂直刻蚀所述第一反应等离子体与所述InP基衬底的反应产物形成所述凹槽,所述第一反应等离子体与所述凹槽的侧壁反应形成所述侧壁保护层。
6.根据权利要求4所述的刻蚀方法,其特征在于,所述第一反应气体为SiCl4、CH4、H2、HBr、BCl3、Cl2中一种或多种;
所述惰性气体为N2、Ar、He、Kr、Xe中一种或多种。
7.根据权利要求1所述的刻蚀方法,其特征在于,还包括:
在对所述InP基衬底刻蚀形成所述凹槽时,基于监控设备,获取形成所述凹槽的深度。
8.根据权利要求1所述的刻蚀方法,其特征在于,形成所述第一底部保护层的方法包括:
为所述上电极提供第二上射频功率,将第二反应气体转换为第二反应等离子体;
为所述下电极提供第二下射频功率,使得所述第二反应等离子体在第二下射频功率的作用下与所述凹槽底部的InP基衬底反应,形成所述第一底部保护层。
9.根据权利要求8所述的刻蚀方法,其特征在于,所述第二反应气体为SiCl4、HBr、BCl3、Cl2中一种或多种。
10.根据权利要求8所述的刻蚀方法,其特征在于,所述第二上射频功率为50~1400W;
所述第二下射频功率0W。
11.根据权利要求8所述的刻蚀方法,其特征在于,所述反应腔室的压力为5mT~80mT;
所述第二反应气体的流量为30~100sccm;
所述下电极的温度为0~180℃。
12.根据权利要求1所述的刻蚀方法,其特征在于,所述第三反应气体为SiCl4、CH4、H2、HBr、BCl3、Cl2中一种或多种。
13.根据权利要求1所述的刻蚀方法,其特征在于,所述第三上射频功率为50~1400W;
所述第三下射频功率0~500W。
14.根据权利要求1所述的刻蚀方法,其特征在于,所述反应腔室的压力为5mT~80mT;
所述第三反应气体的流量为40~130sccm;
所述下电极的温度为0~180℃。
15.根据权利要求1所述的刻蚀方法,其特征在于,在去除所述侧壁保护层和第一底部保护层之后,还包括:
基于所述凹槽,进行至少一次表面光滑处理;
其中,所述表面光滑处理包括:在所述凹槽底部形成第二底部保护层后,去除所述第二底部保护层。
16.根据权利要求15所述的刻蚀方法,其特征在于,所述第二底部保护层的形成方法与所述第一底部保护层的形成方法相同;
所述第二底部保护层的去除方法与所述第一底部保护层的去除方法相同。
CN202310864394.4A 2023-07-14 2023-07-14 一种InP基衬底的刻蚀方法 Active CN116581026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310864394.4A CN116581026B (zh) 2023-07-14 2023-07-14 一种InP基衬底的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310864394.4A CN116581026B (zh) 2023-07-14 2023-07-14 一种InP基衬底的刻蚀方法

Publications (2)

Publication Number Publication Date
CN116581026A CN116581026A (zh) 2023-08-11
CN116581026B true CN116581026B (zh) 2023-11-28

Family

ID=87538221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310864394.4A Active CN116581026B (zh) 2023-07-14 2023-07-14 一种InP基衬底的刻蚀方法

Country Status (1)

Country Link
CN (1) CN116581026B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203863A (ja) * 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
CN103811416A (zh) * 2014-02-27 2014-05-21 华进半导体封装先导技术研发中心有限公司 硅通孔侧壁的平坦化方法
CN105185704A (zh) * 2015-08-05 2015-12-23 成都嘉石科技有限公司 深硅刻蚀方法
CN114429902A (zh) * 2022-01-26 2022-05-03 上海华虹宏力半导体制造有限公司 改善深硅刻蚀底部粗糙度的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201216354A (en) * 2010-10-05 2012-04-16 Univ Nat Taiwan Science Tech Method for etching high-aspect-ratio features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203863A (ja) * 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
CN103811416A (zh) * 2014-02-27 2014-05-21 华进半导体封装先导技术研发中心有限公司 硅通孔侧壁的平坦化方法
CN105185704A (zh) * 2015-08-05 2015-12-23 成都嘉石科技有限公司 深硅刻蚀方法
CN114429902A (zh) * 2022-01-26 2022-05-03 上海华虹宏力半导体制造有限公司 改善深硅刻蚀底部粗糙度的方法

Also Published As

Publication number Publication date
CN116581026A (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US6642141B2 (en) In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US20020086547A1 (en) Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
CN110444509A (zh) 整合式金属间隔垫与气隙互连
TW200305947A (en) Self-aligned contact etch with high sensitivity to nitride shoulder
US20130115772A1 (en) Etching Method
CN103376487B (zh) 光栅的制作方法
JP2000208488A (ja) エッチング方法
TW202011487A (zh) 半導體裝置的形成方法
CN103066173B (zh) 一种发光二极管芯片的制备方法
TWI238469B (en) Methods to planarize semiconductor device and passivation layer
TW556316B (en) A method of fabricating a shallow trench isolation with high aspect ratio
CN116581026B (zh) 一种InP基衬底的刻蚀方法
CN104347389A (zh) 等离子体刻蚀方法
WO2022188351A1 (zh) 半导体结构的形成方法及半导体结构
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
US6475913B1 (en) Method for forming damascene type of metal wires in semiconductor devices
JP2013165262A (ja) 光半導体素子の製造方法
CN113851376B (zh) 半导体结构的形成方法
US6900104B1 (en) Method of forming offset spacer manufacturing for critical dimension precision
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
JP2913672B2 (ja) 絶縁膜形成方法
US11557682B1 (en) Low turn-on voltage GaN diodes having anode metal with consistent crystal orientation and preparation method thereof
CN107731745A (zh) 一种花瓶状接触孔的制备方法
US20120094494A1 (en) Methods for etching multi-layer hardmasks
CN114496770A (zh) 半导体工艺方法、半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant