CN114496770A - 半导体工艺方法、半导体器件 - Google Patents

半导体工艺方法、半导体器件 Download PDF

Info

Publication number
CN114496770A
CN114496770A CN202210112473.5A CN202210112473A CN114496770A CN 114496770 A CN114496770 A CN 114496770A CN 202210112473 A CN202210112473 A CN 202210112473A CN 114496770 A CN114496770 A CN 114496770A
Authority
CN
China
Prior art keywords
semiconductor
gas
etching
process gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210112473.5A
Other languages
English (en)
Inventor
张月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202210112473.5A priority Critical patent/CN114496770A/zh
Publication of CN114496770A publication Critical patent/CN114496770A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体工艺方法，包括：在半导体外延片的顶面上制作图形化的硬掩膜层；向半导体外延片的上方通入不与半导体外延片和硬掩膜层发生化学反应的第一工艺气体，并电离第一工艺气体形成第一等离子体，以将半导体外延片加热至高于预设温度；向半导体外延片的上方通入刻蚀工艺气体，并电离刻蚀工艺气体形成第二等离子体，以利用第二等离子体对半导体包覆层进行刻蚀。在本发明中，刻蚀工艺开始前通过第一工艺气体电离形成的第一等离子体对晶圆的表面进行加热，使晶圆的温度高于预设温度，从而利用现有的常规下电极等硬件结构即可保证氯化铟等刻蚀副产物的正常挥发，在降低硬件需求的同时保证了膜层刻蚀效果。本发明还提供一种半导体器件。

Description

半导体工艺方法、半导体器件
技术领域
本发明涉及半导体工艺领域，具体地，涉及一种半导体工艺方法和一种通过该半导体工艺方法制得的半导体器件。
背景技术
随着半导体材料的不断发展，以砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)、氮化镓(GaN)为主的三五族化合物(Ⅲ-Ⅴ材料)因具有更大的禁带宽度以及电子迁移率，可以满足现代电子技术对高温、高频等条件的要求，被广泛应用于半导体工艺。
其中，磷化铟材料具有高的击穿电场、电子平均速度更高，在异质结铟铝砷(InAlAs)/砷化铟镓(InGaAs)界面存在着较大的导带不连续性、二维电子气密度大，电子迁移率更高，所以磷化铟基器件更适用于高频；同时磷化铟材料的禁带宽度分布与长波长光纤通信范围(1.3-1.5um)相匹配，因而在长波长光电集成电路方面也具有良好的发展前景。磷化铟材料自身的优异特性使得其在高频器件领域，例如磷化铟基高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)、异质结双极晶体管(Bipolar JunctionTransistor，HBT)在卫星军事方面的应用以及光通信领域，例如1.31um、1.55um波段的半导体激光器方面的应用均表现出优异的性能并占有重要的地位。
随着技术的不断发展，高性能半导体激光器广泛应用于气体探测，超长距离无中继通信，生物医学等各个领域。如何获得更好的脊波导形貌是磷化铟激光器的制备过程中的关键工艺步骤。
在现有的半导体工艺方案中常出现刻蚀副产物堆积在沟槽中的问题，影响沟槽结构的刻蚀效果，导致产品良率低下，为避免副产物堆积影响刻蚀效果，需在半导体工艺过程中将卡盘维持在较高温度，对现有的卡盘以及其他部件的耐温性能以及温度控制提出了更高的要求。
因此，如何提供一种能够在降低硬件需求的同时保证膜层刻蚀效果的半导体工艺方法，成为本领域亟待解决的技术问题。
发明内容
本发明旨在提供一种半导体工艺方法和一种通过该半导体工艺方法制得的半导体器件，该半导体工艺方法能够在降低硬件需求的同时保证膜层刻蚀效果。
为实现上述目的，作为本发明的一个方面，提供一种半导体工艺方法，所述方法包括：
掩膜形成步骤，在半导体外延片的顶面上制作图形化的硬掩膜层，所述半导体外延片的顶层为半导体包覆层；
预热步骤，向所述半导体外延片的上方通入不与所述半导体外延片和所述硬掩膜层发生化学反应的第一工艺气体，并电离所述第一工艺气体形成第一等离子体，以利用所述第一等离子体将所述半导体外延片加热至高于预设温度；
刻蚀步骤，向所述半导体外延片的上方通入刻蚀工艺气体，并电离所述刻蚀工艺气体形成第二等离子体，以利用所述第二等离子体对所述半导体包覆层进行刻蚀；
其中，所述预设温度不低于所述刻蚀步骤产生的副产物的挥发温度。
可选地，所述第一工艺气体包括惰性气体和氧气中的至少一者。
可选地，所述第一工艺气体为氦气。
可选地，所述预热步骤加载的上电极功率为500W-3000W，下电极功率为0W-50W。
可选地，所述刻蚀工艺气体包括化学刻蚀气体、物理刻蚀气体和导热气体，所述化学刻蚀气体为不含氢的氯基气体；所述物理刻蚀气体包括氮气与氩气中的至少一者；所述导热气体包括氦气与氧气中的至少一者。
可选地，所述化学刻蚀气体为氯气，所述物理刻蚀气体为氮气，所述导热气体为氦气。
可选地，所述刻蚀工艺气体中氯气的流量为10～200sccm，所述刻蚀工艺气体中氮气的流量为10～200sccm；所述氮气的流量与所述氯气的流量之比为1.5-2.5。
可选地，所述刻蚀步骤的腔压为1～20mT，下电极功率为100～1000W，下电极温度25℃-70℃。
作为本发明的第二个方面，提供一种半导体器件，所述半导体器件通过前面所述的半导体工艺方法制得。
可选地，所述半导体器件包括所述半导体包覆层，所述半导体包覆层的材质包括磷化铟、磷化砷铟镓、磷化铟镓和磷化铝铟镓中的至少一者。
在本发明提供的半导体工艺方法和半导体器件中，在刻蚀工艺开始前通过第一工艺气体电离形成的第一等离子体对晶圆的表面进行加热，使晶圆的温度高于预设温度，从而利用现有的常规下电极(例如工作温度为20℃-70℃的下电极)等硬件结构即可保证氯化铟等刻蚀副产物的正常挥发，在降低硬件需求的同时保证了膜层刻蚀效果，获得更好的脊形波导形貌，提高了半导体器件的性能，并降低了半导体器件的生产成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1至图8是通过本发明实施例提供的半导体工艺方法制作半导体器件的流程示意图；
图9是通过本发明实施例提供的半导体工艺方法刻蚀得到的沟槽结构的扫描电子显微镜表征图；
图10是图9中沟槽结构的A区域的侧视图；
图11是图9中沟槽结构的B区域的放大示意图；
图12是图9中沟槽结构的C区域的放大示意图；
图13是本发明实施例提供的半导体工艺方法中刻蚀得到的沟槽与现有技术中刻蚀得到的沟槽之间的对比示意图；
图14是本发明实施例提供的半导体工艺方法的两种实施例刻蚀得到的沟槽的扫描电子显微镜表征图的对比示意图；
图15是本发明提供的半导体工艺方法的一种实施方式刻蚀得到的沟槽的原子力显微镜表征图；
图16是本发明提供的半导体工艺方法的另一种实施方式刻蚀得到的沟槽的原子力显微镜表征图；
图17是本发明提供的半导体工艺方法的两种实施方式刻蚀得到的沟槽的表面粗糙度统计数据的对比示意图；
图18是本发明实施例提供的半导体工艺方法的流程图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在半导体器件的制作工艺中，通常需采用等离子体刻蚀法对半导体膜层进行刻蚀以实现构图，一般采用甲烷(CH4)与氢气(H2)的混合气体作为工艺气体，利用该工艺气体电离形成的等离子体中的氢离子(H+)对半导体膜层进行刻蚀。然而，对于磷化铟(InP)、磷化砷铟镓(InGaAsP)、磷化铟镓(InGaP)、磷化铝铟镓(AlGaInP)等富含In、P元素的三五族化合物，氢离子极易在刻蚀过程中扩散，并在沟槽底层形成薄膜沉积，对器件的发光性能产生不可逆的影响，即使加入清洗步骤也无法将其完全去除，因此精度要求较高的三五族化合物的半导体工艺中严禁氢离子的引入。
作为代替可采用氯(Cl)基气体(如，氯气、氯化硼气体等)实现对Ⅲ-Ⅴ材料进行等离子体刻蚀，然而，氯基气体刻蚀三五族化合物产生的副产物挥发所需的温度较高，为避免副产物堆积影响刻蚀效果，需在半导体工艺过程中将卡盘维持在较高温度。
例如，氯基气体刻蚀磷化铟材料的生成物主要为铟的氯化物(InClx)和磷的氯化物(PClx)其中以氯化铟(InCl3)和氯化磷(PCl3)为主，其中氯化铟的挥发温度高于氯化磷。氯化铟在腔室压力为10-2Torr的条件下挥发温度为150℃，在10-8Torr条件下挥发温度为100℃，在刻蚀工艺中腔室压力大于5×10-3Torr的条件下挥发温度高于150℃。
因此，为避免以氯化铟为首的高挥发温度的副产物无法及时去除而影响刻蚀工艺，常规的下电极(工作温度为20℃-70℃)无法满足使用需求，需更换为工作温度在20℃-200℃的高温下电极，同时为下电极对应更换高温冷却源(Chiller)，同时还需要对应更换满足更高工艺温度的工艺气体输气管路(Gas line)、无尘气体(Clean Dry Air，CDA)输送管路等，提高了整个半导体工艺腔室的造价，使刻蚀设备的成本增加。
为解决上述技术问题，作为本发明的一个方面，提供一种半导体工艺方法，如图1至图5、图18所示，该方法包括：
掩膜形成步骤S1、在半导体外延片100的顶面上制作硬掩膜层210，半导体外延片100的顶层为半导体包覆层170(如图1至图4所示)；
预热步骤S2、向半导体外延片100的上方通入不与半导体外延片100和硬掩膜层210发生化学反应的第一工艺气体，并电离第一工艺气体形成第一等离子体，以利用第一等离子体将半导体外延片100加热至高于预设温度；
刻蚀步骤S3、向半导体外延片100的上方通入刻蚀工艺气体，并电离刻蚀工艺气体形成第二等离子体，以利用第二等离子体对半导体包覆层170进行刻蚀(如图4至图5所示)；
其中，预设温度不低于刻蚀步骤S3产生的副产物的挥发温度。
在本发明提供的半导体工艺方法中，在刻蚀工艺(步骤S3)开始前通过第一工艺气体电离形成的第一等离子体对晶圆的表面进行加热，使晶圆的温度高于预设温度，从而利用现有的常规下电极(例如工作温度为20℃-70℃的下电极)等硬件结构即可保证氯化铟等刻蚀副产物的正常挥发，在降低硬件需求的同时保证了膜层刻蚀效果，提高了半导体器件的性能，并降低了半导体器件的生产成本。
本发明实施例对半导体外延片100的膜层结构不做具体限定，例如，当需要制作的半导体器件为磷化铟(InP)基高电子迁移率晶体管(HEMT)时，如图1所示，该半导体外延片100可以包括磷化铟材质的衬底110和依次形成在衬底110上的N型磷化铟缓冲层120、磷化铝铟镓(AlGaInP)光波导层130、砷化铝铟镓(AlInGaAs)光吸收层140、P型砷化铝铟镓光波导层150、P型磷化铝铟镓光波导层160。
作为本发明的一种可选实施方式，半导体包覆层170的材质可以包括磷化铟、磷化砷铟镓、磷化铟镓和磷化铝铟镓中的至少一者。硬掩膜层210的材质可以包括二氧化硅(SiO2)与氮化硅(Si3N4)中的至少一者。
如图9、图13所示，采用本发明实施例提供的半导体工艺方法对半导体包覆层170进行刻蚀得到的沟槽(图9、图13(b))与现有技术刻蚀得到的沟槽(图13(a))相比，由截面图(图10)可看出刻蚀形成的沟槽侧壁的角度垂直(＞88°)，无footing(底部圆角)以及Trench(微沟槽)结构，由侧壁放大图(图11)和底部放大图(图12)可清晰看到沟槽的侧壁以及底部的表面粗糙度很小，能够满足刻蚀精度需求。
需要说明的是，预设温度需设置为大于等于刻蚀步骤S3中产生的所有副产物的最高挥发温度，例如，在半导体包覆层170的材质包括磷化铟、磷化砷铟镓、磷化铟镓和磷化铝铟镓中的至少一者的情况下，刻蚀半导体包覆层170产生的副产物中磷化铟的挥发温度最高。在此情况下，作为本发明的一种可选实施方式，该预设温度可以为磷化铟的挥发温度150℃(或者高于150℃)，以确保所有刻蚀副产物均能够正常挥发。如果wafer表面温度达不到副产物的挥发温度时，副产物会沉积在wafer表面以及图形凹槽处，从而阻碍刻蚀的继续进行，表现为各个位置的刻蚀速率出现差异，形貌无法保持垂直，且侧壁粗糙度明显增大。预热步骤S2的加热时间长度可通过实验预先确定，只要该时间长度足够长，能够保证预热步骤S2结束前晶圆的温度被加热到预设温度即可。例如，可选地，加热时间可以为180s。
需要说明的是，本发明提供的半导体工艺方法通过半导体工艺腔室实现，该半导体工艺腔室包括上电极、下电极以及用于控制腔室压力的真空泵等装置及组件，通过射频电源分别向上电极和下电极提供射频功率的方式，使二者之间的工艺气体电离形成等离子体，进而对下电极上的晶圆进行半导体工艺。
为进一步降低第一等离子体对晶圆的刻蚀作用，作为本发明的一种优选实施方式，在预热步骤S2中，下电极的功率控制得尽可能低，例如，预热步骤S2加载的上电极功率可以为500W-3000W，下电极功率可以为0W-50W，从而尽可能降低第一等离子体对晶圆的轰击作用，在利用第一等离子体实现加热的同时降低其对晶圆表面形貌的影响，当然作为优选的，也可以不向下电极提供射频功率。
作为本发明的一种可选实施方式，在刻蚀步骤S3中，下电极的温度可以控制在25℃-70℃(例如，可以为65℃)。腔室压力范围控制在1～20mTorr(例如，可以为5mTorr)，上电极中心功率(即上电极中心线圈的功率)为500～3000W(瓦特)(例如，可以为800W)，上电极边缘功率(即上电极边缘线圈的功率)为500～3000W(例如，可以为600W)，下电极功率为100～1000W(例如，可以为220W)。背氦压力为1-8Torr(例如，可以为2Torr)。
需要说明的是，第一工艺气体电离形成的第一等离子体仅用于进行等离子体加热，不会通过物理轰击的方式对晶圆表面进行明显的刻蚀或者与硬掩膜层210或半导体包覆层170发生化学反应，例如，可选地，第一工艺气体可以包括惰性气体和氧气中的至少一者。优选地，第一工艺气体为氦气(He)，氦气属于惰性气体，其解离后的等离子不会与被刻蚀材料产生化学反应而且相对原子质量很小，本发明实施例中优选分子量最小的氦气进行等离子体加热，从而尽可能降低第一等离子体对晶圆表面的物理轰击作用，即在解离后只起到加热和传导热的作用，对于后续刻蚀步骤S3的刻蚀效果不会产生任何负面影响。
为进一步提高刻蚀产生的沟槽结构的平整度，作为本发明的一种优选实施方式，刻蚀工艺气体包括起加热、导热作用的气体。例如，刻蚀工艺气体可以包括导热气体，导热气体包括氦气与氧气中的至少一者。
在本发明实施例中，刻蚀工艺气体包括导热气体，导热气体可以包括氦气与氧气中的至少一者，从而使第二等离子体包括第一等离子体的成分，在刻蚀步骤S3中继续进行热传导，使晶圆表面的温度分布更均匀，避免温度低的区域由于刻蚀副产物无法及时排除腔室而影响刻蚀形貌，进一步提高了沟槽结构的平整度，保证了刻蚀效果。
作为本发明的一种可选实施方式，刻蚀工艺气体还包括化学刻蚀气体和物理刻蚀气体，化学刻蚀气体为不含氢的氯基气体；物理刻蚀气体包括氮气与氩气中的至少一者。
在刻蚀工艺气体中采用氧气进行等离子体导热的情况下，作为本发明的一种可选实施方式，化学刻蚀气体为氯化硼(BCl3)，物理刻蚀气体为氩气(Ar)，导热气体为氧气。
其中，物理刻蚀气体氩气用于对半导体包覆层170进行物理刻蚀；化学刻蚀气体氯化硼用于电离产生氯离子对半导体包覆层170进行化学刻蚀，其反应式为BCl3→BClx+Cl-+B*，6Cl-+3InP→InCl3+PCl3。
作为本发明的一种优选实施方式，刻蚀工艺气体中化学刻蚀气体为氯气(Cl2)，物理刻蚀气体为氮气，导热气体为氦气。即，刻蚀工艺气体包括氦气、氯气和氮气。
其反应机理为：
3Cl2+2InP→2InCl3+2PCl3；
N2→2N*+e+光子。
其中，氮气除作为物理刻蚀气体外，还能够保护沟槽侧壁不被侧蚀，对刻蚀形貌的优化起到至关重要的作用。
为保证物理刻蚀与化学刻蚀速率之间的正常比例，作为本发明的一种优选实施方式，刻蚀工艺气体中氮气与氯气之间的流量比值为1.5-2.5，若刻蚀工艺气体中氮气比例过高(即流量比值高于2.5)，则会导致第二等离子体对沟槽底部的轰击作用过强，使沟槽底部的粗糙度过高，若刻蚀工艺气体中氯气比例过高(即流量比值低于1.5)则会导致第二等离子体对沟槽侧壁的化学刻蚀作用过强，发生横向刻蚀，使沟槽侧壁形状发生改变。
作为本发明的一种可选实施方式，刻蚀工艺气体中氦气的流量为10～200sccm。刻蚀工艺气体中氯气的流量为10～200sccm，刻蚀工艺气体中氮气的流量为10～200sccm。例如，可选地，氦气的流量可以取20sccm，氯气的流量可以取25sccm，氮气的流量可以取60sccm。
如图14所示为刻蚀工艺气体仅包含物理刻蚀气体和化学刻蚀气体的情况(a)与刻蚀工艺气体中采用导热气体(氦气)的情况(b)最终分别得到的沟槽结构的扫描电子显微镜(SEM)表征图的对比示意图，图15所示为情况(a)对应的沟槽底部的原子力显微镜(AFM)表征图，图16所示为情况(b)对应的沟槽底部的原子力显微镜表征图(原子力显微镜表征图的左上角是以沟槽底部的平均高度为参考平面，显微镜所检测区域的各点位(像素)的高度分布情况示意图，下方是每个格子(div)中对应于各高度区间的像素(pxl)数量的直方图(histogram)，右侧是对显微镜所检测的整个区域(whole region)中对应于各高度区间的像素数量的统计图)。图17所示为两种情况下得到的沟槽结构表面粗糙度的统计数据的对比情况(包括高度的最小值min、最大值max、中位数mid、平均值mean、单个微观不平高度在测量上的平均值Rpv、均方根粗糙度Rq、算术平均粗糙度Ra、最大值与最小值之间的差值Rz)。
由图15至图17可知，氯气+氮气方案(情况a)得到的沟槽结构表面的算术平均粗糙度Ra为2.615nm，而氯气+氮气+氦气方案(情况b)得到的沟槽结构表面的算术平均粗糙度Ra为2.074nm，可见，在刻蚀工艺气体中加入氦气后，刻蚀得到的沟槽表面的粗糙度明显减小，有利于改善激光器等半导体器件的出光性能。
作为本发明的一种可选实施方式，硬掩膜层210的材质可以为二氧化硅(SiO2)，图形化的硬掩膜层210可以通过光刻方法得到，例如，如图1至图4所示，在半导体外延片100的顶面上制作图形化的硬掩膜层210的步骤S2具体可以包括：
步骤S21、在半导体包覆层170上制作硬掩膜材料层200(如图1至图2所示)；
步骤S22、在硬掩膜材料层200上制作图形化的光刻胶(Photoresist，PR，又称光致抗蚀剂)层300(如图2至图3所示)；
步骤S23、以光刻胶层300为掩膜，对硬掩膜材料层200进行开口工艺(即去除硬掩膜材料层200位于光刻胶层300未覆盖区域的材料)，得到图形化的硬掩膜层210(如图3至图4所示)。
作为本发明的一种可选实施方式，步骤S21中具体通过等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)进行二氧化硅掩膜沉积得到硬掩膜材料层200。具体地，可采用一氧化二氮(N2O)+氮气+四氢化硅(SiH4)的沉积气体配方在300℃的条件下进行沉积，沉积速率控制在约45nm/min，沉积膜层厚度约1um，要求沉积后膜层的均匀度小于3％，且颗粒尺寸大于0.3um的颗粒数Particle小于30颗。步骤S23后得到的开口后的硬掩膜层210要求形貌垂直(即开口的侧壁与下方膜层表面之间的角度大于88°)，且开口底部无残留二氧化硅材料，条宽损失(CD loss)要求小于0.3um。在步骤S3中硬掩膜层210直接作为脊波导刻蚀的硬掩膜。
作为本发明的一种可选实施方式，该半导体工艺方法还包括在步骤S3后进行的：
步骤S4、去除硬掩膜层210(如图5至图6所示)；
步骤S6、在半导体包覆层170上制作P型砷化铟镓(InGaAs)接触层400；
步骤S7，制备电极500。
作为本发明的一种优选实施方式，步骤S4中可采用缓冲氧化物刻蚀液(BufferedOxide Etch，BOE)清洗的方式去除硬掩膜层210(要求二氧化硅掩膜无残留)。
作为本发明的一种优选实施方式，步骤S5中可采用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)的方式沉积形成P型砷化铟镓接触层400。
作为本发明的第二个方面，提供一种半导体器件，该半导体器件通过本发明实施例提供的半导体工艺方法制得。
本发明提供的半导体器件通过本发明实施例提供的半导体工艺方法制得，该方法在刻蚀工艺(步骤S3)开始前通过第一工艺气体电离形成的第一等离子体对晶圆的表面进行加热，使晶圆的温度高于预设温度，从而利用现有的常规下电极(例如工作温度为20℃-70℃的下电极)等硬件结构即可保证氯化铟等刻蚀副产物的正常挥发，在降低硬件需求的同时保证了膜层刻蚀效果，获得了更好的脊形波导形貌，提高了半导体器件的性能，并降低了半导体器件的生产成本。
本发明实施例对该半导体器件的结构类型不做具体限定，例如，该半导体器件可以是高电子迁移率晶体管(HEMT)或者异质结双极晶体管(HBT)。
作为本发明的一种可选实施方式，该半导体器件包括半导体包覆层170，半导体包覆层170的材质可以包括磷化铟、磷化砷铟镓、磷化铟镓和磷化铝铟镓中的至少一者。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种半导体工艺方法，其特征在于，所述方法包括：
掩膜形成步骤，在半导体外延片的顶面上制作图形化的硬掩膜层，所述半导体外延片的顶层为半导体包覆层；
预热步骤，向所述半导体外延片的上方通入不与所述半导体外延片和所述硬掩膜层发生化学反应的第一工艺气体，并电离所述第一工艺气体形成第一等离子体，以利用所述第一等离子体将所述半导体外延片加热至高于预设温度；
刻蚀步骤，向所述半导体外延片的上方通入刻蚀工艺气体，并电离所述刻蚀工艺气体形成第二等离子体，以利用所述第二等离子体对所述半导体包覆层进行刻蚀；
其中，所述预设温度不低于所述刻蚀步骤产生的副产物的挥发温度。
2.根据权利要求1所述的半导体工艺方法，其特征在于，所述第一工艺气体包括惰性气体和氧气中的至少一者。
3.根据权利要求2所述的半导体工艺方法，其特征在于，所述第一工艺气体为氦气。
4.根据权利要求3所述的半导体工艺方法，其特征在于，所述预热步骤加载的上电极功率为500W-3000W，下电极功率为0W-50W。
5.根据权利要求1所述的半导体工艺方法，其特征在于，所述刻蚀工艺气体包括化学刻蚀气体、物理刻蚀气体和导热气体，所述化学刻蚀气体为不含氢的氯基气体；所述物理刻蚀气体包括氮气与氩气中的至少一者；所述导热气体包括氦气与氧气中的至少一者。
6.根据权利要求5所述的半导体工艺方法，其特征在于，所述化学刻蚀气体为氯气，所述物理刻蚀气体为氮气，所述导热气体为氦气。
7.根据权利要求6所述的半导体工艺方法，其特征在于，所述刻蚀工艺气体中氯气的流量为10～200sccm，所述刻蚀工艺气体中氮气的流量为10～200sccm；所述氮气的流量与所述氯气的流量之比为1.5-2.5。
8.根据权利要求1所述的半导体工艺方法，其特征在于，所述刻蚀步骤的腔压为1～20mT，下电极功率为100～1000W，下电极温度25℃-70℃。
9.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至8中任意一项所述的半导体工艺方法制得。
10.根据权利要求9所述的半导体器件，其特征在于，所述半导体器件包括所述半导体包覆层，所述半导体包覆层的材质包括磷化铟、磷化砷铟镓、磷化铟镓和磷化铝铟镓中的至少一者。
CN202210112473.5A 2022-01-29 2022-01-29 半导体工艺方法、半导体器件 Pending CN114496770A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210112473.5A CN114496770A (zh) 2022-01-29 2022-01-29 半导体工艺方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210112473.5A CN114496770A (zh) 2022-01-29 2022-01-29 半导体工艺方法、半导体器件

Publications (1)

Publication Number Publication Date
CN114496770A true CN114496770A (zh) 2022-05-13

Family

ID=81479011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210112473.5A Pending CN114496770A (zh) 2022-01-29 2022-01-29 半导体工艺方法、半导体器件

Country Status (1)

Country Link
CN (1) CN114496770A (zh)

Similar Documents

Publication Publication Date Title
US7125786B2 (en) Method of forming vias in silicon carbide and resulting devices and circuits
US6475889B1 (en) Method of forming vias in silicon carbide and resulting devices and circuits
JP5458920B2 (ja) 半導体光デバイスの製造方法
US5338394A (en) Method for etching indium based III-V compound semiconductors
US20040226911A1 (en) Low-temperature etching environment
JP3160961B2 (ja) ドライエッチング方法
JP5499920B2 (ja) 半導体光デバイスの製造方法
CN114496770A (zh) 半导体工艺方法、半导体器件
CN109101756B (zh) 一种冗余图形添加方法
JP3094470B2 (ja) ドライエッチング方法
US9123539B2 (en) Method for manufacturing optical semiconductor device
US20130122707A1 (en) Methods of polymers deposition for forming reduced critical dimensions
US6900104B1 (en) Method of forming offset spacer manufacturing for critical dimension precision
Leerungnawarat et al. Selective dry etching of InGaP over GaAs in inductively coupled plasmas
JP2005150404A (ja) 化合物半導体から構成される多層膜のドライエッチング方法
Humphreys et al. ECR RIE-enhanced low pressure plasma etching of GaN/InGaN/AlGaN heterostructures
CN116581026B (zh) 一种InP基衬底的刻蚀方法
US20240006159A1 (en) Post-processing of Indium-containing Compound Semiconductors
Yoon et al. Study of GaAs and GaInP etching in Cl2/Ar electron cyclotron resonance plasma
KR20010075177A (ko) 집적 회로 게이트 전도체 위에 형성된 스페이서를식각하기 위한 디바이스 및 방법
Pearton Low‐energy, ion‐enhanced etching of III–V’s for nanodevice applications
JP3422069B2 (ja) ドライエッチング方法
Hao et al. Smooth and vertical etching of GaAs/GaInP/AlGaInP using inductively coupled Cl2/BCl3/CH4 plasma
Shul et al. High‐Density Etching of Group III Nitride Ternary Films
CN114512541A (zh) 一种半导体衬底的沟槽栅蚀刻方法及器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination