JP2013165262A - 光半導体素子の製造方法 - Google Patents

光半導体素子の製造方法 Download PDF

Info

Publication number
JP2013165262A
JP2013165262A JP2013002726A JP2013002726A JP2013165262A JP 2013165262 A JP2013165262 A JP 2013165262A JP 2013002726 A JP2013002726 A JP 2013002726A JP 2013002726 A JP2013002726 A JP 2013002726A JP 2013165262 A JP2013165262 A JP 2013165262A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor stack
layer
stack
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013002726A
Other languages
English (en)
Inventor
Ryuji Masuyama
竜二 増山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013002726A priority Critical patent/JP2013165262A/ja
Publication of JP2013165262A publication Critical patent/JP2013165262A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】最上層にヒ素を含む半導体積層をドライエッチングして半導体メサを形成する工程を含む光半導体素子の製造方法であって、製造時の歩留まりの低下を抑制することが可能な製造方法を提供する。
【解決手段】本発明の光半導体素子の製造方法は、半導体積層１１を半導体基板１上に形成する工程Ｓ１と、コンタクト層９の表面９Ｓの一部を覆うようにコンタクト層９の表面９Ｓ上にマスク層１５を形成する工程Ｓ３と、半導体積層１１のコンタクト層９の表面９Ｓを酸素含有雰囲気に暴露するＳ５と、半導体積層１１を加熱する工程Ｓ７ａと、マスク層１５を用いて半導体積層１１をドライエッチング法によってエッチングすることにより、半導体積層１１に半導体メサＭを形成する工程Ｓ９とを備える。半導体積層１１のコンタクト層９は、ヒ素を含み、加熱工程Ｓ７ａでは、半導体積層１１を２５０℃以上の温度まで加熱する。
【選択図】図８

Description

本発明は、光半導体素子の製造方法に関する。
下記特許文献１には、半導体メサを有する半導体レーザ素子の製造方法が記載されている。この製造方法は、半導体基板上に形成された半導体積層構造を準備する工程と、半導体積層構造の表面の一部をマスクしてから当該半導体積層構造をエッチングすることにより所定形状の半導体メサを形成する工程と、半導体基板が載置されたサセプタを回転させながら当該サセプタ上に各原料ガスを供給することにより、半導体メサの両側に埋め込み成長層を形成する工程と、を備えている。このような半導体レーザ素子の製造方法によれば、半導体メサに対して良好な結晶埋め込み成長を行うことができることが記載されている。
特開平８−３０６６２４号公報
半導体レーザ素子等の半導体メサを有する光半導体素子を製造する際には、一般的に、上記特許文献１に記載されているように、半導体基板上に半導体レーザ素子等のための半導体積層を有機金属気相成長法（ＭＯＶＰＥ法）等のエピタキシャル成長法で形成した後に、その半導体積層の表面の一部を覆うように当該表面上にストライプ状のマスク層を形成する。そして、このマスク層を用いて半導体積層を反応性イオンエッチング（ＲＩＥ）法等によってドライエッチングすることにより、半導体積層に半導体メサを形成する。
しかしながら、半導体積層の最上層がヒ素（Ａｓ）を含んだ層（例えば、ＩｎＧａＡｓ層）である場合、上述のような従来の製造方法で半導体メサを形成すると以下のような問題が発生し得ることを、本発明者は見出した。
即ち、一般的に、半導体積層上へマスク層を形成する工程と、このマスク層を用いて半導体積層をドライエッチングして当該半導体積層の半導体メサを形成する工程とは別々の装置を用いて実施されるため、これらの工程の間において、半導体積層の最上面の表面は大気雰囲気等の酸素含有雰囲気に暴露されることが多い。その場合、当該最上層中のヒ素と酸素含有雰囲気中の酸素（Ｏ２）とが反応し、最上層の表面上にヒ素酸化物が不均一な態様で形成されることを、発明者は見出した。具体的には、最上層の表面上に、例えば粒子状のヒ素酸化物が形成されることを、発明者は見出した。
このような状態で半導体メサを形成するために半導体積層をドライエッチングすると、半導体積層のうち、当該ヒ素酸化物によって覆われた領域がエッチングされ難くなる。そのため、半導体メサを形成するために本来であればドライエッチングによって半導体積層が除去されるべき領域に、当該ヒ素酸化物の下方に残存した半導体積層の一部からなる残渣部が、例えば柱状に形成されてしまうことを、発明者は見出した。
このような残渣部は、半導体積層から分離して汚染源となったり、半導体メサを埋め込む埋め込み層を成長させる際に当該埋め込み層の異常成長の原因となったりする。そのため、このような残渣部が存在すると、半導体レーザ素子等の光半導体素子の製造時の歩留まりが低下してしまう。上記特許文献１には、このような残渣部や、それに起因した歩留まりの低下については記載されていない。
本発明はこのような課題に鑑みてなされたものであり、最上層にヒ素を含む半導体積層をドライエッチングして半導体メサを形成する工程を含む光半導体素子の製造方法であって、製造時の歩留まりの低下を抑制することが可能な製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る光半導体素子の製造方法は、複数の半導体層からなる半導体積層を半導体基板上に形成する半導体積層形成工程と、この半導体積層の最上層の表面の一部を覆うように最上層の表面上にマスク層を形成するマスク層形成工程と、半導体積層の最上層の表面を、酸素含有雰囲気に暴露する暴露工程と、暴露工程の後に、半導体積層を加熱する加熱工程と、加熱工程の後に、上記マスク層を用いて半導体積層をドライエッチング法によってエッチングすることにより、半導体積層に半導体メサを形成するドライエッチング工程と、を備え、半導体積層の複数の半導体層の前記最上層は、ヒ素を含み、加熱工程では、半導体積層を２５０℃以上の温度まで加熱することを特徴とする。
本発明に係る光半導体素子の製造方法によれば、暴露工程において半導体積層の最上層内のヒ素と酸素雰囲気中の酸素とが反応して当該最上層の表面に不均一な態様でヒ素酸化物が形成されても、加熱工程において半導体積層を２５０℃以上の温度まで加熱すれば、当該ヒ素酸化物の一部又は全部を除去することが可能であることを本発明者は見出した。これにより、ドライエッチング工程で半導体積層に半導体メサを形成する際に、当該ヒ素酸化物の下方に半導体積層が残存して残渣部が形成されることを抑制することができる。その結果、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを抑制することができる。
さらに、本発明に係る光半導体素子の製造方法は、暴露工程の後かつ加熱工程の前に、半導体積層を減圧雰囲気下で保持する減圧工程をさらに備え、減圧工程の終了時からドライエッチング工程の終了時までの間、半導体積層は減圧雰囲気下で保持されることが好ましい。これにより、加熱工程において半導体積層の最上層の表面上のヒ素酸化物が除去された後からドライエッチング工程が終了するまでの間に、当該最上層の表面上に再びヒ素酸化物が形成されることを抑制することができる。その結果、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを、さらに抑制することができる。
また、本発明に係る光半導体素子の製造方法では、加熱工程は、半導体積層を、窒素雰囲気下、アルゴン雰囲気下、又は、ヘリウム雰囲気下で保持した状態で行われることが好ましい。これにより、加熱工程において半導体積層の最上層の表面上のヒ素酸化物が除去された後に、当該最上層の表面上に再びヒ素酸化物が形成されることを抑制することができる。その結果、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを、さらに抑制することができる。
上述の課題を解決するため、本発明の他の態様に係る光半導体素子の製造方法は、複数の半導体層からなる半導体積層を半導体基板上に形成する半導体積層形成工程と、半導体積層の最上層の表面の一部を覆うように最上層の表面上にマスク層を形成するマスク層形成工程と、半導体積層の最上層の表面を、酸素含有雰囲気に暴露する暴露工程と、暴露工程の後に、半導体積層の最上層の表面上にエッチング液を供給するエッチング液供給工程と、エッチング液供給工程の後に、上記マスク層を用いて半導体積層をドライエッチング法によってエッチングすることにより、半導体積層に半導体メサを形成するドライエッチング工程と、を備え、半導体積層の複数の半導体層の最上層は、ヒ素を含み、エッチング液供給工程で用いられる上記エッチング液は、アンモニア水、硫酸水、又は、バッファードフッ酸を含むことを特徴とする。
本発明の他の態様に係る光半導体素子の製造方法によれば、暴露工程において半導体積層の最上層内のヒ素と酸素雰囲気中の酸素とが反応して当該最上層の表面に不均一な態様でヒ素酸化物が形成されても、エッチング液供給工程においてアンモニア水、硫酸水、又は、バッファードフッ酸を含むエッチング液を半導体積層の最上層の表面上に供給すれば、当該ヒ素酸化物の一部又は全部を除去することが可能であることを本発明者は見出した。これにより、ドライエッチング工程で半導体積層に半導体メサを形成する際に、当該ヒ素酸化物の下方に半導体積層が残存して残渣部が形成されることを抑制することができる。その結果、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを抑制することができる。
さらに、本発明の上述のいずれかの態様に係る光半導体素子の製造方法において、ドライエッチング工程では、ヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガス（たとえば塩素Ｃｌ２、四塩化珪素ＳｉＣｌ４、三塩化ホウ素ＢＣｌ３のうち少なくとも1つのガスを含むガス）を用いた反応性イオンエッチング法によって、半導体積層をエッチングすることが好ましい。
ヒ素酸化物は、ヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガスを用いた反応性イオンエッチング法によるドライエッチングではエッチングされ難い。そのため、ドライエッチング工程直前において半導体積層の最上層の表面にヒ素酸化物が存在していると、ドライエッチング工程後にヒ素酸化物の下方に半導体積層が残存して残渣部が特に形成され易くなる。しかし、本発明の上述のいずれかの態様に係る光半導体素子の製造方法においては、加熱工程又はエッチング液供給工程においてヒ素酸化物の一部又は全部を除去することが可能である。そのため、ドライエッチング工程でヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガスを用いた反応性イオンエッチング法によって半導体積層をエッチングする場合、残渣部に起因して歩留まりが低下することを抑制するという本発明に係る光半導体素子の製造方法による効果が特に有効に発揮される。
本発明によれば、最上層にヒ素を含む半導体積層をドライエッチングして半導体メサを形成する工程を含む光半導体素子の製造方法であって、製造時の歩留まりの低下を抑制することが可能な製造方法が提供される。
第１実施形態に係る半導体レーザ素子の製造方法を示すフローチャートである。 半導体積層形成工程を説明するための断面図である。 マスク層形成工程の一例を説明するための断面図である。 マスク層形成工程の一例を説明するための断面図である。 マスク層形成工程及び暴露工程を説明するための断面図である。 実施例１のコンタクト層９の表面９Ｓの走査型電子顕微鏡像を示す図である。 実施例１、２及び比較例１のヒ素酸化物の個数の大気雰囲気暴露時間依存性の測定結果を示す図である。 加熱工程の一例を説明するための断面図である。 実施例３〜６及び比較例２〜４のヒ素酸化物の除去率の半導体積層加熱温度依存性の測定結果を示す図である。 実施例５における、ヒ素除去率と加熱工程Ｓ７ａでの加熱時間との関係についての測定結果を示す図である。 ドライエッチング工程を説明するための断面図である。 反応性イオンエッチング装置の断面構造の模式図である。 埋め込み層形成工程を説明するための断面図である。 電極形成工程を説明するための断面図である。 第２実施形態の減圧工程及び加熱工程Ｓ７ａを説明するための断面図である。 第２実施形態の加熱工程を説明するための断面図である。 第４実施形態に係る半導体レーザ素子の製造方法を示すフローチャートである。 エッチング液供給工程を説明するための断面図である。 エッチング液供給工程を説明するための断面図である。 ドライエッチング工程後に形成された残渣部の測定結果を示す図である。
以下、実施の形態に係る光半導体素子の製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
（第１実施形態）
まず、第１実施形態に係る光半導体素子の製造方法として、半導体レーザ素子の製造方法について説明する。図１は、本実施形態に係る半導体レーザ素子の製造方法を示すフローチャートである。
図１に示すように、本実施形態の半導体レーザ素子の製造方法においては、半導体積層を形成する半導体積層形成工程Ｓ１と、半導体積層の最上層の表面上にマスク層を形成するマスク層形成工程Ｓ３と、半導体積層の最上層の表面を、酸素含有雰囲気に暴露する暴露工程Ｓ５と、半導体積層を加熱する加熱工程Ｓ７ａと、半導体積層をドライエッチングするドライエッチング工程Ｓ９と、埋め込み層を形成する埋め込み層形成工程Ｓ１１と、電極を形成する電極形成工程Ｓ１３と、が主として行われる。以下、これらの各工程について詳細に説明する。
（半導体積層形成工程）
初めに、半導体基板上に半導体積層を形成する半導体積層形成工程Ｓ１が行われる。図２は、半導体積層形成工程を説明するための断面図である。半導体積層形成工程Ｓ１においては、図２に示すように、半導体基板１の主面上に、光半導体素子（本実施形態では半導体レーザ素子）の機能を発揮するための複数の半導体層を有する半導体積層１１を形成する。具体的には、半導体基板１の主面上に、例えば有機金属気相成長法等のエピタキシャル成長法によって、下部クラッド層３、活性層５、上部クラッド層７、及び、コンタクト層９をこの順にエピタキシャル成長させる。
半導体基板１は、第１導電型（例えばｎ型）の半導体基板であり、例えばＳｎ（錫）がドープされたＩｎＰ基板等のＩＩＩ−Ｖ族化合物半導体基板である。下部クラッド層３は、第１導電型の半導体層であり、例えばＳｉがドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体層である。活性層５は、例えば、ＭＱＷ（多重量子井戸）構造やＳＱＷ（単一量子井戸）構造を有する。活性層５は、例えば、ＧａＩｎＡｓＰやＡｌＧａＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。上部クラッド層７は、例えば第２導電型（第１導電型がｎ型の場合、ｐ型）の半導体層であり、例えばＺｎがドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体層である。
コンタクト層９は、後述の上部電極２５（図１４参照）と半導体積層１１とのオーミック接触を実現するための半導体層である。コンタクト層９は半導体積層１１の最上層を構成する。また、コンタクト層９は、ヒ素（Ａｓ）を含む第２導電型の半導体層であり、例えばＩｎＧａＡｓ、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体からなる。
（マスク層形成工程、暴露工程）
続いて、マスク層形成工程Ｓ３が行われる。マスク層形成工程Ｓ３では、半導体積層１１の最上層であるコンタクト層９の表面９Ｓの一部を覆うように当該コンタクト層９の当表面９Ｓ上にマスク層を形成する。暴露工程Ｓ５では、半導体積層１１の最上層であるコンタクト層９の表面９Ｓを、酸素含有雰囲気に暴露する。
図３及び図４は、マスク層形成工程の一例を説明するための断面図であり、図５は、マスク層形成工程及び暴露工程を説明するための断面図である。マスク層形成工程Ｓ３では、まず図３に示すように、半導体積層１１の最上層であるコンタクト層９の表面９Ｓ上の全面に、例えばプラズマ気相成長法によって、マスク層１５を形成する。マスク層１５を構成する材料としては、例えば、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）や窒化酸化シリコン（ＳｉＯＮ）等の絶縁材料を用いることができる。
次に、図３に示すように、マスク層１５上に所定形状にパターニングされたフォトレジスト層１７を形成する。フォトレジスト層１７は、後述の半導体メサＭ（図１３参照）に対応した形状を有しており、具体的には、半導体基板１の主面と平行な一方向（図３の紙面に垂直な方向）に沿って伸びるストライプ形状を有している。
続いて、図４に示すように、フォトレジスト層１７を用いてコンタクト層９の表面９Ｓが露出するまでマスク層１５をエッチングすることにより、マスク層１５を半導体基板１の主面と平行な一方向（図４の紙面に垂直な方向）に沿って伸びるストライプ形状に加工する。マスク層１５のエッチングは、例えば、エッチングガスとしてＣＦ４ガスを用いた反応性イオンエッチング法によって行うことができる。
次に、図５に示すように、マスク層１５をエッチングするのに使用した反応性イオンエッチング装置等の装置内にある半導体積層１１を、酸素含有雰囲気としての大気雰囲気中に取り出し、フォトレジスト層１７を除去する。このようにして、半導体積層１１の最上層であるコンタクト層９の表面９Ｓの一部を覆うマスク層１５を形成すると共に、コンタクト層９の表面９Ｓのうちマスク層１５によって覆われていない領域を酸素含有雰囲気に暴露する。なお、酸素含有雰囲気とは、大気雰囲気のような酸素分圧が１６０ｈＰａ以上の雰囲気を意味する。
このように、コンタクト層９の表面９Ｓのうちマスク層１５によって覆われていない領域を酸素含有雰囲気に暴露すると、図５に示すように、半導体積層１１の最上層であるコンタクト層９中のヒ素と酸素含有雰囲気中の酸素（Ｏ２）とが反応し、コンタクト層９の表面９Ｓ上にヒ素酸化物１９が不均一な態様で形成されることを、発明者は見出した。具体的には、コンタクト層９の表面９Ｓ上に、粒子状のヒ素酸化物１９が形成されることを、発明者は見出した。
このようなヒ素酸化物１９の形成について、実施例及び比較例の測定結果を用いて説明する。実施例１、２として、上述の半導体積層形成工程Ｓ１、マスク層形成工程Ｓ３、及び、暴露工程Ｓ５に基づいて作成した半導体基板１、半導体積層１１、及び、マスク層１５からなる試料を準備した。コンタクト層９を構成する半導体材料として、ＩｎＧａＡｓを用いた。マスク層形成工程Ｓ３では、エッチングガスとしてＣＦ４ガスを用いた反応性イオンエッチング法によってマスク層１５のエッチングを行った。暴露工程Ｓ５では、コンタクト層９の表面９Ｓを大気雰囲気に暴露した。大気雰囲気への暴露時間は、実施例１では１９時間、実施例２では２４時間とした。比較例１として、暴露工程Ｓ５を行わない点以外は実施例１、２と同様である試料を準備した。
図６は、実施例１のコンタクト層９の表面９Ｓの走査型電子顕微鏡像を示す図である。図６に示すように、暴露工程Ｓ５後において実施例１のコンタクト層９の表面９Ｓには、直径が約１μｍの粒子状物質が観察された。当該粒子状物質を走査型電子顕微鏡に設けられたエネルギー分散型Ｘ線分析装置で組成分析したところ、当該粒子状物質はヒ素（Ａｓ）の酸化物であることが判明した。
また、実施例１、２及び比較例１について、大気雰囲気への暴露時間とヒ素酸化物の個数との関係について測定を行った。図７は、実施例１、２及び比較例１のヒ素酸化物の個数の大気雰囲気暴露時間依存性の測定結果を示す図である。図７の縦軸は、コンタクト層９の表面９Ｓの１ｍｍ２の領域当たりで観察されたヒ素酸化物の個数を示し、横軸は、コンタクト層９の表面９Ｓを大気雰囲気に暴露した時間を示している。
図７に示すように、コンタクト層９の表面９Ｓの１ｍｍ２の領域当たりのヒ素酸化物の個数は、比較例１（コンタクト層９の表面９Ｓの大気雰囲気への暴露時間が０時間）では０個であったが、当該暴露時間が長くなる程、増加した。具体的には、実施例１（当該暴露時間が１９時間）では、コンタクト層９の表面９Ｓの１ｍｍ２の領域当たりのヒ素酸化物の個数は、１０個であり、実施例２（当該暴露時間が２４時間）では、当該個数は１４個であった。
（加熱工程）
暴露工程Ｓ５の後に、加熱工程Ｓ７ａが行われる。加熱工程Ｓ７ａでは、半導体積層１１を２５０℃以上の温度まで加熱する。
図８は、加熱工程の一例を説明するための断面図である。加熱工程Ｓ７ａでは、図８に示すように、ホットプレート１８を用いて半導体積層１１を２５０℃以上の温度まで加熱する。具体的には、ホットプレート１８上に半導体基板１、半導体積層１１、及び、マスク層１５からなる構造物を載せ、ホットプレート１８を加熱することによって、半導体積層１１を２５０℃以上の温度まで加熱する。本実施形態においては、半導体積層１１の加熱は、大気雰囲気等の酸素含有雰囲気中で行う。
このような加熱工程Ｓ７ａを行うことにより、図８に示すように、コンタクト層９の表面９Ｓ上に形成されたヒ素酸化物１９（図５参照）を除去することが可能であることを、発明者は見出した。これは、半導体積層１１を２５０℃以上の温度まで加熱することにより、ヒ素酸化物１９が昇華するため、ヒ素酸化物１９が除去されると考えられる。
加熱工程Ｓ７ａにおける半導体積層１１の加熱温度は、５００℃以下とすることが好ましい。当該加熱温度を５００℃以下とすることにより、半導体積層１１の最上層であるコンタクト層９からヒ素が抜けてしまうことを抑制することが可能となるためである。
このようなヒ素酸化物１９の除去について、実施例及び比較例の測定結果を用いて説明する。実施例３〜６として、上述の半導体積層形成工程Ｓ１、マスク層形成工程Ｓ３、及び、暴露工程Ｓ５、加熱工程Ｓ７ａに基づいて作成した半導体基板１、半導体積層１１、及び、マスク層１５からなる試料を準備した。コンタクト層９を構成する半導体材料、及び、マスク層形成工程Ｓ３におけるマスク層１５のエッチング方法は、実施例１、２と同様とした。暴露工程Ｓ５では、コンタクト層９の表面９Ｓを大気雰囲気に２４時間以上暴露した。加熱工程Ｓ７ａでは、ホットプレート１８を用いて、大気雰囲気中において、半導体積層１１を加熱した。実施例３、４、５、６の加熱温度は、この順にそれぞれ２５０℃、２７５℃、３００℃、３７５℃とした。また、比較例２〜４を準備した。比較例２〜４は、加熱工程Ｓ７ａの代わりに、大気雰囲気中において半導体積層１１を２５０℃未満の温度で加熱する低温加熱工程を行うこと以外の点については、実施例３〜６と同様とした。当該低温加熱工程における比較例２〜４の加熱温度は、この順にそれぞれ１００℃、１５０℃、２００℃とした。
図９は、実施例３〜６及び比較例２〜４のヒ素酸化物の除去率の半導体積層加熱温度依存性の測定結果を示す図である。図９の縦軸は、加熱工程Ｓ７ａ又は低温加熱工程直前におけるコンタクト層９の表面９Ｓ上に存在するヒ素酸化物１９の数を基準とした加熱工程Ｓ７ａ又は低温加熱工程後の実施例３〜６及び比較例２〜４のヒ素酸化物１９の除去率を示し、図９の横軸は、加熱工程Ｓ７ａ又は低温加熱工程における実施例３〜６及び比較例２〜４の半導体積層１１の加熱温度を示している。
図９に示されるように、比較例２〜４においては、低温加熱工程後のヒ素酸化物１９の除去率は、ほぼ０であった。それに対して、実施例４〜６においては、加熱工程Ｓ７ａ後のヒ素酸化物１９の除去率は、この順にそれぞれ９％、１７％、及び、５２％であった。これにより、加熱工程Ｓ７ａにおいて半導体積層１１を２５０℃以上の温度に加熱することにより、ヒ素酸化物１９の少なくとも一部を除去することが可能であることが分かった。
次に、実施例５について、ヒ素除去率と加熱工程Ｓ７ａにおける半導体積層１１の加熱時間の関係について測定を行った。具体的には、実施例５（加熱工程Ｓ７ａにおいて半導体積層１１を３００℃まで加熱）の試料について、３００℃での加熱時間を変化させた場合のヒ素除去率の測定を行った。
図１０は、実施例５における、ヒ素除去率と加熱工程Ｓ７ａでの加熱時間との関係についての測定結果を示す図である。図１０の縦軸は、実施例５における加熱工程Ｓ７ａ直前のヒ素酸化物１９の数を基準とした加熱工程Ｓ７ａ後のヒ素除去率を示しており、横軸は、加熱工程Ｓ７ａで半導体積層１１を加熱した時間（半導体積層１１を３００℃に保った時間）を示している。
図１０に示すように、加熱時間が５分の場合、実施例５におけるヒ素酸化物１９の除去率は１７％となり、加熱時間が３０分の場合、実施例５におけるヒ素酸化物１９の除去率は３８％となった。これより、ヒ素酸化物１９をより多く除去する観点から、加熱工程Ｓ７ａにおける半導体積層１１の加熱時間は５分以上であることが好ましく、３０分以上であることがさらに好ましいことが分かった。
（ドライエッチング工程）
加熱工程Ｓ７ａの後に、ドライエッチング工程Ｓ９が行われる。ドライエッチング工程Ｓ９では、マスク層１５を用いて半導体積層１１をドライエッチング法によってエッチングすることにより、半導体積層１１に半導体メサを形成する。
図１１は、ドライエッチング工程を説明するための断面図である。図１１に示すように、ドライエッチング工程Ｓ９では、マスク層１５を用いて、ドライエッチング法によって半導体積層１１及び半導体基板１をエッチングすることにより、半導体積層１１及び半導体基板１に半導体メサＭを形成する。このように本実施形態では、ドライエッチング工程Ｓ９において半導体基板１の厚さ方向の中間位置まで半導体積層１１及び半導体基板１をエッチングしているが、半導体積層１１の厚さ方向の中間位置まで半導体積層１１をエッチングしてもよい。この場合、半導体メサＭは半導体積層１１にのみ形成される。
半導体メサＭは、半導体基板１の厚さ方向（半導体基板１の主面と直交する方向）に突出すると共に半導体基板１の主面と平行な一方向（図１１の紙面に垂直な方向）に沿って伸びるストライプ形状を有している。
ドライエッチング工程Ｓ９で用いられるドライエッチング法としては、例えば反応性イオンエッチング法を用いることができる。
本実施形態で用いることができる反応性イオンエッチング法の一例について、図１２を参照しながら詳細に説明する。図１２は、反応性イオンエッチング装置の断面構造の模式図である。本実施形態の反応性イオンエッチング装置は、誘導結合型反応性イオンエッチング装置５０である。誘導結合型反応性イオンエッチング装置５０は、エッチング対象試料（本実施形態の場合、半導体基板１上に形成され、表面の一部がマスク層１５によってマスクされた半導体積層１１）に反応性イオンエッチングを行う真空チャンバ５３を備えている。真空チャンバ５３の内部には、高周波放電を発生させるための下部電極５５と、上部電極５７が互いに対向して設けられている。上部電極５７は接地されている。
また、エッチング対象試料である半導体積層１１は、下部電極５５と上部電極５７に挟まれるように、下部電極５５上に設けられている。下部電極５５には冷却機構が設けられており、これによってエッチング対象試料を冷却することができる。また、高周波電源５８は、整合回路７７を介して下部電極５５に接続されている。高周波電源５８によって、下部電極５５に高周波電力（バイアス電力）が印加される。バイアス電力を供給することにより、下部電極５５に印加される直流バイアスを調整することができる。真空チャンバ５３の側面には、誘導コイル５９が巻かれている。誘導結合プラズマ電源６１は、整合回路７９を介して誘導コイル５９に接続されている。誘導結合プラズマ電源６１によって誘導コイル５９に高周波電力（ＩＣＰ電力）が供給される。ＩＣＰ電力が誘導コイルに供給されることにより、誘導結合プラズマが生成される。
また、真空チャンバ５３には、内部にエッチングガスを供給するためのガス供給管６３と、エッチングガスを外部に排出するための排気管７１とが設けられている。ガス供給管６３を通して、真空チャンバ５３の内部にエッチングガス６７が所定の混合比で供給される。また、排気管７１には真空ポンプが接続されており、真空チャンバ５３の内部を所定の真空度に保つことが可能となっている。真空チャンバ５３には、内部にエッチングガスを供給するためのガス供給管が２つ設けられていてもよく、その場合、２種類のガスが混合された混合ガスを、エッチングガスとして真空チャンバ５３内に供給することができる。
エッチング対象試料である半導体積層１１をエッチングする際は、真空チャンバ５３内にエッチングガス６７を供給する。すると、下部電極５５および上部電極５７間の高周波電界によって誘導結合プラズマ７３が生成される。誘導結合プラズマ７３中のイオン７５やラジカル７６は、誘導コイル５９によって生成されたバイアス電界によって加速され、エッチング対象試料である半導体積層１１に到達する。
ドライエッチング工程Ｓ９で用いられるドライエッチング法として反応性イオンエッチング法を採用する場合、例えば、エッチングガスの流量が６０ｓｃｃｍ、真空チャンバ５３内の圧力１．５Ｐａ、ＩＣＰ電力が４００Ｗ、バイアス電力が１５０Ｗという条件下において半導体積層１１のドライエッチングを行うことができる。
（埋め込み層形成工程）
ドライエッチング工程Ｓ９の後に、埋め込み層形成工程Ｓ１１が行われる。図１３は、埋め込み層形成工程を説明するための断面図である。
埋め込み層形成工程Ｓ１１では、図１３に示すように、例えば有機金属気相成長法等のエピタキシャル成長法によって、マスク層１５を用いて半導体メサＭを埋め込むように半導体基板１上かつ半導体メサＭの側面上の領域に半導体材料からなる埋め込み層２１を形成する。埋め込み層２１は、例えば、半絶縁性半導体材料からなり、そのような半絶縁性半導体材料としては、例えば、ＦｅがドープされたＩｎＰ等のＩＩＩ−Ｖ族化合物半導体材料を挙げることができる。
（電極形成工程）
ドライエッチング工程Ｓ９の後に、電極形成工程Ｓ１３が行われる。図１４は、電極形成工程を説明するための断面図である。
図１４に示すように、電極形成工程Ｓ１３では、例えばマスク層１５を除去した後に、プラズマ気相成長法によって埋め込み層２１上に、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ２）等の絶縁材料からなる絶縁層２３を形成し、半導体積層１１のコンタクト層９と接するように半導体積層１１上及び絶縁層２３上に金属材料からなる上部電極２５を真空蒸着法等によって形成する。また、半導体基板１の裏面を研磨して半導体基板１を薄くした後に、半導体基板１の裏面上に金属材料からなる下部電極２７を真空蒸着法等によって形成する。その後、へき開等によってチップ化を行うことにより、半導体レーザ素子１００が得られる。
上述のような本実施形態に係る光半導体素子の製造方法によれば、暴露工程Ｓ５において半導体積層１１の最上層であるコンタクト層９内のヒ素と酸素雰囲気中の酸素とが反応してコンタクト層９の表面９Ｓに不均一な態様でヒ素酸化物１９が形成されても（図５参照）、加熱工程Ｓ７ａにおいて半導体積層１１を２５０℃以上の温度まで加熱すれば、当該ヒ素酸化物１９の一部又は全部を除去することが可能である（図８参照）。これにより、ドライエッチング工程Ｓ９で半導体積層１１に半導体メサＭを形成する際に、当該ヒ素酸化物１９の下方に半導体積層１１が残存して残渣部が形成されることを抑制することができる（図８及び図１１参照）。その結果、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを抑制することができる。
また、上述のような本実施形態に係る光半導体素子の製造方法において、ドライエッチング工程Ｓ９では、ヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガスを用いた反応性イオンエッチング法によって、半導体積層１１をエッチングすることが以下の理由により好ましい（図１１参照）。
即ち、ヒ素酸化物１９は、ヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガスを用いた反応性イオンエッチング法によるドライエッチングではエッチングされ難い。そのため、ドライエッチング工程Ｓ９直前において半導体積層１１の最上層であるコンタクト層９の表面９Ｓにヒ素酸化物が存在していると、ドライエッチング工程Ｓ９後にヒ素酸化物１９の下方に半導体積層１１が残存して残渣部が特に形成され易くなる（図５、図８、及び、図１１参照）。しかし、本実施形態に係る光半導体素子の製造方法においては、加熱工程Ｓ７ａにおいてヒ素酸化物１９の一部又は全部を除去することが可能である（図８参照）。そのため、埋め込み層形成工程Ｓ１１でヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガスを用いた反応性イオンエッチング法によって半導体積層１１をエッチングする場合、残渣部に起因して歩留まりが低下することを抑制するという本実施形態に係る光半導体素子の製造方法による効果が特に有効に発揮される。
なお、ドライエッチング工程Ｓ９において反応性イオンエッチング法によって半導体積層１１をエッチングする場合、エッチングガスとしては、上述のヨウ化水素（ＨＩ）を含むガス及び塩素を含むガスの他に炭化水素を含む混合ガスを用いることができる。
（第２実施形態）
次に、第２実施形態に係る光半導体素子の製造方法について説明する。第２実施形態以降については、第１実施形態と異なる部分について主として説明し、説明を省略する部分は第１実施形態と同様である。
第２実施形態の光半導体素子の製造方法は、暴露工程Ｓ５の後かつ加熱工程Ｓ７ａの前に、半導体積層１１を減圧雰囲気下で保持する減圧工程をさらに備える点、及び、加熱工程Ｓ７ａの内容の点において、第１実施形態の光半導体素子の製造方法と異なる。
図１５は、本実施形態の減圧工程及び加熱工程Ｓ７ａを説明するための断面図である。図１５に示すように、減圧工程では、半導体積層１１は、真空チャンバ８１内に保持される。真空チャンバ８１には、内部の気体を排出するための排気管８３が設けられている。排気管８３には真空ポンプが接続されており、当該真空ポンプによって真空チャンバ８１の内部の気体を排気する。これにより、半導体積層１１を減圧雰囲気下で保持することができる。半導体積層１１が保持される減圧雰囲気の真空度は、好ましくは、５００Ｐａ以下である。
減圧工程の後、加熱工程Ｓ７ａが行われる。加熱工程Ｓ７ａでは、減圧工程で得られた減圧雰囲気下で半導体積層１１を加熱する点において、第１実施形態の加熱工程Ｓ７ａと異なる。半導体積層１１の加熱方法や加熱条件は、第１実施形態の加熱工程Ｓ７ａにおける場合と同様である。
本実施形態に係る光半導体素子の製造方法によれば、第１実施形態に係る光半導体素子の製造方法における場合と同様の理由に基づき、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを抑制することができる。
さらに、本実施形態に係る光半導体素子の製造方法は、暴露工程Ｓ５の後かつ加熱工程Ｓ７ａの前に半導体積層１１を減圧雰囲気下で保持する減圧工程をさらに備える上に、加熱工程Ｓ７ａでは、減圧工程で得られた減圧雰囲気下で半導体積層１１を加熱するため、加熱工程Ｓ７ａにおいて半導体積層１１の最上層であるコンタクト層９が酸化することを抑制することができる。
また、本実施形態に係る光半導体素子の製造方法においては、減圧工程の終了時からドライエッチング工程Ｓ９の終了時までの間、半導体積層１１は減圧雰囲気下で保持されることが好ましい（図５、図１１、及び、図１５参照）。これにより、加熱工程Ｓ７ａにおいてコンタクト層９の表面９Ｓ上のヒ素酸化物１９が除去された後からドライエッチング工程Ｓ９が終了するまでの間に、コンタクト層９の表面９Ｓ上に再びヒ素酸化物が形成されることを抑制することができる。その結果、光半導体素子の製造時において、残渣部に起因して歩留まりが低下することを、さらに抑制することができる。
減圧工程の終了時からドライエッチング工程Ｓ９の終了時までの間、半導体積層１１を減圧雰囲気下で保持するには、例えば、真空チャンバ８１と、ドライエッチング工程Ｓ９でドライエッチングを行う装置のチャンバ（例えば、誘導結合型反応性イオンエッチング装置５０の真空チャンバ５３（図１２参照））とを接続し、加熱工程Ｓ７ａ終了後に半導体積層１１を、大気雰囲気に暴露することなく当該ドライエッチングを行う装置のチャンバ内に移動し、ドライエッチング工程Ｓ９工程を行うことにより、実現することができる。
（第３実施形態）
次に、第３実施形態に係る光半導体素子の製造方法について説明する。第３実施形態の光半導体素子の製造方法は、加熱工程Ｓ７ａの内容の点において、第１実施形態の光半導体素子の製造方法と異なる。
図１６は、本実施形態の加熱工程を説明するための断面図である。図１６に示すように、本実施形態の加熱工程Ｓ７ａでは、半導体積層１１は、真空チャンバ８１内に保持される。真空チャンバ８１には、内部にガス８７を供給するためのガス供給管８５と、内部の気体を排出するための排気管８３が設けられている。排気管８３には真空ポンプが接続されている。この当該真空ポンプによって真空チャンバ８１の内部の気体を排気した後に、ガス供給管８５からガス８７を真空チャンバ８１内に供給することにより、半導体積層１１をガス８７雰囲気下に保持する。そして、半導体積層１１がガス８７雰囲気下に保持された状態で、加熱工程Ｓ７ａを行う。これにより、大気雰囲気以外の雰囲気下で、加熱工程Ｓ７ａを実行することが可能となる。
本実施形態に係る光半導体素子の製造方法によれば、第１実施形態に係る光半導体素子の製造方法における場合と同様の理由に基づき、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを抑制することができる。
また、本実施形態に係る光半導体素子の製造方法において、ガス８７が窒素、アルゴン、又は、ヘリウムであること、即ち、半導体積層１１を窒素雰囲気下、アルゴン雰囲気下、又は、ヘリウム雰囲気下で保持した状態で加熱工程Ｓ７ａを行うことが好ましい。これにより、加熱工程Ｓ７ａにおいてコンタクト層９の表面９Ｓ上のヒ素酸化物１９が除去された後に、コンタクト層９の表面９Ｓ上に再びヒ素酸化物が形成されることを抑制することができる（図５、図１１、及び、図１６参照）。その結果、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを、さらに抑制することができる。
また、本実施形態に係る光半導体素子の製造方法において、ガス８７がアルシン（ＡｓＨ３）等のヒ素化合物であるガスであること、即ち、半導体積層１１をアルシン（ＡｓＨ３）等のヒ素化合物であるガスの雰囲気下で保持した状態で加熱工程Ｓ７ａを行うことが好ましい。これにより、加熱工程Ｓ７ａにおいて半導体積層１１の最上層であるコンタクト層９からヒ素が抜けてしまうことを抑制することができる。
また、本実施形態に係る光半導体素子の製造方法において、半導体積層１１の最上層がコンタクト層９のようにリン（Ｐ）を含む化合物からなる場合、ガス８７がホスフィン（ＰＨ３）等のリン化合物であるガスであること、即ち、半導体積層１１をホスフィン（ＰＨ３）等のリン化合物であるガスの雰囲気下で保持した状態で加熱工程Ｓ７ａを行うことが好ましい。これにより、加熱工程Ｓ７ａにおいて半導体積層１１の最上層からリン（Ｐ）が抜けてしまうことを抑制することができる。
（第４実施形態）
次に、第４実施形態に係る光半導体素子の製造方法について説明する。図１７は、第４実施形態に係る半導体レーザ素子の製造方法を示すフローチャートである。図１７に示すように、本実施形態の光半導体素子の製造方法は、第１実施形態の加熱工程Ｓ７ａに代えてエッチング液供給工程Ｓ７ｂが行われる点において、第１実施形態光半導体素子の製造方法と異なる。
図１８及び図１９は、エッチング液供給工程を説明するための断面図である。図１８に示すように、エッチング液供給工程Ｓ７ｂでは、半導体積層１１の最上層であるコンタクト層９の表面９Ｓ上にエッチング液３３を供給する。エッチング液３３は、アンモニア水、硫酸水、又は、バッファードフッ酸、又は、これらのいずれかを含む溶液である。
その後、エッチング液３３を除去することにより、図１９に示すように、ヒ素酸化物１９を除去することが可能であることを、発明者は見出した。これは、ヒ素酸化物がエッチング液３３によってエッチングされたためと考えられる。
エッチング液供給工程Ｓ７ｂにおいては、エッチング液３３によって半導体積層１１の最上層であるコンタクト層９はエッチングされなくてもよいし、コンタクト層９の一部がエッチングされてもよい。
このようなヒ素酸化物１９の除去について行われた実験について説明する。半導体積層形成工程Ｓ１、マスク層形成工程Ｓ３、及び、暴露工程Ｓ５に基づいて複数の試料を準備した後に、エッチング液３３としてアンモニア水（濃度 １ｗｔ%）を用いてエッチング液供給工程Ｓ７ｂを行った試料、硫酸水（濃度 ９６ｗｔ%）を用いてエッチング液供給工程Ｓ７ｂを行った試料、バッファードフッ酸を用いてエッチング液供給工程Ｓ７ｂを行った試料、及び、エッチング液供給工程Ｓ７ｂを行わなかった試料のそれぞれについて、その後にドライエッチング工程Ｓ９を行い、当該工程後に形成された残渣部の数を測定した。
図２０はそのような測定の結果を示す図である。図２０に示すように、エッチング液供給工程Ｓ７ｂなしの場合（エッチング液供給工程なしの場合）、ドライエッチング工程Ｓ９後に形成される残渣部の数は、１ｍｍ２の領域当たり３２４０個であった。それに対して、エッチング液３３としてアンモニア水を用いた場合、バッファードフッ酸を用いた場合、及び、硫酸水としての濃硫酸を用いた場合、ドライエッチング工程Ｓ９後に形成される残渣部の数は、１ｍｍ２の領域当たり、それぞれ６４個、３５３個、９８３個であった。
これにより、エッチング液供給工程Ｓ７ｂを行うことにより、ヒ素酸化物１９を除去することが可能であり、その結果、ドライエッチング工程Ｓ９後に形成される残渣部の数を減少させることが可能であること、及び、エッチング液３３としては特にアンモニア水が好ましいことが分かった。
本実施形態係る光半導体素子の製造方法によれば、暴露工程Ｓ５において半導体積層１１の最上層であるコンタクト層９内のヒ素と酸素雰囲気中の酸素とが反応してコンタクト層９の表面９Ｓに不均一な態様でヒ素酸化物１９が形成されても、エッチング液供給工程Ｓ７ｂにおいてアンモニア水、硫酸水、又は、バッファードフッ酸を含むエッチング液３３を半導体積層１１のコンタクト層９の表面９Ｓ上に供給すれば、当該ヒ素酸化物１９の一部又は全部を除去することが可能である（図５、図１８、及び、図１９参照）。これにより、ドライエッチング工程Ｓ９で半導体積層１１に半導体メサＭを形成する際に、当該ヒ素酸化物１９の下方に半導体積層１１が残存して残渣部が形成されることを抑制することができる。その結果、光半導体素子の製造時において、当該残渣部に起因して歩留まりが低下することを抑制することができる。
ヒ素酸化物１９を有効に除去する観点から、エッチング液３３としてアンモニア水を用いる場合、アンモニア水の濃度は、１ｗｔ％以上であることが好ましく、エッチング液３３として硫酸水を用いる場合、硫酸水の濃度は、９６ｗｔ％以上であることが好ましい。
また、本実施形態係る光半導体素子の製造方法においては、第１実施形態に係る光半導体素子の製造方法における場合と同様の理由に基づき、ドライエッチング工程Ｓ９では、ヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガスを用いた反応性イオンエッチング法によって、半導体積層１１をエッチングすることが好ましい（図１１参照）。
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。
例えば、上述の実施形態１〜４は、半導体レーザ素子の製造方法であるが、半導体光変調器や半導体受光素子等の光半導体素子を製造することもできる。本発明によって半導体光変調器を製造する場合、半導体積層形成工程Ｓ１において活性層５に代えて半導体材料からなる光導波層を形成すればよい。
１・・・半導体基板、９・・・コンタクト層、９Ｓ・・・コンタクト層の表面、１１・・・半導体積層、Ｍ・・・半導体メサ、Ｓ１・・・半導体積層形成工程、Ｓ３・・・マスク形成工程、Ｓ５・・・暴露工程、Ｓ７ａ・・・加熱工程、Ｓ９・・・ドライエッチング工程。

Claims (5)

  1. 複数の半導体層からなる半導体積層を半導体基板上に形成する半導体積層形成工程と、
    前記半導体積層の最上層の表面の一部を覆うように当該最上層の当該表面上にマスク層を形成するマスク層形成工程と、
    前記半導体積層の前記最上層の前記表面を、酸素含有雰囲気に暴露する暴露工程と、
    前記暴露工程の後に、前記半導体積層を加熱する加熱工程と、
    前記加熱工程の後に、前記マスク層を用いて前記半導体積層をドライエッチング法によってエッチングすることにより、前記半導体積層に半導体メサを形成するドライエッチング工程と、を備え、
    前記半導体積層の前記複数の半導体層の前記最上層は、ヒ素を含み、
    前記加熱工程では、前記半導体積層を２５０℃以上の温度まで加熱することを特徴とする光半導体素子の製造方法。
  2. 前記暴露工程の後かつ前記加熱工程の前に、前記半導体積層を減圧雰囲気下で保持する減圧工程をさらに備え、
    前記減圧工程の終了時から前記ドライエッチング工程の終了時までの間、前記半導体積層は減圧雰囲気下で保持されることを特徴とする請求項１に記載の光半導体素子の製造方法。
  3. 前記加熱工程は、前記半導体積層を、窒素雰囲気下、アルゴン雰囲気下、又は、ヘリウム雰囲気下で保持した状態で行われることを特徴とする請求項１に記載の光半導体素子の製造方法。
  4. 複数の半導体層からなる半導体積層を半導体基板上に形成する半導体積層形成工程と、
    前記半導体積層の最上層の表面の一部を覆うように当該最上層の当該表面上にマスク層を形成するマスク層形成工程と、
    前記半導体積層の前記最上層の前記表面を、酸素含有雰囲気に暴露する暴露工程と、
    前記暴露工程の後に、前記半導体積層の前記最上層の前記表面上にエッチング液を供給するエッチング液供給工程と、
    前記エッチング液供給工程の後に、前記マスク層を用いて前記半導体積層をドライエッチング法によってエッチングすることにより、前記半導体積層に半導体メサを形成するドライエッチング工程と、
    を備え、
    前記半導体積層の前記複数の半導体層の前記最上層は、ヒ素を含み、
    前記エッチング液供給工程で用いられる前記エッチング液は、アンモニア水、硫酸水、又は、バッファードフッ酸を含むことを特徴とする光半導体素子の製造方法。
  5. 前記ドライエッチング工程では、ヨウ化水素（ＨＩ）を含むガス、又は、塩素を含むガスを用いた反応性イオンエッチング法によって、前記半導体積層をエッチングすることを特徴とする請求項１〜４のいずれか一項に記載の光半導体素子の製造方法。
JP2013002726A 2012-01-13 2013-01-10 光半導体素子の製造方法 Pending JP2013165262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013002726A JP2013165262A (ja) 2012-01-13 2013-01-10 光半導体素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012005473 2012-01-13
JP2012005473 2012-01-13
JP2013002726A JP2013165262A (ja) 2012-01-13 2013-01-10 光半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2013165262A true JP2013165262A (ja) 2013-08-22

Family

ID=48780252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013002726A Pending JP2013165262A (ja) 2012-01-13 2013-01-10 光半導体素子の製造方法

Country Status (2)

Country Link
US (1) US9123539B2 (ja)
JP (1) JP2013165262A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050316A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 発光素子の製造方法
JP2020068310A (ja) * 2018-10-25 2020-04-30 住友電気工業株式会社 面発光レーザの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554010B2 (en) * 2017-05-11 2020-02-04 Sumitomo Electric Industries, Ltd. Method of producing semiconductor laser device and method of producing optical directional coupler

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5354972A (en) * 1976-10-29 1978-05-18 Fujitsu Ltd Production of semiconductor device
JPH04296023A (ja) * 1991-03-25 1992-10-20 Mitsubishi Electric Corp ＧａＡｓ系基板のエッチング方法
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
JPH08316217A (ja) * 1995-05-18 1996-11-29 Nec Corp 選択ドライエッチング方法
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors
JPH10189620A (ja) * 1996-12-27 1998-07-21 New Japan Radio Co Ltd 化合物半導体装置の製造方法
JP2003160400A (ja) * 2001-11-22 2003-06-03 Mitsubishi Electric Corp 化合物半導体の表面清浄化方法および化合物半導体用熱処理装置。
JP2008047627A (ja) * 2006-08-11 2008-02-28 Furukawa Electric Co Ltd:The 半導体発光素子及びその製造方法
JP2011108845A (ja) * 2009-11-17 2011-06-02 Furukawa Electric Co Ltd:The 半導体光増幅素子
JP2011134888A (ja) * 2009-12-24 2011-07-07 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
JP3529488B2 (ja) 1995-04-28 2004-05-24 三菱電機株式会社 化合物半導体結晶成長方法
AU2002216611A1 (en) * 2000-09-29 2002-04-08 Board Of Regents, The University Of Texas System A theory of the charge multiplication process in avalanche photodiodes
US7180100B2 (en) * 2001-03-27 2007-02-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP4996869B2 (ja) * 2006-03-20 2012-08-08 株式会社日立製作所 半導体レーザ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5354972A (en) * 1976-10-29 1978-05-18 Fujitsu Ltd Production of semiconductor device
JPH04296023A (ja) * 1991-03-25 1992-10-20 Mitsubishi Electric Corp ＧａＡｓ系基板のエッチング方法
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors
JPH08316217A (ja) * 1995-05-18 1996-11-29 Nec Corp 選択ドライエッチング方法
JPH10189620A (ja) * 1996-12-27 1998-07-21 New Japan Radio Co Ltd 化合物半導体装置の製造方法
JP2003160400A (ja) * 2001-11-22 2003-06-03 Mitsubishi Electric Corp 化合物半導体の表面清浄化方法および化合物半導体用熱処理装置。
JP2008047627A (ja) * 2006-08-11 2008-02-28 Furukawa Electric Co Ltd:The 半導体発光素子及びその製造方法
JP2011108845A (ja) * 2009-11-17 2011-06-02 Furukawa Electric Co Ltd:The 半導体光増幅素子
JP2011134888A (ja) * 2009-12-24 2011-07-07 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050316A (ja) * 2015-08-31 2017-03-09 富士ゼロックス株式会社 発光素子の製造方法
US9812843B2 (en) 2015-08-31 2017-11-07 Fuji Xerox Co., Ltd. Method for producing light-emitting device
JP2020068310A (ja) * 2018-10-25 2020-04-30 住友電気工業株式会社 面発光レーザの製造方法
JP7044030B2 (ja) 2018-10-25 2022-03-30 住友電気工業株式会社 面発光レーザの製造方法

Also Published As

Publication number Publication date
US20130183813A1 (en) 2013-07-18
US9123539B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
TWI671787B (zh) 清洗方法
EP2017884A2 (en) Buried contact devices for nitride-based films and manufacture thereof
US20130115772A1 (en) Etching Method
KR20130092574A (ko) 기판 표면으로부터 오염물들 및 자연 산화물들을 제거하는 방법
JP5458920B2 (ja) 半導体光デバイスの製造方法
US10554010B2 (en) Method of producing semiconductor laser device and method of producing optical directional coupler
JP2013165262A (ja) 光半導体素子の製造方法
JP5499920B2 (ja) 半導体光デバイスの製造方法
JP4537549B2 (ja) 化合物半導体装置の製造方法
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
JP2010192888A (ja) 半導体レーザの製造方法
JP4853008B2 (ja) 半導体光素子を作製する方法
JP6572640B2 (ja) 半導体受光素子を作製する方法
US8021985B2 (en) Method to form semiconductor laser diode
US7781245B2 (en) Method to fabricate semiconductor optical device
Swaminathan et al. Inductively coupled plasma etching of III–V antimonides in BCl3/SiCl4 etch chemistry
JP2005150404A (ja) 化合物半導体から構成される多層膜のドライエッチング方法
CN114141919B (zh) 半导体衬底及其制备方法、半导体器件及其制备方法
JPH06333832A (ja) 化合物半導体薄膜の製造方法
JP2018101752A (ja) 半導体光素子およびその製造方法
CN116914562A (zh) 一种制备倾斜端面超辐射发光管的方法
JP2008034531A (ja) 化合物半導体光素子を作製する方法
JP2014130914A (ja) 半導体ウエハの表面加工方法、および加工半導体ウエハの製造方法
CN114496770A (zh) 半导体工艺方法、半导体器件
JP2014049637A (ja) Ｉｉｉ族窒化物半導体発光素子を作製する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170321