JP2008047627A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】トンネルジャンクションを構成する高濃度のドーパントの拡散を抑制しつつ複数の活性層の相互間の間隔を狭くする半導体発光素子の製造方法を提供する。
【解決手段】第１半導体基板１上に第１の一導電型クラッド層６、第１活性層８、第１の反対導電型クラッド層１０及びトンネルジャンクション層１４を積層することにより第１の多層基板Ａを形成する工程と、第２半導体基板２１の上に第２の反対導電型クラッド層２３、第２活性層２５、第２の一導電型クラッド層２７を積層することにより第２の多層基板Ｂを形成する工程と、トンネルジャンクション層１４と第２の一導電型クラッド層２７を重ねて第１の多層基板Ａと第２の多層基板Ｂをボンディングし、これにより複数の活性層を有する発光素子を製造する。
【選択図】図３

Description

本発明は、半導体発光素子及びその製造方法に関し、より詳しくは、基板の成長面に対して垂直方向に複数の活性領域を有する半導体発光素子及びその製造方法に関する。

基板の成長面に対して垂直方向に複数の活性領域を有する半導体レーザは高出力が可能であり、活性領域を２つ有する半導体レーザは例えば図１５に示すような構造を有している。

図１５において、ｎ型（n-）GaAs基板１０１の上には、n-AlGaAsクラッド層１０２、InGaAsP活性層１０３、ｐ型（p-）AlGaAsクラッド層１０４、ｐ⁺ 型GaAs層１０５、ｎ⁺ 型GaAs層１０６、n-AlGaAsクラッド層１０７、InGaAsP活性層１０８、p-AlGaAsクラッド層１０９が成長され、また、p-AlGaAsクラッド層１０９上にはストライプ状のｐ側電極１１０が形成され、さらにn-GaAs基板１０１の下面にはｎ側電極１１１が形成されている。ここでｐ⁺ 型GaAs層１０５とｎ⁺型GaAs層１０６はトンネルジャンクションとなり、駆動電流でトンネルジャンクションにトンネル電流が流れる構造となっている。

そのような半導体レーザにおいて、上と下の活性層１０３，１０８のそれぞれの材料、厚みを異ならせることにより、２つの活性層１０３，１０８の発振波長を揃えることが下記の特許文献１に記載されている。

また、特許文献２には、n-GaAs基板の上にn-AlGaAs型クラッド層、ＳＣＨ活性層、p-AlGaAsクラッド層、p⁺-GaAs層、n⁺-GaAs層、ｎ-GaAsバッファ層を形成した構造を有する第１の積層基板を形成し、さらにn-GaAs基板の上にn-AlGaAs型クラッド層、ＳＣＨ活性層、p-AlGaAsクラッド層、p-GaAsキャップ層を形成した構造を有する第２の積層基板を形成し、その後に、第１の積層基板のバッファ層上に第２の積層基板のn-GaAs基板を接合し、これにより層の厚み方向に２つの活性層が配置された半導体レーザを形成することが記載されている。

さらに、GaAs基板を用いた素子においてトンネルジャンクションを形成する方法として低温ＭＢＥを用いることが非特許文献１に記載されている。
特開２００３−５３５４５４号公報 特開２００１−２５１０１９号公報 S. Ahmed et al., Applied Physics Letters 71 (25), 22, pp.3667

しかし、特許文献１に記載されたような構造によれば、トンネルジャンクションを構成するｎ⁺ 型GaAs層の上にn-AlGaAsクラッド層を成長する工程において、ｎ型ドーパントであるシリコン（Ｓｉ）がｎ⁺ 型GaAs層からその上下に拡散してｐｎトンネルジャンクションの特性を劣化させ、素子抵抗を高くするという問題がある。このような問題は、非特許文献１に記載された方法により形成されたトンネルジャンクションの上にさらにGaAs層をＭＯＣＶＤ法により成長する場合にも発生する。

また、特許文献２に記載されているように、第１の積層基板を構成するGaAs基板を第２の積層基板のバッファ層に接合することにより形成された半導体レーザでは、上と下の活性層の間にGaAs基板が存在するためその間の距離が離れてしまい、ファイバのような光部品との光結合が難しくなる。この場合、接合されるGaAs基板の厚みを研磨により薄くすることも可能であるが、数十μｍ程度までが限界であり、数μｍという要求を満たすことが難しい。

本発明の目的は、トンネルジャンクションを構成する高濃度のドーパントの拡散を抑制しつつ複数の活性層の相互間の間隔を狭くすることができる半導体発光素子及びその製造方法を提供することにある。

上記の課題を解決するための本発明の第１の態様は、第１の半導体基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層及びトンネルジャンクション層を順に少なくとも１周期ずつ積層することにより第１の多層基板を形成する工程と、第２の半導体基板の上に第２の反対導電型クラッド層、第２の活性層、第２の一導電型クラッド層を順に少なくとも１周期ずつ積層することにより第２の多層基板を形成する工程と、前記トンネルジャンクション層と前記第２の一導電型クラッド層を対向させて前記第１の多層基板と前記第２の多層基板をボンディングする工程とを有することを特徴とする半導体発光素子の製造方法である。

本発明の第２の態様は、前記第１の態様に記載の半導体発光素子の製造方法において、前記第１の多層基板と前記第２の多層基板のボンディングは６００℃以下の基板温度で行われることを特徴とする。

本発明の第３の態様は、前記第２又は第３の態様に記載の半導体発光素子において、最上の前記トンネルジャンクション層と最上の前記第２の一導電型クラッド層の少なくとも一方の上に一導電型半導体層を形成する工程を有し、前記一導電型半導体層は、前記第１の多層基板と前記第２の多層基板のボンディングにより前記トンネルジャンクション層と前記第２の一導電型クラッド層の間に介在されることを特徴とする。

本発明の第４の態様は、第１乃至第３の態様のいずれかに記載の半導体発光素子の製造方法において、前記第１の半導体基板と前記第２の半導体基板のボンディングの後に、前記第１の半導体基板、前記第２の半導体基板のいずれか一方を除去する工程を有することを特徴とする。

本発明の第５の態様は、前記第４の態様に記載の半導体発光素子の製造方法において、前記第１の半導体基板、前記第２の半導体基板のうち除去される基板と該除去される基板の上の前記第１の一導電型クラッド層、前記第２の反対導電型クラッド層のいずれかとの間にエッチングストップ層を形成する工程を有し、さらに、前記除去される基板を除去した後に前記エッチングストップ層を除去する工程を有することを特徴とする。

本発明の第６の態様は、前記第４又は第５の態様に記載の半導体発光素子の製造方法において、前記第１の半導体基板、前記第２の半導体基板のうち最終的に残される１つを研磨により厚さを調整した後に、該研磨により形成される研磨面の上に電極を形成する工程を有することを特徴とする。

本発明の第７の態様は、前記第４に記載の半導体発光素子の製造方法において、第３の半導体基板の上に第３のクラッド層、第３の活性層、第４のクラッド層及びトンネルジャンクション層を積層することにより第３の多層基板を形成する工程と、前記第１の半導体基板、前記第２の半導体基板のいずれかを除去することにより露出した前記第１の一導電型クラッド層、第２の反対導電型クラッド層のいずれかに前記第３の多層基板の前記トンネルジャンクション層を対向させてボンディングする工程と、前記第１の半導体基板、前記第２の半導体基板のうち残された基板と前記第３の半導体基板のいずれかを除去する工程とを有することを特徴とする。

本発明の第８の態様は、前記第７の態様に記載の半導体発光素子の製造方法において、前記第１の半導体基板、前記第２の半導体基板、第３の半導体基板のうち除去される基板と該除去される基板の上の前記第１の一導電型クラッド層、前記第２の反対導電型クラッド層、前記第３のクラッド層のいずれかとの間にエッチングストップ層を形成する工程を有し、さらに前記除去される基板を除去した後に前記エッチングストップ層を除去する工程を有することを特徴とする。

本発明の第９の態様は、前記第５又は第８の態様に記載の半導体発光素子の製造方法において、前記エッチングストップ層の上には、前記エッチングストップ層の除去後に現れるコンタクト層を形成する工程をさらに有することを特徴とする。

本発明の第１０の態様は、前記第１乃至第９の態様のいずれかに記載の半導体発光素子の製造方法において、前記第１の活性層、前記第２の活性層の少なくとも一方の電流注入領域の両側の上方と下方の少なくともいずれかに電流ブロッキング層を形成する工程を有することを特徴とする。

本発明の第１１の態様は、第１の一導電型クラッド層と、前記第１の一導電型クラッド層上に形成された第１の活性層と、前記第１の活性層上に形成された第１の反対導電型クラッド層と、前記第１の反対導電型クラッド層上に形成されてドーパント濃度３×１０¹⁸cm^-3〜２×１０¹⁹cm^-3の半導体層を有するトンネルジャンクション層と、前記トンネルジャンクション層上に形成される第２の一導電型クラッド層と、前記第２の一導電型クラッド層上に形成された第２の活性層と、前記第２の活性層の上に形成された第２の反対導電型クラッド層とを有することを特徴とする半導体発光素子である。

本発明の第１２の態様は、第１１の態様に係る半導体発光素子において、前記トンネルジャンクション層から前記第２の反対導電型クラッド層までは、前記第１の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする。

本発明の第１３の態様は、第１１又は第１２の態様に係る半導体発光素子において、前記トンネルジャンクション層内の前記半導体層の前記ドーパント濃度は、同じ導電型の前記第１の反対導電型クラッド層又は前記第２の一導電型クラッド層に対してステップ状に分布していることを特徴とする。

本発明の第１４の態様は、第１１乃至第１３の態様のいずれかに係る半導体発光素子において、前記トンネルジャンクション層の前記電流注入領域の両側の領域の上方と下方の領域のうち少なくとも一方には電流ブロッキング層が形成されていることを特徴とする。

本発明によれば、活性層が形成された複数の多層基板を形成し、さらに、２つの多層基板のそれぞれを構成する半導体基板の双方を外側に配置して、一方の多層基板のトンネルジャンクション層と他の多層基板のクラッド層とを重ねた状態で低温でアニールすることにより２つの多層基板をボンディングし、これにより積層構造の厚さ方向に２以上の活性層を有する半導体発光素子を形成するようにしている。

従って、トンネルジャンクション層の上に連続して多層の半導体層を高温で成長する工程が含まれないので、トンネルジャンクション層を構成する高濃度のドーパントの上下への拡散を抑制することができ、トンネルジャンクション層の低抵抗状態を保持することが可能になる。

しかも、２つの多層基板を構成するそれぞれの半導体基板上に成長された層を互いに重ねてそれらの層をアニールによりボンディングしたので、複数の半導体基板のそれぞれの上に形成される活性層同士を数μｍ程度に近づけることが可能になる。これにより、発光素子内の複数の活性層と外部の光部品との光結合が容易になる。

以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１〜図７は、本発明の第１実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図である。

本実施形態に係る半導体レーザは、基本的に２種類の積層基板を用いて形成される。
最初に、図１に示す第１の積層基板Ａの製造工程について説明する。

まず、n型GaAs基板１上に、ｎ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のn-GaAsからなるバッファ層２と、ｎ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のn-InGaPからなる５０ｎｍの厚さのエッチングストップ層３を成長する。続いて、エッチングストップ層３の上に、ｎ型ドーパント濃度１×１０¹⁸cm^-3〜３×１０¹⁸cm^-3のn-GaAsからなるコンタクト層４を２００ｎｍ成長し、その上にｎ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のn-GaAs層５を３００ｎｍの厚さに成長する。

続いて、n-GaAs層５の上に、ｎ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のn-AlGaAsよりなる第１のｎ型クラッド層６を成長し、さらに、AlGaAs よりなる第１のｎ側のＳＣＨ層７と、単一量子井戸構造又は多重量子井戸構造を有する第１のInGaAs (GaAs)／AlGaAs(GaAs) 量子井戸活性層８と、AlGaAsよりなる第１のｐ側のＳＣＨ層９を成長し、さらにその上にｐ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のp-AlGaAs よりなる第１のｐ型クラッド層１０と、ｐ型ドーパント濃度１×１０¹⁸cm^-3のp-GaAs層１１を順に成長する。
ＳＣＨ層７，９及び量子井戸活性層８はそれぞれアンドープで成長される。

その後、p-GaAs層１１の上に、ｐ型ドーパント濃度１×１０¹⁹cm^-3以上のp⁺⁺-GaAs層１２とｎ型ドーパント濃度１×１０¹⁹cm^-3以上の n⁺⁺-GaAs層１３を順に成長し、これらによりトンネルジャンクション層１４を形成し、その上にｎ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のn-GaAs層１５を５０ｎｍの厚さに成長する。p⁺⁺-GaAs層１２とn⁺⁺-GaAs層１３はそれぞれ例えば３０ｎｍ〜２００ｎｍの厚さ、n-GaAs層１５は例えば５０ｎｍの厚さに成長される。また、n-GaAs層１５はn⁺⁺-GaAs層１３からのｎ型ドーパントの拡散を抑制するために低温で成長される。なお、n-GaAs層１５の成長を省いてもよい。

次に、図２に示す第２の積層基板Ｂの製造工程を説明する。
まず、ｐ型GaAs基板２１上に、ｐ型ドーパント濃度１×１０¹⁸cm^-3のp-GaAsからなるバッファ層２２を５００ｎｍの厚さに成長し、ｐ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のp-AlGaAsよりなる第２のｐ型クラッド層２３を成長し、さらに、AlGaAs よりなる第２のｐ側のＳＣＨ層２４と、単一量子井戸構造又は多重量子井戸構造を有する第２のInGaAs (GaAs)／AlGaAs(GaAs) 量子井戸活性層２５と、AlGaAsよりなる 第２のｎ側のＳＣＨ層２６を成長し、さらにその上にｎ型ドーパント濃度５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3のn-AlGaAs よりなる第２のｎ型クラッド層２７と、ｎ型ドーパント濃度１×１０¹⁸cm^-3のn-GaA層２８を順に成長する。

ＳＣＨ層２４，２６、第２の量子井戸活性層２５はそれぞれアンドープで成長される。
以上の化合物半導体の成長は例えばＭＯＣＶＤ法によって成長され、 ｐ型のドーパントとしてはＣ、Mg、Ｚｎ等が用いられ、また、ｎ型のドーパントとしてはＳｉ、Ｓｅ、Ｓ等が用いられる（以下の実施形態も同様）。

次に、第１の積層基板Ａの最上面と第２の積層基板Ｂの最上面、即ちn-GaAs層１５、p-GaAs層２８のそれぞれの表面の酸化膜を除去し、さらに水素終端処理又は硫化終端処理を行う。

酸化膜の除去は、フッ酸、希塩酸、硫酸、アンモニウム等の処理やアルゴン（Ａｒ）プラズマにより行う。また、水素終端処理は水素プラズマに曝したりフッ酸系等の溶液により処理することにより行い、硫化終端処理（サルファパッシベーション）は硫化水素プラズマに曝したり硫化剤を混入した液体等により処理することにより行う。硫黄（Ｓ）による終端処理によれば、硫黄自体がｎ型ドーパントであるのでn-GaAs層１５の表面処理を行うために適している。

続いて、図３に示すように、第１の積層基板Ａのトンネルジャンクション層１４、n-GaAs層１５と第２の積層基板Ｂのp-GaAsコンタクト層２８を格子の向きを調整して重ね合わせる。この場合、例えば第１の積層基板Ａ側のn-GaAs基板１と第２の積層基板Ｂ側のp-GaAs基板２１のそれぞれに形成されたオリエントフラットを基準にして互いの向きを調整する。そして、そのような状態でアニール処理を行って第１の積層基板Ａと第２の積層基板Ｂを貼り合わせ、ウェハボンディングを行う。アニール処理は、基板温度を７００℃以下、例えば６００℃に設定して行われる。

以上のようなウェハボンディングの後に、第１の積層基板Ａのn-GaAs基板１を機械研磨して１０μｍ程度の厚さにした後に、硫酸系エッチャント又はアンモニア系エッチャントを用いるウェットエッチングによりn-GaAs基板１の残りを除去する。この場合、図４に示すように、n-GaAs基板１に続いてn-GaAsバッファ層２も連続してエッチングする。このエッチングはn-InGaPエッチングストップ層３では殆ど進まずに停止する。

その後に、エッチャントを変えてn-InGaPエッチングストップ層３をエッチングにより除去する。この場合、n-GaAsコンタクト層４でエッチングが停止するエッチング溶液、例えば塩酸が用いられる。
これにより、２つの量子井戸活性層８，２５を有する第３の積層基板Ｃが作成される。

次に、別の第１の積層基板Ａを用意する。そして、図５に示すように、第１の積層基板Ａの表面に現れるn-GaAs層１５と第３の積層基板Ｃの最上面に現れるn-GaAsコンタクト層４を貼り合わせてウェハボンディングを行う。このウェハボンディングの際には、図３に示したウェハボンディングと同様に、n-GaAsコンタクト層４とn-GaAs層１５の酸化膜除去等の表面処理を行うとともに、量子井戸活性層８，２５の結晶の方位が合うように位置合わせを行い、その後に７００℃以下の基板温度でアニールを行う。

このようにしてボンディングされた第１の積層基板Ａと第３の積層基板Ｃにより、３つの層の量子井戸活性層８，２５を有する構造が形成される。
その後に、図５とは上下を逆に示す図６のように、露出しているn-GaAs基板１を上記と同様な機械研磨及びウェットエッチングにより除去し、続いて、エッチングストップ層３をウェットエッチングにより除去してn-GaAsコンタクト層４を露出させる。なお、ボンディングされた積層基板Ａ、Ｂ、Ｃは、劈開等により所定の形状に形成される。

続いて、図７に示すように、AuGeNi／Auの２層構造からなるｎ側電極３１をn-GaAsコンタクト層４上に形成し、その後に、マスクを用いるエッチングによりｎ側電極３１をストライプ状にパターニングする。さらに、p-GaAs基板２１を機械研磨と鏡面処理により例えば１５０μｍの厚さまで薄くした後に、その上にTi／Pt／Auの３層構造のｐ側電極３２を形成する。これにより半導体レーザの基本的な構造が形成される。

以上のような工程により形成された半導体レーザは、ウェハボンディング時に２つのGaAs基板１、２１をそれぞれ外側に配置し且つエピタキシャル成長された層の面同士をボンディングするようにしたので、３つの量子井戸活性層８，２５の相互間の間隔を１０μｍ以下に小さくすることが可能になるので、発光層である量子井戸活性層８，２５と光ファイバ等の光部品との光結合を良好にすることができる。

しかも、３つの量子井戸活性層８，８，２５は、連続成長ではなく、低温のウェハボンディングにより基板面に垂直方向に配置されているので、３つの量子井戸活性層８，８，２５のそれぞれの間に配置されるトンネルジャンクション層１４を構成するn⁺⁺-GaAs層１３内のｎ型ドーパントであるシリコンの拡散が抑制される。

この場合のトンネルジャンクション層１４では、例えばＳＩＭＳ分析結果を示す図８の実線で示すように、n⁺⁺-GaAs層１３内のシリコン濃度のプロファイルはその上下の層に対してステップ状のプロファイルが得られ、しかもn⁺⁺-GaAs層１３のｎ型ドーパント濃度は３×１０¹⁸cm^-3〜２×１０¹⁹cm^-3となる。また、n⁺⁺-GaAs層１３に接合するｐ⁺⁺-GaAs層１２のｐ型ドーパント濃度は１×１０¹⁹cm^-3〜１×１０²⁰cm^-3となる。これにより、トンネルジャンクション層１４の低抵抗化が保持される。

図８の破線は、図１５に示した従来構造のようにＭＯＣＶＤにより複数の活性層、トンネルジャンクション等を連続して結晶成長した場合のトンネルジャンクションのn⁺⁺-GaAs層でのシリコン濃度のプロファイルを示し、シリコン濃度が５×１０¹⁶cm^-3〜１×１０¹⁸cm^-3と低くなだらかに低下してトンネルジャンクションの抵抗が高くなることがわかる。

図８の実線に示すようにn⁺⁺-GaAs層１３のｎ型ドーパント濃度が高く維持されると、ｐ側電極３２からストライプ状のｎ側電極３１に向けて所定の電流が流されると図９（ａ）に示すようにトンネルジャンクション層１４ではトンネル効果によって電流が流れる。
これに対して図８の波線に示すようにn⁺⁺-GaAs層内とその周辺でｎ型ドーパントがなだらかに減少すると図９（ｂ）に示すように、トンネル効果が生じにくくなり、内部抵抗が上昇する。

ところで、上記の例では、３つの量子井戸活性層８，８，２５をGaAs基板２１上に垂直方向に間隔をおいて３層形成する半導体レーザについて説明したが、図４に示すエッチングストップ層３を除去した後に、これにｎ側電極３１を接続し、さらにp-GaAs基板２１にｐ側電極３２を接続して量子井戸活性層８，２５が２層となる構造にしてもよい。
また、上記の例では第１の積層基板Ａを２枚、第２の積層基板Ｂを１枚用いたが、それらを複数毎用いて４以上の量子井戸活性層８，２５を有する半導体レーザを形成してもよい。

（第２の実施の形態）
図１０〜図１４は、本発明の第２実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図１〜図７と同じ符号は同じ要素を示している。

最初に、第１の積層基板Ａの製造工程について説明する。
まず、図１０（ａ）に示すように、第１実施形態と同様に、n型GaAs基板１上にバッファ層２からp-GaAs層１１までの各層を成長する。続いて、ｎ型ドーパント濃度１×１０¹⁸cm^-3のn-GaAsからなる電流ブロッキング層１６を成長する。

その後、電流ブロッキング層１６上に二酸化シリコン膜（不図示）をＣＶＤ法により成長した後に、その上にレジスト（不図示）を塗布し、これを露光、現像して電流注入領域に開口を形成する。そして、レジストをマスクにして電流ブロッキング層１６及び二酸化シリコン膜をエッチングして電流注入領域に開口部１６ａを形成する。その後に、レジスト、二酸化シリコン膜を除去すると図１０（ｂ）に示すような断面となる。

さらに、図１０（ｃ）に示すように、電流ブロッキング層１６上及び開口部１６ａ内にｐ型ドーパント濃度１×１０¹⁸cm^-3のp-GaAs層１７を成長し、さらにその上に第１実施形態と同様に、p⁺⁺-GaAs層１２、n⁺⁺-GaAs層１３及びn-GaAs層１５を成長する。これにより、第１の積層基板Ａが形成される。なお、n-GaAs層１５の成長を省略してもよい。

次に、第２の積層基板Ｂの製造工程を説明する。
まず、図１１（ａ）に示すように、ｐ型GaAs基板２１上に、ｎ型ドーパント濃度１×１０¹⁸cm^-3のn-GaAsからなる電流ブロッキング層２９を成長する。

その後に、第１の積層基板Ａ側の電流ブロッキング層１６の開口部１６ａの形成と同じような方法によって、図１１（ｂ）に示すように、電流ブロッキング層２９のうち電流注入領域に開口部２９ａを形成する。
続いて、第１実施形態と同様にして、図１１（ｃ）に示すように、バッファ層２２からn-GaAｓ層２８までの各層を順に成長する。これにより、第２の積層基板Ｂが形成される。

次に、第１実施形態と同様な方法を採用して、第１の積層基板Ａの最上面と第２の積層基板Ｂの最上面、即ちn-GaAs層１５、p-GaAs層２８のそれぞれの表面の酸化膜を除去し、さらに水素終端処理又は硫化終端処理を行う。

続いて、図１２に示すように、第１実施形態と同様な方法によって、第１の積層基板Ａのトンネルジャンクション層１４、n-GaAs層１５と第２の積層基板Ｂのp-GaAsコンタクト層２８の結晶格子の向きを調整して重ね合わせ、アニール処理によりウェハボンディングを行う。アニール処理は、基板温度を７００℃以下、例えば６００℃に設定して行われる。

以上のようなウェハボンディングの後に、第１の積層基板Ａのn-GaAs基板１を機械研磨して１０μｍ程度の厚さにした後に、硫酸系エッチャント又はアンモニア系エッチャントを用いるウェットエッチングによりn-GaAs基板１の残りを除去する。さらに、n-GaAs基板１に続いてn-GaAsバッファ層２も連続してエッチングする。このエッチングはn-InGaPエッチングストップ層３では殆ど進まずに停止する。その後に、エッチャントを変えてn-InGaPエッチングストップ層３をエッチングにより除去する。この場合、n-GaAsコンタクト層４でエッチングが停止するエッチング溶液、例えば塩酸が用いられる。

これにより、２つの量子井戸活性層８，２５を有する第３の積層基板Ｃが作成される。
次に、別の第１の積層基板Ａを用意する。そして、図１３に示すように、第１の積層基板Ａの表面に現れるn-GaAs層１５と第３の積層基板Ｃの最上面に現れるn-GaAsコンタクト層４を貼り合わせてウェハボンディングを行う。このウェハボンディングの際には、図１２に示したウェハボンディングと同様に、n-GaAsコンタクト層４とn-GaAs層１５の酸化膜除去等の表面処理を行うとともに、量子井戸活性層８，２５の結晶の方位が合うように位置合わせを行い、その後に７００℃以下の基板温度でアニールを行う。

このようにして張り合わされた第１の積層基板Ａと第３の積層基板Ｃにより、３つの層の量子井戸活性層８，８，２５を有する構造が形成される。
その後に、n-GaAs基板１を上記と同様な機械研磨及びウェットエッチングにより除去し、続いて、エッチングストップ層３をウェットエッチングにより除去してn-GaAsコンタクト層４を露出させる。

続いて、図１４に示すように、AuGeNi／Auの２層構造からなるｎ側電極３１をn-GaAsコンタクト層４上に形成し、その後に、マスクを用いるエッチングによりｎ側電極３１をストライプ状にパターニングする。さらに、p-GaAs基板２１を機械研磨と鏡面処理により例えば１５０μｍの厚さまで薄くした後に、その上にTi／Pt／Auの３層構造のｐ側電極３２を形成する。

以上のようにウェハボンディング時にはGaAs基板１、２１を外側に配置し且つエピタキシャル成長層の面同士をボンディングするようにしたので、３つの量子井戸活性層８，８，２５の相互間の間隔を１０μｍ以下に小さくすることが可能になるので、発光層である量子井戸活性層８，８，２５と光部品の光結合を良好にすることが可能になる。

しかも、３つの量子井戸活性層８，８，２５は、第１実施形態と同様に、連続成長ではなくウェハボンディングにより基板面に垂直方向に互いに配置されているので、それらの間のトンネルジャンクション層１４を構成するn⁺⁺-GaAs層１３内のｎ型ドーパントの拡散が抑制される。
以上により、３つの量子井戸活性層８，８，２５と光部品の光結合が容易になるし、さらにトンネルジャンクション層１４の低抵抗化が図れる。

ところで、上記の例では、３つの量子井戸活性層８，８，２５をGaAs基板２１上に垂直方向に間隔をおいて３層形成する半導体レーザについて説明したが、図１２に示すn-GaAs基板１からエッチングストップ層３までを除去した後に、n-GaAsコンタクト層４にｎ側電極３１を接続し、さらにp-GaAs基板２１にｐ側電極３２を接続して量子井戸活性層８，２５を２層にしてもよい。
また、上記の例では第１の積層基板Ａを２枚、第２の積層基板Ｂを１枚用いたが、それらを複数毎用いて、４層以上の量子井戸活性層８，２５を有する半導体レーザを形成してもよい。

（その他の実施形態）
上記の実施形態ではGaAs基板を使用し、その上にAlGaAsクラッド層、InGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層活性等を形成したが、材料はそれに限られるものではない。例えば、GaAs基板を使用している場合に、活性層（発光層）として、GaAs、InGaAs、AlGaAs、AlInGaAs、GaAsP、InGaAsP、InGaP、AlGaInP、GaAsSb、InGaAsSbのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、GaAs、InGaAs、AlInGaAs、AlGaAsのうち少なくとも1層を含む構造を採用してもよい。

また、基板としてInP 基板を採用してもよく、この場合には、例えば活性層にInGaAsP、AlGaInAs、InGaAs 、AlInAsのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、AlGaInAs、AlInAs、InGaAs、InP のうち少なくとも1層を含む構造を採用してもよい。

その他、GaN、GaN系化合物半導体などを材料とする場合でも、上記の構造を採用してもよい。
第１の多層基板Ａ、第２の多層基板Ｂを構成する化合物半導体としてGaAsを採用する場合、エッチングストップ層として例えばInGaP 、AlGaAs、AlInGaP 、AlInP のいずれかから選択する。また、第１の多層基板Ａ、第２の多層基板Ｂをそれぞれ構成する化合物半導体としてInP を採用する場合、エッチングストップ層として例えばInGaAsP 、InGaAs、AlInAs、AlGaInAsのいずれかから選択する。
なお、上記の化合物半導体の成長は、ＭＯＣＶＤ法に限られるものではなく、ＭＢＥ法その他の成長法を採用してもよい。
さらに、上記した積層基板の半導体基板とその上の各層のｎ型、ｐ型の導電型については、逆のタイプであってもよい。また、上記した半導体基板のうち除去される基板の導電型はｐ型、ｎ型、半絶縁性のいずれであってもよい。

図１は、本発明の第１実施形態に係る半導体発光素子に使用する第１の積層基板を示す断面図である。 図２は、本発明の第１実施形態に係る半導体発光素子に使用する第２の積層基板を示す断面図である。 図３は、本発明の第１実施形態に係る半導体発光素子の製造工程を示す断面図（その１）である。 図４は、本発明の第１実施形態に係る半導体発光素子の製造工程を示す断面図（その２）である。 図５は、本発明の第１実施形態に係る半導体発光素子の製造工程を示す断面図（その３）である。 図６は、本発明の第１実施形態に係る半導体発光素子の製造工程を示す断面図（その４）である。 図７は、本発明の第１実施形態に係る半導体発光素子の製造工程を示す断面図（その５）である。 図８は、本発明の実施形態に係る半導体発光素子内のトンネルジャンクション層におけるドーパント濃度分布図である。 図９（ａ）は、本発明の実施形態に係る半導体発光素子内のトンネルジャンクション層の電流の注入前と注入時のエネルギーバンドギャップの変換を示す図であり、図９（ｂ）は、従来の半導体発光素子内のトンネルジャンクション層の電流の注入前と注入時のエネルギーバンドギャップの変換を示す図である。 図１０は、本発明の第２実施形態に係る半導体発光素子に使用する第１の積層基板の製造工程を示す断面図である。 図１１は、本発明の第２実施形態に係る半導体発光素子に使用する第２の積層基板の製造工程を示す断面図である。 図１２は、本発明の第２実施形態に係る半導体発光素子の製造工程を示す断面図（その１）である。 図１３は、本発明の第２実施形態に係る半導体発光素子の製造工程を示す断面図（その２）である。 図１４は、本発明の第２実施形態に係る半導体発光素子の製造工程を示す断面図（その３）である。 図１５は、従来の半導体発光素子示す断面図である。

符号の説明

１：ｎ型GaAs基板
２：バッファ層
３：エッチングストップ層
４：コンタクト層
５、１５：ｎ型GaAs層
６：ｎ型クラッド層
７：ＳＣＨ層
８：活性層
９：ＳＣＨ層
１０：ｐ型クラッド層
１１：ｐ型GaAs層
１２：ｎ⁺⁺GaAs層
１３：ｐ⁺⁺GaAs層
１４：トンネルジャンクション層
２１：ｐ型GaAs基板
２２：バッファ層
２３：ｐ型クラッド層
２４：ＳＣＨ層
２５：活性層
２６：ＳＣＨ層
２７：ｎ型クラッド層
２８：ｎ型GaAs層

Claims (14)

1. 第１の半導体基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層及びトンネルジャンクション層を順に少なくとも１周期ずつ積層することにより第１の多層基板を形成する工程と、
   第２の半導体基板の上に第２の反対導電型クラッド層、第２の活性層、第２の一導電型クラッド層を順に少なくとも１周期ずつ積層することにより第２の多層基板を形成する工程と、
   前記トンネルジャンクション層と前記第２の一導電型クラッド層を対向させて前記第１の多層基板と前記第２の多層基板をボンディングする工程と
   を有することを特徴とする半導体発光素子の製造方法。
2. 前記第１の多層基板と前記第２の多層基板のボンディングは６００℃以下の基板温度で行われることを特徴とする請求項１に記載の半導体発光素子の製造方法。
3. 最上の前記トンネルジャンクション層と最上の前記第２の一導電型クラッド層の少なくとも一方の上に一導電型半導体層を形成する工程を有し、
   前記一導電型半導体層は、前記第１の多層基板と前記第２の多層基板のボンディングにより前記トンネルジャンクション層と前記第２の一導電型クラッド層の間に介在される
   ことを特徴とする請求項１又は請求項２に記載の半導体発光素子の製造方法。
4. 前記第１の半導体基板と前記第２の半導体基板のボンディングの後に、前記第１の半導体基板、前記第２の半導体基板のいずれか一方を除去する工程を有することを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体発光素子の製造方法。
5. 前記第１の半導体基板、前記第２の半導体基板のうち除去される基板と該除去される基板の上の前記第１の一導電型クラッド層、前記第２の反対導電型クラッド層のいずれかとの間にエッチングストップ層を形成する工程を有し、
   さらに、前記除去される基板を除去した後に前記エッチングストップ層を除去する工程を
   有することを特徴とする請求項４に記載の半導体発光素子の製造方法。
6. 前記第１の半導体基板、前記第２の半導体基板のうち最終的に残される１つを研磨により厚さを調整した後に、該研磨により形成される研磨面の上に電極を形成する工程を有することを特徴とする請求項４又は請求項５に記載の半導体発光素子の製造方法。
7. 第３の半導体基板の上に第３のクラッド層、第３の活性層、第４のクラッド層及びトンネルジャンクション層を積層することにより第３の多層基板を形成する工程と、
   前記第１の半導体基板、前記第２の半導体基板のいずれかを除去することにより露出した前記第１の一導電型クラッド層、第２の反対導電型クラッド層のいずれかに前記第３の多層基板の前記トンネルジャンクション層を対向させてボンディングする工程と、
   前記第１の半導体基板、前記第２の半導体基板のうち残された基板と前記第３の半導体基板のいずれかを除去する工程と
   を有することを特徴とする請求項４に記載の半導体発光素子の製造方法。
8. 前記第１の半導体基板、前記第２の半導体基板、第３の半導体基板のうち除去される基板と該除去される基板の上の前記第１の一導電型クラッド層、前記第２の反対導電型クラッド層、前記第３のクラッド層のいずれかとの間にエッチングストップ層を形成する工程を有し、
   さらに前記除去される基板を除去した後に前記エッチングストップ層を除去する工程を
   有することを特徴とする請求項７に記載の半導体発光素子の製造方法。
9. 前記エッチングストップ層の上には、前記エッチングストップ層の除去後に現れるコンタクト層を形成する工程をさらに有することを特徴とする請求項５又は請求項８に記載の半導体発光素子の製造方法。
10. 前記第１の活性層、前記第２の活性層の少なくとも一方の電流注入領域の両側の上方と下方の少なくともいずれかに電流ブロッキング層を形成する工程を有することを特徴とする請求項１乃至請求項９のいずれか１つに記載の半導体発光素子の製造方法。
11. 第１の一導電型クラッド層と、
    前記第１の一導電型クラッド層上に形成された第１の活性層と、
    前記第１の活性層上に形成された第１の反対導電型クラッド層と、
    前記第１の反対導電型クラッド層上に形成されてドーパント濃度３×１０¹⁸cm^-3〜２×１０¹⁹cm^-3の半導体層を有するトンネルジャンクション層と、
    前記トンネルジャンクション層上に形成される第２の一導電型クラッド層と、
    前記第２の一導電型クラッド層上に形成された第２の活性層と、
    前記第２の活性層の上に形成された第２の反対導電型クラッド層と
    を有することを特徴とする半導体発光素子。
12. 前記トンネルジャンクション層から前記第２の反対導電型クラッド層までは、前記第１の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする請求項１１に記載の半導体発光素子。
13. 前記トンネルジャンクション層内の前記半導体層の前記ドーパント濃度は、同じ導電型の前記第１の反対導電型クラッド層又は前記第２の一導電型クラッド層に対してステップ状に分布していることを特徴とする請求項１１又は請求項１２に記載の半導体発光素子。
14. 前記トンネルジャンクション層の前記電流注入領域の両側の領域の上方と下方の領域のうち少なくとも一方には電流ブロッキング層が形成されていることを特徴とする請求項１１乃至請求項１３のいずれか１つに記載の半導体発光素子。

Images