KR100838399B1 - 반도체 소자의 트렌치 형성 방법 - Google Patents
반도체 소자의 트렌치 형성 방법 Download PDFInfo
- Publication number
- KR100838399B1 KR100838399B1 KR1020070048078A KR20070048078A KR100838399B1 KR 100838399 B1 KR100838399 B1 KR 100838399B1 KR 1020070048078 A KR1020070048078 A KR 1020070048078A KR 20070048078 A KR20070048078 A KR 20070048078A KR 100838399 B1 KR100838399 B1 KR 100838399B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- etching
- gas
- semiconductor device
- hard mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 94
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000001020 plasma etching Methods 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000009616 inductively coupled plasma Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 5
- 238000011109 contamination Methods 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로, 본 발명의 반도체 소자의 트렌치 형성 방법은, 반도체 기판상에 트렌치 형성을 위한 니켈 하드마스크 패턴을 형성하는 단계; 및 상기 니켈 하드마스크 패턴을 식각 베리어로 하여 SF6 및 O2 가스를 이용한 플라즈마 식각으로 상기 반도체 기판을 식각하여 트렌치를 형성하면서 동시에 상기 트렌치의 측면에 식각 보호막을 형성하는 단계를 포함하며, 상술한 본 발명에 의한 반도체 소자의 트렌치 형성 방법은, 반도체 기판을 식각하여 고종횡비의 트렌치를 획득하기 위한 방법으로서 SF6 및 O2 가스를 사용하는 플라즈마 식각 방식을 이용하고 아울러 이러한 플라즈마 식각시 니켈 하드마스크 패턴을 이용하고 공정 변수를 조절함으로써, 챔버 오염 방지, 식각과 식각 보호막 형성이 동시에 수행되는 원스텝 공정 및 우수한 식각 프로파일 확보가 가능하다.
트렌치, 니켈 하드마스크, ICP, SF6 가스, O2 가스, 플라즈마 식각
Description
도1a 내지 도1c는 본 발명의 일실시예에 따른 반도체 소자의 트렌치 형성 방법을 나타내는 공정 단면도.
도2는 본 발명의 일실시예에 따른 트렌치 형성에 사용되는 ICP 식각 장비를 도시한 도면.
도3은 RF 파워에 따른 실리콘의 식각률 및 니켈 대비 실리콘의 식각 선택비를 나타내는 그래프.
도4는 RF 파워에 따른 실리콘 필러를 나타내는 사진.
도5는 SF6 가스 및 O2 가스 중 O2 가스가 차지하는 비율에 따른 실리콘의 식각률을 나타내는 그래프.
도6은 SF6 가스 및 O2 가스 중 O2 가스가 차지하는 비율에 따른 트렌치 프로파일을 나타내는 사진.
* 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 11 : 니켈 하드마스크
12 : 포토레지스트 패턴 t : 트렌치
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 트렌치(trench) 형성 방법에 관한 것이다.
반도체 기판을 식각하여 형성되는 트렌치는 일반적으로 소자간 분리(isolation), 캐패시터 형성 또는 MEMS 소자 제조 등에 사용된다. 최근 반도체 소자의 고집적화 및 소형화에 따라 이러한 트렌치가 고종횡비(high aspect ratio)를 갖도록 형성하는 기술에 대한 연구가 활발히 진행되고 있다.
종래에는 고종횡비를 갖는 트렌치 형성을 위하여 RIE(Reactive Ion Etching) 방식으로 반도체 기판을 식각하였으며, 식각 가스로 HBr 가스를 사용하였다. 그러나, 이 RIE 방식을 이용하는 경우 식각률이 1㎛/min 이하로 낮고 비휘발성의 식각 부산물이 재증착되어 정기적으로 챔버 세정이 요구되는 문제점이 있다.
이러한 문제점을 해결하기 위하여 최근 제안된 방법 중 하나가 크라이오제닉(cryogenic) 방법이다. 이 방법에서는 고밀도 플라즈마 식각 장비를 이용하고 식각 가스로 SF6 가스를 이용함으로써 RIE 방식에 비하여 식각률을 높일 수 있다. 그 러나, 극저온에서 수행되는 크라이오제닉 공정의 특성상 극저온 유지가 어렵다는 문제점이 있다.
최근 제안된 또다른 방법에서는 반도체 기판의 식각시 SF6 가스에 CF계 가스(예를 들어, CHF3, C2F6, C4F8, CF4 등)를 첨가하여 발생하는 폴리머층으로 트렌치의 측면을 보호함으로써 고종횡비의 트렌치를 얻을 수 있다. 즉, 폴리머층이 식각 보호막으로 작용하여 반도체 기판의 식각시 트렌치 측면은 보호하면서 깊이 방향으로만 깊게 식각하는 것이 가능하다. 그러나, 이러한 경우에는 식각과 식각 보호막 형성이 연속적으로 이루어지지 않고, CF계 가스에 포함된 카본(carbon)에 의하어 챔버가 오염되는 문제점이 있다.
따라서, 종래 제안된 기술들의 문제점을 모두 해결하여 온도 민감성이 작고 식각률이 크면서도, 식각과 식각 보호막 형성이 동시에 수행되는 원스텝(one step) 공정이 가능하고 챔버의 오염을 방지하면서 우수한 식각 프로파일을 확보할 수 있는 트렌치 형성 기술의 개발이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 기판을 식각하여 고종횡비의 트렌치를 획득하기 위한 방법으로서 SF6 및 O2 가스를 사용하는 플라즈마 식각 방식을 이용하고 아울러 이러한 플라즈마 식각시 니켈 하드마스크 패턴을 이용하고 공정 변수를 조절함으로써, 챔버 오염 방지, 식각과 식각 보호막 형성이 동시에 수행되는 원스텝 공정 및 우수한 식각 프로파일 확보가 가능한 반도체 소자의 트렌치 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 트렌치 형성 방법은, 반도체 기판상에 트렌치 형성을 위한 니켈 하드마스크 패턴을 형성하는 단계; 및 상기 니켈 하드마스크 패턴을 식각 베리어로 하여 SF6 및 O2 가스를 이용한 플라즈마 식각으로 상기 반도체 기판을 식각하여 트렌치를 형성하면서 동시에 상기 트렌치의 측면에 식각 보호막을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1a 내지 도1c는 본 발명의 일실시예에 따른 반도체 소자의 트렌치 형성 방법을 나타내는 공정 단면도이다.
도1a에 도시된 바와 같이, 반도체 기판(10)을 제공한다. 여기서, 반도체 기판(10)으로 <100> 결정 방위를 갖는 p형의 실리콘 기판을 사용한다.
이어서, 반도체 기판(10) 상에 하드마스크를 형성한다. 하드마스크로는 반도체 기판에 대해 고선택비를 갖는 니켈 하드마스크(11)를 사용한다. 이와 같이 반도체 기판(10)에 대해 고선택비를 갖는 니켈 하드마스크(11)를 사용하면 하드마스크의 두께를 얇게 형성할 수 있으므로, 하드마스크의 이방성 식각이 용이해져 후속 하드마스크 식각으로 형성되는 하드마스크 패턴의 테이퍼링(tapering) 현상 또는 패시팅(faceting) 현상 등과 하드마스크 패턴 측벽에 식각 부산물이 재증착되는 현상을 방지할 수 있고, 그에 따라 후속 트렌치 형성 공정을 위한 식각시 트렌치 프로파일의 개선 및 깊이 증가가 가능하다. 여기서, 니켈 하드마스크(11)는 DC 스퍼터링(sputtering) 장비를 사용하고 증착되고, 바람직하게는 2000Å 정도의 두께를 갖도록 형성된다.
이어서, 니켈 하드마스크(11) 상에 니켈 하드마스크(11)를 패터닝하기 위한 포토레지스트 패턴(12)을 형성한다.
도1b에 도시된 바와 같이, 포토레지스트 패턴(12)을 식각 베리어로 니켈 하드마스크(11)를 식각하여 니켈 하드마스크(11) 패턴을 형성한다. 이때, 니켈 하드마스크(11) 패턴은 후속 트렌치 형성 공정의 식각 베리어로 작용하므로 측면이 수직 프로파일을 갖도록 형성되어야 한다. 따라서, 니켈 하드마스크(11)의 식각은 이방성 식각 조건하에서 수행되어야 한다.
이러한 이방성 식각 조건을 좀더 상세히 살펴보면, 니켈 하드마스크(11)의 식각은 스퍼터링을 이용하는 물리적 식각 장비에서 20sccm의 Cl2 가스 및 180sccm의 Ar 가스를 이용하고, 500W의 ICP 파워, 750W의 RF 파워 및 -135V의 바이어스 전압을 인가받고, 17mTorr의 공정 압력을 유지하는 상태에서 수행되는 것이 바람직하 다.
도1c에 도시된 바와 같이, 포토레지스트 패턴(12)을 제거한다. 포토레지스트 패턴(12)의 제거는 50sccm의 N2 가스, 100sccm의 CF4 가스 및 1500sccm의 O2 가스를 이용하고 300W의 마이크로 웨이브 파워를 인가받은 상태에서 수행되는 것이 바람직하다.
이어서, 본 발명의 핵심 공정으로서, 니켈 하드마스크(11) 패턴을 식각 베리어로 반도체 기판(10)을 식각하여 트렌치(t)를 형성한다.
전술한 바와 같이 본 발명은 고종횡비의 트렌치(t) 형성시 식각률이 크고 식각과 식각 보호막 형성이 동시에 수행되는 원스텝 공정이 가능하고 챔버의 오염이 방지되면서 우수한 식각 프로파일을 확보하는 것을 그 목적으로 한다. 이러한 목적을 만족시키기 위하여 트렌치(t) 형성을 위한 반도체 기판(10)의 식각은 SF6 가스 및 O2 가스를 이용한 플라즈마 식각으로 ICP 타입의 식각 장비에서 수행되며, 이에 대하여는 이하의 도면들을 통하여 좀더 상세히 설명하기로 한다.
도2는 본 발명의 일실시예에 따른 트렌치 형성에 사용되는 ICP 식각 장비를 도시한 도면이다. 여기서, ICP 식각 장비를 이용하는 것은 낮은 압력하에서도 고밀도 플라즈마 형성이 가능하여 식각률을 증가시킬 수 있고, ICP 파워 및 RF 파워를 각각 독립적으로 조절할 수 있어 각각의 변수에 따른 식각 특성 분석에 적합한 이점이 있기 때문이다.
도2를 참조하면, 트렌치(t) 형성을 위한 식각 공정은 니켈 하드마스크(11) 패턴이 형성된 반도체 기판(10)을 ICP 식각 장비의 챔버 내부에 로딩시키고 챔버 내부에 유입되는 SF6 및 O2 가스를 플라즈마화하여 수행된다. 이와 같이, SF6 및 O2 가스를 이용한 플라즈마 식각으로 반도체 기판(10)을 식각하는 경우 트렌치(t) 형성과 동시에 트렌치(t)의 측면에 식각 보호막이 형성되어 깊이 방향으로의 깊은 식각이 가능하다. 트렌치(t) 측면에 식각 보호막이 형성되는 과정을 좀더 상세히 설명하면, SF6 및 O2 가스를 이용한 플라즈마 식각시 형성되는 트렌치(t)의 전면에 식각 보호막이 형성되나 그와 동시에 트렌치(t) 저면의 식각 보호막은 이온 스퍼터링으로 제거되어, 결과적으로 트렌치(t) 측면에만 식각 보호막이 남게 된다. 즉, 식각과 식각 보호막 형성이 동시에 수행되는 원스텝 공정이 가능하다.
이때, 압력, ICP 파워, RF 파워, 가스 비율 등의 공정 변수에 따라 식각 특성이 변하게 되므로 이러한 공정 변수를 적절히 조절하여 원하는 식각률 및 식각 프로파일 확보가 가능하다.
도3은 RF 파워에 따른 실리콘의 식각률 및 니켈 대비 실리콘의 식각 선택비를 나타내는 그래프이다. 여기서, 그래프의 좌축은 실리콘의 식각률을 나타내고 그래프의 우축은 니켈 대비 실리콘의 식각 선택비를 나타내고 있다.
도3의 우축을 참조하면, RF 파워가 증가할수록 니켈 대비 실리콘의 식각 선택비가 감소하기 때문에, 니켈 하드마스크(11) 패턴이 반도체 기판(10)의 식각 베리어로 작용하기 위해서는 RF 파워가 작은 것이 유리하다.
도3의 좌축을 참조하면, RF 파워가 600W 정도가 될 때까지 실리콘의 식각률 은 어느 정도 증가하다가 600W 이상이 되는 시점에서 실리콘의 식각률이 급격히 감소한다. 이러한 현상은 니켈 하드마스크(11) 패턴의 스퍼터링에 의해 생성된 니켈 입자들이 마이크로 마스크로 작용하여 실리콘 필러(pillar)를 유발(도4 참조)하기 때문에 발생한다. RF 파워는 600W 정도인 지점에서 실리콘의 식각률이 가장 높기는 하나, RF 파워가 300W에서 600W 사이인 점에서 실리콘의 식각률은 큰 변화 없이 어느 정도 높은 수준을 유지하고 있다. 이는 RF 파워가 300W와 600W 사이의 범위에 있는 한, 실리콘의 식각률에 큰 영향을 미치지는 않는다는 것을 나타내고 있다. 따라서, 반도체 기판(10)의 식각시 원하는 높은 식각률을 확보하기 위해서는 350~550W 범위의 RF 파워를 인가하는 것이 바람직하다.
이러한 RF 파워는 식각 프로파일에도 영향을 미친다. 실험적으로 400W 정도의 RF 파워에서 실리콘의 이방성 식각 특성이 우수하여 트렌치(t)의 보잉(bowing)이나 언더컷(undercut) 발생을 방지할 수 있다.
도5는 SF6 가스 및 O2 가스 중 O2 가스가 차지하는 비율에 따른 실리콘의 식각률을 나타내는 그래프이고, 도6은 SF6 가스 및 O2 가스 중 O2 가스가 차지하는 비율에 따른 트렌치(t) 프로파일을 나타내는 사진이다. 특히, 도6의 (a), (b), (c)는 O2 가스의 비율이 각각 0%, 5%, 10% 인 경우를 예시하고 있다.
도5를 참조하면, O2 가스가 차지하는 비율이 14% 보다 커지는 경우 실리콘의 식각률이 매우 낮아지게 된다. 따라서, O2 가스의 비율을 그 이하로 조절하며 바람 직하게는 13% 이하로 조절한다.
도6을 참조하면, O2 가스의 비율이 0%인 경우 트렌치(t) 측면에 식각 보호막 형성이 부족하여 트렌치(t)의 보잉 또는 언더컷 현상이 나타남을 알 수 있다((a) 참조).
반면, O2 가스의 비율이 증가할수록 트렌치(t) 전면에 식각 보호막 형성이 활발하여진다. O2 가스의 비율이 특히 5%에서 10% 정도인 경우에는 보잉 또는 언더컷 발생이 없는 우수한 트렌치(t) 프로파일의 확보가 가능함을 알 수 있다((b) 및 (c) 참조). 이는 트렌치(t)의 전면에 식각 보호막이 형성되면서 동시에 트렌치(t) 저면의 식각 보호막이 이온 스퍼터링으로 제거되기 때문이다. 그 결과, 트렌치(t) 측면에는 식각 보호막이 잔류하여 수직 프로파일을 갖게 되면서 트렌치 저면은 등방성 식각 프로파일을 갖게 된다.
그러나, O2 가스의 비율이 더욱 증가하는 경우에는 식각 보호막의 두께가 증가하며 트렌치(t) 저면의 식각 보호막 제거가 완전히 이루어지지 않아 트렌치(t) 형성을 위한 식각이 어려워진다. 이는 전술한 도5에서 실리콘의 식각률이 저하되는 원인이 된다.
따라서, 도5 및 도6을 참조하면, O2 가스의 비율을 13% 이하로 조절하는 것이 원하는 식각률 및 식각 프로파일 확보에 유리하다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었 으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 트렌치 형성 방법은, 반도체 기판을 식각하여 고종횡비의 트렌치를 획득하기 위한 방법으로서 SF6 및 O2 가스를 사용하는 플라즈마 식각 방식을 이용하고 아울러 이러한 플라즈마 식각시 니켈 하드마스크 패턴을 이용하고 공정 변수를 조절함으로써, 챔버 오염 방지, 식각과 식각 보호막 형성이 동시에 수행되는 원스텝 공정 및 우수한 식각 프로파일 확보가 가능하다.
Claims (13)
- 반도체 기판상에 트렌치 형성을 위한 니켈 하드마스크 패턴을 형성하는 단계; 및상기 니켈 하드마스크 패턴을 식각 베리어로 하여 SF6 및 O2 가스를 이용한 플라즈마 식각으로 상기 반도체 기판을 식각하여 트렌치를 형성하면서 동시에 상기 트렌치의 측면에 식각 보호막을 형성하는 단계를 포함하는 반도체 소자의 트렌치 형성 방법.
- 제1항에 있어서,상기 플라즈마 식각은 ICP 식각 장비를 이용하여 수행되는반도체 소자의 트렌치 형성 방법.
- 제1항에 있어서,상기 트렌치 측면에 식각 보호막을 형성하는 과정은,상기 트렌치의 전면에 상기 식각 보호막이 형성됨과 동시에 상기 트렌치 저면의 상기 식각 보호막이 이온 스퍼터링으로 제거되도록 수행되는반도체 소자의 트렌치 형성 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 SF6 가스 및 O2 가스 중에서 상기 O2 가스가 차지하는 비율은 13% 이하인반도체 소자의 트렌치 형성 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 트렌치 저면은 등방성 식각 프로파일을 갖는반도체 소자의 트렌치 형성 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 플라즈마 식각시 인가되는 RF 파워는 350~550W인반도체 소자의 트렌치 형성 방법.
- 제1항에 있어서,상기 니켈 하드마스크 패턴 형성 단계는,상기 반도체 기판 상에 니켈 하드마스크를 증착하는 단계;상기 니켈 하드마스크 상에 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 식각 베리어로 상기 니켈 하드마스크를 이방성 식각하여 측면이 수직 프로파일을 갖는 니켈 하드마스크 패턴을 형성하는 단계를 포함하는반도체 소자의 트렌치 형성 방법.
- 제7항에 있어서,상기 니켈 하드마스크 증착 단계는,DC 스퍼터링 장비를 사용하고 상기 니켈 하드마스크가 2000Å의 두께를 갖도록 수행되는반도체 소자의 트렌치 형성 방법.
- 제7항에 있어서,상기 니켈 하드마스크 패턴 형성 단계는,스퍼터링을 이용하는 물리적 식각 장비에서 수행되는반도체 소자의 트렌치 형성 방법.
- 제9항에 있어서,상기 니켈 하드마스크 패턴 형성 단계는,20sccm의 Cl2 가스 및 180sccm의 Ar 가스를 이용하고, 500W의 ICP 파워, 750W의 RF 파워 및 -135V의 바이어스 전압을 인가받고, 17mTorr의 공정 압력을 유지하는 상태에서 수행되는반도체 소자의 트렌치 형성 방법.
- 제7항에 있어서,상기 니켈 하드마스크 패턴 형성 단계 후에,상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는반도체 소자의 트렌치 형성 방법.
- 제11항에 있어서,상기 포토레지스트 패턴 제거 단계는,50sccm의 N2 가스, 100sccm의 CF4 가스 및 1500sccm의 O2 가스를 이용하고 300W의 마이크로 웨이브 파워를 인가받은 상태에서 수행되는반도체 소자의 트렌치 형성 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048078A KR100838399B1 (ko) | 2007-05-17 | 2007-05-17 | 반도체 소자의 트렌치 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048078A KR100838399B1 (ko) | 2007-05-17 | 2007-05-17 | 반도체 소자의 트렌치 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100838399B1 true KR100838399B1 (ko) | 2008-06-13 |
Family
ID=39771343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070048078A KR100838399B1 (ko) | 2007-05-17 | 2007-05-17 | 반도체 소자의 트렌치 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100838399B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799186A (ja) * | 1993-06-04 | 1995-04-11 | Nippon Soken Inc | プラズマエッチング方法 |
| KR19990024728A (ko) * | 1997-09-06 | 1999-04-06 | 구본준 | 반도체소자의 트랜치 형성방법 |
| US6191043B1 (en) | 1999-04-20 | 2001-02-20 | Lam Research Corporation | Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings |
| JP2003037100A (ja) | 2001-07-24 | 2003-02-07 | Hitachi Ltd | プラズマエッチング方法 |
| KR20060108625A (ko) * | 2003-12-01 | 2006-10-18 | 마쯔시다덴기산교 가부시키가이샤 | 플라즈마 에칭 방법 |
-
2007
- 2007-05-17 KR KR1020070048078A patent/KR100838399B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799186A (ja) * | 1993-06-04 | 1995-04-11 | Nippon Soken Inc | プラズマエッチング方法 |
| KR19990024728A (ko) * | 1997-09-06 | 1999-04-06 | 구본준 | 반도체소자의 트랜치 형성방법 |
| US6191043B1 (en) | 1999-04-20 | 2001-02-20 | Lam Research Corporation | Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings |
| JP2003037100A (ja) | 2001-07-24 | 2003-02-07 | Hitachi Ltd | プラズマエッチング方法 |
| KR20060108625A (ko) * | 2003-12-01 | 2006-10-18 | 마쯔시다덴기산교 가부시키가이샤 | 플라즈마 에칭 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630410B2 (en) | Self-aligned PECVD etch mask | |
| US7517804B2 (en) | Selective etch chemistries for forming high aspect ratio features and associated structures | |
| US20020166838A1 (en) | Sloped trench etching process | |
| US7351664B2 (en) | Methods for minimizing mask undercuts and notches for plasma processing system | |
| US8012365B2 (en) | Deep anisotropic silicon etch method | |
| WO2001001468A1 (en) | Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features | |
| US9793364B2 (en) | Substrate contact having substantially straight sidewalls to a top surface of the substrate | |
| US7091104B2 (en) | Shallow trench isolation | |
| US11398386B2 (en) | Plasma etch processes | |
| US20040077178A1 (en) | Method for laterally etching a semiconductor structure | |
| US6593244B1 (en) | Process for etching conductors at high etch rates | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| KR100555366B1 (ko) | 폴리실리콘 에칭 방법 및 반도체 메모리 제조 방법 | |
| KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
| KR20200113000A (ko) | 측벽 에칭을 달성하기 위한 방법 | |
| KR100838399B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| CN111312587B (zh) | 刻蚀方法、半导体器件及其制造方法 | |
| JP2004207286A (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| US9607847B1 (en) | Enhanced lateral cavity etch | |
| TWI778226B (zh) | 達成側壁蝕刻的方法 | |
| US7981800B1 (en) | Shallow trench isolation structures and methods for forming the same | |
| US20020102500A1 (en) | Method for raising etching selectivity of oxide to photoresist | |
| KR100629691B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100792355B1 (ko) | 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |