CN110867503B - 图形化衬底的制作方法、图形化衬底和发光二极管 - Google Patents

图形化衬底的制作方法、图形化衬底和发光二极管 Download PDF

Info

Publication number
CN110867503B
CN110867503B CN201810988705.7A CN201810988705A CN110867503B CN 110867503 B CN110867503 B CN 110867503B CN 201810988705 A CN201810988705 A CN 201810988705A CN 110867503 B CN110867503 B CN 110867503B
Authority
CN
China
Prior art keywords
etching
substrate
mask
stage
process parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810988705.7A
Other languages
English (en)
Other versions
CN110867503A (zh
Inventor
张君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201810988705.7A priority Critical patent/CN110867503B/zh
Publication of CN110867503A publication Critical patent/CN110867503A/zh
Application granted granted Critical
Publication of CN110867503B publication Critical patent/CN110867503B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种图形化衬底的方法、图形化衬底及发光二极管。包括依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段，掩膜降低阶段：对表面形成有掩膜的衬底以预设的第一刻蚀工艺参数进行刻蚀，第一刻蚀工艺参数满足掩膜的刻蚀速率大于衬底的刻蚀速率，以降低掩膜的高度；主刻蚀阶段：对经过掩膜降低阶段的衬底以预设的第二刻蚀工艺参数进行刻蚀，以提高衬底的底宽和拐点夹角；过刻蚀阶段，对经过主刻蚀阶段的衬底的形貌以预设的第三刻蚀工艺参数进行修饰，以获得图形化衬底。本发明的图形化衬底的方法，可以有效缩短工艺时间，提高制作产能。

Description

图形化衬底的制作方法、图形化衬底和发光二极管
技术领域
本发明涉及半导体制造技术领域，具体涉及一种图形化衬底的制作方法、一种图形化衬底和一种发光二极管。
背景技术
PSS(Patterned Sapphire Substrates)即图形化衬底技术，是目前普遍采用的一种提高GaN基LED器件光效率的方法，也就是在蓝宝石衬底上生长干法刻蚀用掩膜，用标准的光刻工艺将掩膜刻出图形，利用ICP刻蚀技术刻蚀蓝宝石，并去掉掩膜，再在其上生长GaN材料，使GaN材料的纵向外延变为横向外延。该方法可以有效减少GaN外延材料的位错密度，从而减小了有源区的非辐射复合，减小了反向漏电流，提高了LED的寿命。有源区发出的光，经由GaN和蓝宝石衬底界面多次散射，改变了全反射光的出射角，增加了LED的光从正面(正装)和背面(倒装)出射的几率，从而提高了光的提取效率。同时反向漏电流减小，LED的寿命也得到了延长。
相关技术中，PSS图案化衬底的制作方法一般包括主刻蚀和过刻蚀，在主刻蚀过程中，涂覆在衬底上面的光刻胶往往较高，约为3.5μm-3.8μm，底宽大约1.8μm～1.9μm，这样，由于光刻胶较高，引起PSS刻蚀的副产物很难排除造成衬底刻蚀较为缓慢，导致图案化衬底的工艺时间大大增加。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种图形化衬底的方法、一种图形化衬底和一种发光二极管。
为了实现上述目的，本发明的第一方面，提供了一种图形化衬底的方法，包括依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段；其中，
所述掩膜降低阶段：对表面形成有掩膜的衬底以预设的第一刻蚀工艺参数进行刻蚀，所述第一刻蚀工艺参数满足：所述掩膜的刻蚀速率大于所述衬底的刻蚀速率，以降低所述掩膜的高度；
所述主刻蚀阶段：对经过所述掩膜降低阶段的衬底以预设的第二刻蚀工艺参数进行刻蚀，以提高所述衬底的底宽和拐点夹角；
所述过刻蚀阶段：对经过所述主刻蚀阶段的衬底的形貌以预设的第三刻蚀工艺参数进行修饰，以获得图形化衬底。
可选地，所述第一刻蚀工艺参数包括腔室压力，所述腔室压力大于大于10mT。
可选地，所述腔室压力的范围为10mT～20mT。
可选地，所述第一刻蚀工艺参数包括刻蚀气体流量，所述刻蚀气体流量大于150sccm。
可选地，所述刻蚀气体流量的范围为150sccm～200sccm。
可选地，所述第一刻蚀工艺参数包括下电极功率，所述下电极功率不超过300W。
可选地，所述下电极功率的范围为200W～300W。
可选地，所述掩膜降低阶段的刻蚀时间的范围为3min～5min。
可选地，所述第二刻蚀工艺参数包括腔室压力、刻蚀气体流量和下电极功率；
其中，所述腔室压力的范围为2mT～4mT，刻蚀气体流量的范围为100sccm～120sccm，下电极功率的范围为100W～200W。
可选地，所述第三刻蚀工艺参数包括腔室压力、刻蚀气体流量和下电极功率；
其中，所述腔室压力的范围为2mT～3mT，刻蚀气体流量的范围为60sccm～100sccm，下电极功率大于或等于700W。
本发明的第二方面，提供了一种图形化衬底，所述图形化衬底采用前文记载的所述的图形化衬底的方法制作形成。
本发明的第三方面，提供了一种发光二极管，所述发光二极管包括前文记载的所述图形化衬底。
本发明的图形化衬底的方法、图形化衬底和发光二极管。分为依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段，在掩膜降低阶段中，掩膜的刻蚀速率大于衬底的刻蚀速率，这样，可以快速降低掩膜的高度，从而可以有效降低后续刻蚀高度，缩短工艺时间，提高制作产能。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明图形化衬底的刻蚀过程示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明的第一方面，涉及一种图形化衬底的方法，包括依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段。
掩膜降低阶段：对表面形成有掩膜的衬底以预设的第一刻蚀工艺参数进行刻蚀，第一刻蚀工艺参数满足：掩膜的刻蚀速率大于衬底的刻蚀速率，以降低掩膜的高度。
具体地，如图1中的a图形所示，在衬底1(该衬底1一般为蓝宝石衬底，当然，也可以选择其他材质的衬底)上可以通过沉积、溅射等方式在衬底1上形成一层掩膜2(该掩膜2一般为光刻胶掩膜)。之后，如图1中的b图形所示，对表面覆盖有掩膜2的衬底1以第一刻蚀工艺参数进行刻蚀，该第一刻蚀工艺参数可以使得掩膜的刻蚀速率大于衬底的刻蚀速率，从而可以快速地降低掩膜2的高度，如图1中的b图形所示，掩膜2的高度相对于图1中的a图形所示的掩膜2的高度已经降低，例如，掩膜的高度可以从3.5μm降低至2.7μm，大约可以降低0.8μm。
主刻蚀阶段：对经过掩膜降低阶段的衬底以预设的第二刻蚀工艺参数进行刻蚀，以提高衬底的底宽和拐点夹角。
具体地，如图1中的c图形所示，衬底1的底宽相对于图1中的b图形所示的衬底1的底宽增大，并且，在图1中的c图形中，衬底1的拐点夹角较大，该拐点夹角不应小于145°。
过刻蚀阶段：对经过主刻蚀阶段的衬底的形貌以预设的第三刻蚀工艺参数进行修饰，以获得图形化衬底。
具体地，如图1中的d图形所示，在过刻蚀阶段，主要是对衬底1的形貌进行修饰，确切地说，是对衬底1的侧壁形貌进行修饰，从而可以使得衬底1的纵截面呈三角形形貌，完成图形化衬底的制作。
本实施例中的图形化衬底的方法，其分为依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段，在掩膜降低阶段，掩膜的刻蚀速率大于衬底的刻蚀速率，这样，可以快速降低掩膜的高度，从而可以有效降低后续(主刻蚀阶段)刻蚀高度，缩短工艺时间，提高制作产能。
需要说明的是，对于如何使得掩膜的刻蚀速率大于衬底的刻蚀速率并没有作出具体限定，例如，可以通过改变腔室压力或者刻蚀气体流量等等来实现。
可选地，第一刻蚀工艺参数包括腔室压力，腔室压力大于10mT。
具体地，例如，腔室压力的范围优选地可以为10mT～20mT，当然，除此以外，腔室压力还可以选择其他大于10mT的一些具体取值，只要保证掩膜的刻蚀速率大于衬底的刻蚀速率即可。
本实施例中的图形化衬底的方法，较大的腔室压力可以提高掩膜的刻蚀速率，同时能够降低衬底的刻蚀速率，试验表明，腔室压力越大，掩膜的刻蚀速率越快，而衬底的刻蚀速率越慢，因此，通过合理设置腔室压力，可以快速降低掩膜的高度，缩短掩膜的刻蚀时间，从而有效缩短工艺时间，提高产能。
可选地，第一刻蚀工艺参数包括刻蚀气体流量，该刻蚀气体流量大于150sccm。优选地，刻蚀气体流量的范围可以为150sccm～200sccm。当然，除此以外，刻蚀气体流量还可以选择大于150sccm的其他一些具体取值，只要保证掩膜的刻蚀速率大于衬底的刻蚀速率即可。
本实施例中的图形化衬底的方法，较大的刻蚀气体流量可以提高掩膜的刻蚀速率，同时能够降低衬底的刻蚀速率，因此，通过合理设置刻蚀气体流量，可以快速降低掩膜的高度，缩短掩膜的刻蚀时间，从而有效缩短工艺时间，提高产能。
可选地，第一刻蚀工艺参数包括下电极功率，下电极功率不超过300W。优选地，下电极功率的范围优选地可以为200W～300W。当然，除此以外，下电极功率还可以选择不超过300W的其他一些具体取值，只要保证掩膜的刻蚀速率大于衬底的刻蚀速率即可。
本实施例中的图形化衬底的方法，较大的下电极功率可以提高掩膜的刻蚀速率，同时，能够降低衬底的刻蚀速率，因此，通过合理设置下电极功率，可以快速降低掩膜的高度，缩短掩膜的刻蚀时间，从而有效缩短工艺时间，提高产能。
需要说明的是，上述给出了三种方式，即腔室压力、刻蚀气体流量以及下电极功率实现快速降低掩膜的高度，在实际应用时，优先选择腔室压力，其次选择刻蚀气体流量，最后选择下电极功率。
可选地，第二刻蚀工艺参数包括腔室压力、刻蚀气体流量和下电极功率；其中，腔室压力的范围为2mT～4mT，刻蚀气体流量的范围为100sccm～120sccm，下电极功率的范围为100W～200W。
可选地，第三刻蚀工艺参数包括腔室压力、刻蚀气体流量和下电极功率；其中，腔室压力的范围为2mT～3mT，刻蚀气体流量的范围为60sccm～100sccm，下电极功率大于或等于700W。
此外，对于上述各阶段的其他一些刻蚀工艺参数，例如，在掩膜降低阶段中，上电极功率可以为1400W，刻蚀气体可以为BCl3，刻蚀时间的范围可以为3min～5min，刻蚀温度可以为0℃～20℃，背吹气体He的压力范围可以为6T。在主刻蚀阶段中，上电极功率可以为1400W，刻蚀气体可以为BCl3，刻蚀时间的范围可以为20min～25min，刻蚀温度可以为0℃～20℃，背吹气体He的压力范围可以为6T。在过刻蚀阶段，上电极功率可以为1400W，刻蚀气体可以为BCl3，刻蚀时间的范围可以为3min～5min，刻蚀温度可以为0℃～20℃，背吹气体He的压力范围可以为6T。
可选地，掩膜采用微米压印工艺制作形成。
本发明的第二方面，提供了一种图形化衬底，图形化衬底采用前文记载的图形化衬底的方法制作形成。
本实施例中的图形化衬底，采用前文记载的图形化衬底的方法制作形成，其分为依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段，在掩膜降低阶段，掩膜的刻蚀速率大于衬底的刻蚀速率，这样，可以快速降低掩膜的高度，从而可以有效降低后续刻蚀高度，缩短工艺时间，提高制作产能。
本发明的第三方面，提供了一种发光二极管，发光二极管包括前文记载的图形化衬底。
本实施例中的发光二极管，包括前文记载的图形化衬底，该图形化衬底采用前文记载的图形化衬底的方法制作形成，其分为依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段，在掩膜降低阶段，掩膜的刻蚀速率大于衬底的刻蚀速率，这样，可以快速降低掩膜的高度，从而可以有效降低后续刻蚀高度，缩短工艺时间，提高制作产能。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种图形化衬底的方法，其特征在于，包括依次进行的掩膜降低阶段、主刻蚀阶段和过刻蚀阶段；其中，
所述掩膜降低阶段：对表面形成有掩膜的衬底以预设的第一刻蚀工艺参数进行刻蚀，所述第一刻蚀工艺参数满足：所述掩膜的刻蚀速率大于所述衬底的刻蚀速率，以降低所述掩膜的高度；所述第一刻蚀工艺参数包括下电极功率，所述第一刻蚀工艺参数的下电极功率的范围为200W～300W；
所述主刻蚀阶段：对经过所述掩膜降低阶段的衬底以预设的第二刻蚀工艺参数进行刻蚀，以提高所述衬底的底宽和拐点夹角；所述第二刻蚀工艺参数包括下电极功率，所述第二刻蚀工艺参数的下电极功率的范围为100W～200W；
所述过刻蚀阶段：对经过所述主刻蚀阶段的衬底的形貌以预设的第三刻蚀工艺参数进行修饰，以获得图形化衬底。
2.根据权利要求1所述的图形化衬底的方法，其特征在于，所述第一刻蚀工艺参数还包括腔室压力，所述腔室压力大于10mT。
3.根据权利要求2所述的图形化衬底的方法，其特征在于，所述腔室压力的范围为10mT～20mT。
4.根据权利要求1所述的图形化衬底的方法，其特征在于，所述第一刻蚀工艺参数还包括刻蚀气体流量，所述刻蚀气体流量大于150sccm。
5.根据权利要求4所述的图形化衬底的方法，其特征在于，所述刻蚀气体流量的范围为150sccm～200sccm。
6.根据权利要求1至5中任意一项所述的图形化衬底的方法，其特征在于，所述掩膜降低阶段的刻蚀时间的范围为3min～5min。
7.根据权利要求1至5中任意一项所述的图形化衬底的方法，其特征在于，所述第二刻蚀工艺参数还包括腔室压力、刻蚀气体流量；
其中，所述腔室压力的范围为2mT～4mT，刻蚀气体流量的范围为100sccm～120sccm。
8.根据权利要求1至5中任意一项所述的图形化衬底的方法，其特征在于，所述第三刻蚀工艺参数包括腔室压力、刻蚀气体流量和下电极功率；
其中，所述腔室压力的范围为2mT～3mT，刻蚀气体流量的范围为60sccm～100sccm，下电极功率大于或等于700W。
9.一种图形化衬底，其特征在于，所述图形化衬底采用权利要求1至8中任意一项所述的图形化衬底的方法制作形成。
10.一种发光二极管，其特征在于，所述发光二极管包括权利要求9所述的图形化衬底。
CN201810988705.7A 2018-08-28 2018-08-28 图形化衬底的制作方法、图形化衬底和发光二极管 Active CN110867503B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810988705.7A CN110867503B (zh) 2018-08-28 2018-08-28 图形化衬底的制作方法、图形化衬底和发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810988705.7A CN110867503B (zh) 2018-08-28 2018-08-28 图形化衬底的制作方法、图形化衬底和发光二极管

Publications (2)

Publication Number Publication Date
CN110867503A CN110867503A (zh) 2020-03-06
CN110867503B true CN110867503B (zh) 2021-06-08

Family

ID=69651849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810988705.7A Active CN110867503B (zh) 2018-08-28 2018-08-28 图形化衬底的制作方法、图形化衬底和发光二极管

Country Status (1)

Country Link
CN (1) CN110867503B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725063B (zh) * 2020-06-19 2024-05-17 北京北方华创微电子装备有限公司 半导体衬底的刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752198A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN105355538A (zh) * 2014-08-21 2016-02-24 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法
CN105702566A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 一种用于图形化衬底的掩膜
CN106571295A (zh) * 2015-10-10 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 制造图形化蓝宝石衬底的方法
CN106711033A (zh) * 2015-11-17 2017-05-24 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752198A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN105355538A (zh) * 2014-08-21 2016-02-24 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法
CN105702566A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 一种用于图形化衬底的掩膜
CN106571295A (zh) * 2015-10-10 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 制造图形化蓝宝石衬底的方法
CN106711033A (zh) * 2015-11-17 2017-05-24 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法

Also Published As

Publication number Publication date
CN110867503A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
CN101740698B (zh) 半导体发光器件
KR100882240B1 (ko) 질화물 반도체 발광소자 및 제조방법
CN110649134B (zh) 图形化衬底的制作方法、图形化衬底和发光二极管
US8298842B2 (en) Method for manufacturing semiconductor light-emitting device
WO2016061881A1 (zh) 一种图形化衬底的方法
KR101344646B1 (ko) 에피택셜 기판의 패턴화 방법, 발광 다이오드 및 발광 다이오드의 형성 방법
CN104969366A (zh) Led元件及其制造方法
JP2012169615A (ja) ナノ構造を有する発光ダイオードおよびその製造方法
CN102832302A (zh) 一种GaN基LED中N电极的制作方法
CN106571295B (zh) 制造图形化蓝宝石衬底的方法
CN110867503B (zh) 图形化衬底的制作方法、图形化衬底和发光二极管
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
CN110690327B (zh) 一种高亮度紫光led芯片的制备方法及led芯片
CN105355538A (zh) 一种刻蚀方法
CN104300048A (zh) 一种GaN基发光二极管芯片的制备方法
CN103219437A (zh) 蓝宝石图形衬底的制备方法
CN111048414B (zh) 一种沟槽刻蚀及侧壁粗化方法和发光二极管
KR101641365B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN210379096U (zh) 一种高亮度紫光led芯片
CN104851946A (zh) 一种高提取外量子效率的led芯片制造方法
TW201344963A (zh) 晶圓處理方法、晶圓處理裝置及半導體發光元件之製造方法
CN108878286B (zh) 一种刻蚀工艺
CN103633198A (zh) Led芯片制作方法以及led芯片
TW201513397A (zh) 發光二極體之製造方法
EP2759001A1 (en) Led chip and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant