JP2013021192A - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP2013021192A
JP2013021192A JP2011154175A JP2011154175A JP2013021192A JP 2013021192 A JP2013021192 A JP 2013021192A JP 2011154175 A JP2011154175 A JP 2011154175A JP 2011154175 A JP2011154175 A JP 2011154175A JP 2013021192 A JP2013021192 A JP 2013021192A
Authority
JP
Japan
Prior art keywords
plasma
etching
processing gas
film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011154175A
Other languages
English (en)
Other versions
JP5981106B2 (ja
Inventor
Yusuke Hirayama
祐介 平山
Kazuhito Toe
一仁 遠江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011154175A priority Critical patent/JP5981106B2/ja
Priority to US14/131,704 priority patent/US8975188B2/en
Priority to KR1020147000518A priority patent/KR101904576B1/ko
Priority to PCT/JP2012/067612 priority patent/WO2013008824A1/ja
Priority to TW101124952A priority patent/TWI459465B/zh
Publication of JP2013021192A publication Critical patent/JP2013021192A/ja
Application granted granted Critical
Publication of JP5981106B2 publication Critical patent/JP5981106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】マスクをプラズマから保護することができ、形成する穴部の側壁を基板の表面に対して垂直にできるプラズマエッチング方法を提供する。
【解決手段】上方にパターニングされたシリコン酸化膜が形成されてなる被処理基板におけるシリコン層を第１の処理ガスによりエッチングして穴部を形成するプラズマエッチング方法において、一酸化炭素ガスを含む第２の処理ガスによりシリコン酸化膜の表面に保護膜を堆積させる第１の堆積ステップＳ１１と、第１の処理ガスによりシリコン層をエッチングする第１のエッチングステップＳ１２と、穴部の側壁に第２の処理ガスにより保護膜を堆積させる第２の堆積ステップＳ１３と、第１の処理ガスによりシリコン層を更にエッチングする第２のエッチングステップＳ１４とを有し、第２の堆積ステップＳ１３と第２のエッチングステップＳ１４とを少なくとも２回ずつ交互に繰り返す。
【選択図】図５

Description

本発明は、プラズマによりエッチングを行うプラズマエッチング方法に関する。
半導体装置の製造分野では、半導体装置の微細化により集積度を上げる試みが多く行われてきた。また、近年では三次元実装と呼ばれる半導体装置の積層によって単位面積あたりの集積度を上げる試みが盛んに行われている。
積層された半導体装置は、例えばシリコン層よりなる基板を貫通して形成された電極を具備しており、この電極を介して電気的に接続されるようになっている。このような基板を貫通する電極を形成する際には、塗布装置を用いて基板にレジストを塗布し、露光装置を用いて露光を行った後、現像装置により現像を行ってレジスト膜よりなるレジストパターンを形成する。そして、形成したレジストパターンをマスクとして、例えばプラズマエッチング装置を用いて基板をエッチングすることによって、貫通孔又はビアホール等よりなる穴部を形成することがある。
例えば基板に貫通孔として穴部を形成する場合、穴部の深さが深いため、プラズマエッチングを長時間行う必要がある。しかし、半導体装置の微細化に伴って、形状精度を確保するために、レジスト膜の厚さを薄くしなくてはならない。また、レジスト膜のエッチング速度に対するシリコン層のエッチング速度、すなわち選択比は、あまり高くない。そのため、プラズマエッチングを長時間行うと、マスクが除去されてしまうという問題がある。
そこで、小さな内径寸法と大きな深さ寸法を有し、内径寸法に対する深さ寸法の比であるアスペクト比が大きな穴部を形成する場合には、マスクとして、レジスト膜に代え、シリコン酸化膜を用いることがある（例えば、特許文献１参照。）。シリコン酸化膜は、シリコン層に対してレジスト膜よりも高い選択比を有するため、プラズマエッチングを長時間行っても、マスクが除去されることを防止できる。
特開平１１−９７４１４号公報
しかし、シリコン層をエッチングして穴部を形成するプロセスでは、マスクとして、例えば低温で形成されたシリコン酸化膜、すなわち低温酸化膜が用いられることがある。低温酸化膜等のシリコン酸化膜は、緻密な膜でなく、表面上に微小な格子欠陥が存在することがある。このようなシリコン酸化膜をマスクとして、フッ素原子を含む処理ガスのプラズマによりエッチングを行うと、これら微小な格子欠陥が、プラズマに含まれるフッ素ラジカル（Ｆ＊）により局所的にエッチングされることがある。そして、シリコン酸化膜の表面に例えばピットが発生することがある。シリコン酸化膜の表面にピットが発生すると、シリコン酸化膜の下層膜まで到達する貫通孔が形成されるおそれがあり、シリコン酸化膜がマスク膜としての機能を損なうおそれがある。
また、形成される穴部のアスペクト比が大きくなると、形成される穴部の上面部よりも少し下の部分であるボーイング部における開口径が、上面部の開口径よりも大きくなる。更にボーイング部よりも下の部分では、開口径は穴部の底に近づくにつれて徐々に小さくなり、穴部の底で最も小さくなる。その結果、穴部の側壁を基板の表面に対して垂直にできない。
本発明は上記の点に鑑みてなされたものであり、シリコン酸化膜をマスクとしてシリコン層をエッチングして穴部を形成する際に、マスクをプラズマから保護することができるとともに、形成する穴部の側壁を基板の表面に対して垂直にできるプラズマエッチング方法を提供する。
上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。
本発明の一実施例によれば、シリコン層よりなるとともに、前記シリコン層の上方に所定のパターンにパターニングされたシリコン酸化膜が形成されてなる被処理基板における前記シリコン層を、前記シリコン酸化膜をマスクとして、第１の処理ガスのプラズマによりエッチングして穴部を形成するプラズマエッチング方法において、一酸化炭素ガスを含む第２の処理ガスのプラズマにより、前記シリコン酸化膜の表面に保護膜を堆積させる第１の堆積ステップと、表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層をエッチングする第１のエッチングステップと、前記第１のエッチングステップの後、形成された前記穴部の側壁に、前記第２の処理ガスのプラズマにより前記保護膜を堆積させる第２の堆積ステップと、表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層を更にエッチングする第２のエッチングステップとを有し、前記第２の堆積ステップと前記第２のエッチングステップとを少なくとも２回ずつ交互に繰り返す、プラズマエッチング方法が提供される。
本発明によれば、シリコン酸化膜をマスクとしてシリコン層をエッチングして穴部を形成する際に、マスクをプラズマから保護することができるとともに、形成する穴部の側壁を基板の表面に対して垂直にできる。
第１の実施の形態に係るプラズマエッチング方法に好適なプラズマエッチング装置の構成を示す概略断面図である。 図１のプラズマエッチング装置に取り付けられるダイポールリング磁石の構成を模式的に示す横断面図である。 図１のプラズマエッチング装置のチャンバ内で形成される電界及び磁界を説明するための図である。 図１のエッチング装置における処理ガス供給系の構成を示す図である。 第１の実施の形態に係るプラズマエッチング方法における各工程の手順を説明するためのフローチャートである。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その１）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その２）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その３）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その４）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その５）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その６）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その７）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その８）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その９）である。 比較例に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図である。 第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図（その１）である。 第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図（その２）である。
次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
始めに、本発明の第１の実施の形態に係るプラズマエッチング方法について説明する。
図１は、本実施の形態に係るプラズマエッチング方法に好適なプラズマエッチング装置の構成を示す概略断面図である。図２は、ダイポールリング磁石２４の構成を模式的に示す横断面図である。図３は、チャンバ１内で形成される電界及び磁界を説明するための図である。図４は、処理ガス供給系２３の構成を示す図である。
プラズマエッチング装置は、マグネトロン反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）型のプラズマエッチング装置として構成されており、例えばアルミニウム又はステンレス鋼等の金属よりなるチャンバ（処理容器）１を有している。
チャンバ１内には、被処理基板として例えばシリコンウェハ（以下、単に「ウェハ」という。）Ｗを載置するためのテーブル又はサセプタ２が設けられている。サセプタ２は、例えばアルミニウムからなり、絶縁部材３を介して導体よりなる支持部４に支持されている。サセプタ２の上面の周囲には、例えば石英よりなるフォーカスリング５が配置されている。サセプタ２の上面には、ウェハＷを静電吸着力により保持するための静電チャック６が設けられている。サセプタ２と支持部４は、ボールネジ７を含む昇降機構により昇降可能となっており、支持部４の下方に設けられる昇降駆動部（図示せず）は、ステンレス鋼よりなるベローズ８で覆われている。ベローズ８の外側にはベローズカバー９が設けられている。フォーカスリング５の下面はバッフル板１０に接続されており、フォーカスリング５は、バッフル板１０、支持部４及びベローズ８を介してチャンバ１と導通している。チャンバ１は接地されている。
なお、サセプタ２及び支持部４は、本発明における支持部に相当する。
チャンバ１の一部であって相対的に大きな径を有する部分である下部１ｂの側壁には排気口１１が形成され、排気口１１に排気管を介して排気系１２が接続されている。排気系１２の真空ポンプを作動させることにより、チャンバ１内の処理空間を所定の真空度まで減圧できるようになっている。チャンバ１の下部１ｂの側壁には、ウェハＷの搬入出口を開閉するゲートバルブ１３も取り付けられている。
サセプタ２には、整合器１４を介してプラズマ生成および反応性イオンエッチング（ＲＩＥ）用の第１の高周波電源１５が電気的に接続されている。第１の高周波電源１５は、例えば４０ＭＨｚの第１の周波数を有する第１の高周波電力を、下部電極すなわちサセプタ２に供給する。
チャンバ１の天井部には、後述するシャワーヘッド２０が接地電位に保持された上部電極として設けられている。従って、第１の高周波電源１５からの第１の高周波電力は、サセプタ２とシャワーヘッド２０との間に供給される。
サセプタ２には、第１の高周波電源１５と並列に、第２の高周波電源２６も別個の整合器２５を介して電気的に接続されている。第２の高周波電源２６は、第１の高周波電源１５が供給する第１の高周波電力の第１の周波数よりも低い、例えば３．６ＭＨｚの第２の周波数を有する第２の高周波電力を、サセプタ２に重畳的に供給する。第２の高周波電源２６からの第２の高周波電力は、後述するように、穴部を形成する際に、穴部の側壁荒れが発生することを防止するためのものである。
静電チャック６は、導電膜よりなる電極６ａを一対の絶縁シート６ｂの間に挟み込んだものであり、電極６ａには直流電源１６が電気的に接続されている。直流電源１６からの直流電圧により、静電引力によりウェハＷを吸着保持することができる。
サセプタ２の内部には、例えば円周方向に延在する冷媒室１７が設けられている。この冷媒室１７には、外付けのチラーユニット（図示せず）より配管１７ａ、１７ｂを介して所定温度の冷媒たとえば冷却水が循環供給される。冷媒の温度によってサセプタ２上のウェハＷの処理温度を制御できる。エッチングにより形成される穴部の側壁形状を垂直にするために、サセプタ２の温度は低いほど好ましく、たとえば−３０℃程度の冷媒を用いてよい。
更に、ガス導入機構１８からの冷却ガスたとえばＨｅガスが、ガス供給ライン１９を介して静電チャック６の上面とウェハＷの裏面との間に供給される。ガス導入機構１８は、エッチング加工のウェハ面内均一性を高めるため、ウェハ中心部とウェハ周縁部とでガス圧つまり背圧を独立的に制御できるようになっている。
天井部のシャワーヘッド２０は、サセプタ２の上面と平行に対向する下面に多数のガス吐出口２２を設けている。ガス吐出面の内側にバッファ室２１が設けられ、バッファ室２１のガス導入口２０ａには、処理ガス供給系２３からのガス供給配管２３ａが接続されている。
チャンバ１の一部であって相対的に小さな径を有する部分である上部１ａの周囲には、環状または同心状に延在するダイポールリング磁石２４が配置されている。ダイポールリング磁石２４は、図２の横断面図に示すように、リング状の磁性体からなるケーシング３２内に、複数個例えば１６個の異方性セグメント柱状磁石３１を周方向に一定間隔で配列してなる。図２において、各異方性セグメント柱状磁石３１の中に示す矢印は磁化の方向を示しており、図示のように各異方性セグメント柱状磁石３１の磁化の方向を周方向に沿って少しずつずらすことで、全体として一方向に向う一様な水平磁界Ｂを形成することができる。
従って、サセプタ２とシャワーヘッド２０との間の空間には、図３に模式的に示すように、第１の高周波電源１５により鉛直方向のＲＦ電界ＥＬが形成されるとともに、ダイポールリング磁石２４により水平磁界Ｂが形成される。これらの直交電磁界を用いるマグネトロン放電により、サセプタ２の表面近傍に高密度のプラズマを生成することができる。
処理ガスとして、フッ化硫黄又はフッ化炭素よりなるフッ素化合物ガスと、酸素（Ｏ２）ガスとの混合ガスを処理ガスに用いることができる。フッ素化合物ガスとして、１分子に存在するフッ素の数が多いガス、例えば六フッ化硫黄（ＳＦ６）ガスや十フッ化硫黄（Ｓ２Ｆ１０）ガスを用いることが好ましい。また、フッ素化合物ガスとして、フッ化ケイ素ガス例えば四フッ化ケイ素（ＳｉＦ４）ガスを処理ガスに加えてもよい。従って、処理ガス供給系２３は、図４に模式的に示すように、例えばＳＦ６ガス源３５、Ｏ２ガス源３６及びＳｉＦ４ガス源３７を有し、それぞれの流量を流量制御弁３５ａ、３６ａ、３７ａによって個別に制御可能に設けられている。
本実施の形態では、更にマスク膜の表面に保護膜を堆積させるためのガスとして、一酸化炭素（ＣＯ）ガスを用いることができる。従って、処理ガス供給系２３は、図４に示すように、例えばＣＯガス源３８を有し、その流量を流量制御弁３８ａによって個別に制御可能に設けられている。
上記構成のプラズマエッチング装置は、制御部４０によって、その動作が統括的に制御される。この制御部４０には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ４１と、ユーザインターフェース４２と、記憶部４３とが設けられている。
ユーザインターフェース４２は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部４３には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ４１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したりすることも可能である。或いは、制御プログラムや処理条件データ等のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマエッチング装置において、プラズマエッチングを行うには、先ずゲートバルブ１３を開にして被処理基板であるシリコン層よりなるウェハＷをチャンバ１内に搬入して、サセプタ２の上に載置する。次いで、ウェハＷが載置されたサセプタ２を図示の高さ位置まで上昇させ、排気系１２の真空ポンプにより排気口１１を介してチャンバ１内を排気する。そして、処理ガス供給系２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。更に、第１の高周波電源１５より所定のパワーで高周波電力をサセプタ２に印加する。また、直流電源１６より直流電圧を静電チャック６の電極６ａに印加し、ウェハＷをサセプタ２に固定することによって支持する。シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。そして、照射したプラズマに含まれるラジカルやイオンによりウェハＷがエッチングされる。
次に、本実施の形態に係るプラズマエッチング方法について説明する。
図５は、本実施の形態に係るプラズマエッチング方法における各工程の手順を説明するためのフローチャートである。図６から図１４は、本実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図である。なお、図６から図１４では、ウェハＷ上における一つの開口部の付近の領域を拡大して示している。
先ず、プラズマエッチング方法が適用されるウェハＷの構成の一例について説明する。ウェハＷは、図６に示すように、例えば単結晶シリコン（Ｓｉ）層よりなる基体５１上に、第１のマスク膜５２、第２のマスク膜５３及びレジスト膜５４が、下側からこの順番で積層されてなる。第１のマスク膜５２として、例えば厚さ寸法ｔ１を有する窒化シリコン（ＳｉＮ）膜を用いることができ、厚さ寸法ｔ１を例えば０．５μｍとすることができる。第２のマスク膜５３として、例えば厚さ寸法ｔ２を有する酸化シリコン（ＳｉＯｘ）膜を用いることができ、厚さ寸法ｔ２を例えば０．５μｍとすることができる。
なお、第１のマスク膜５２及び第２のマスク膜５３は、第１のマスク膜５２が酸化シリコン（ＳｉＯｘ）膜であり、第２のマスク膜５３が窒化シリコン（ＳｉＮ）膜であってもよい。また、マスク膜の最上層としては、酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮ）膜に限られず、各種の絶縁膜、無機膜を用いることができる。
また、本発明におけるシリコン酸化膜とは、酸化シリコン膜その他シリコンを主成分として含む元素の酸化膜を意味する。
レジスト膜５４には、予めフォトリソグラフィ工程を行うことで、例えば円形の開口部５４ａが、複数箇所にパターニングされている。このようなウェハＷを、後述するプラズマエッチングを行うチャンバ１と同一又は別に設けられたチャンバ内に搬入して、サセプタの上に載置する。以下では、後述するプラズマエッチングを行うチャンバ１と同一のチャンバ１内に搬入する例について説明する。
排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給系２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＳＦ６ガス及びＯ２ガスを所定の流量でチャンバ１内に導入する。必要に応じて、フッ化シリコン（ＳｉＦ４）ガス及び臭化水素（ＨＢｒ）ガスを処理ガスに加えてもよい。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
そして、プラズマをウェハＷに照射することで、図６に示すように、レジスト膜５４の各々の開口部５４ａにおいて、下層側の第２のマスク膜５３及び第１のマスク膜５２にそれぞれ開口部５３ａ、５２ａが形成される。
ウェハＷの表面を図６に示す状態とした上で、先ず、ステップＳ１０では、レジスト膜５４を、例えばＯ２ガスを含む処理ガスをプラズマ化したプラズマによりアッシングする。
排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給系２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、Ｏ２ガスを所定の流量でチャンバ１内に導入する。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
そして、プラズマをウェハＷに照射することで、図７に示すように、レジスト膜５４がアッシング（灰化）されて除去される。なお、次のステップＳ１１で、第２のマスク膜５３上のレジスト膜５４を完全に除去して第２のマスク膜５３の表面を清浄化することができるため、ステップＳ１０では、第２のマスク膜５３の表面が露出するまでアッシングを行わなくてもよい。
次いで、ステップＳ１１では、レジスト膜５４がアッシングされた後、一酸化炭素ガス（ＣＯガス）を含む処理ガスをプラズマ化したプラズマにより、保護膜５５を堆積させる（第１の堆積ステップ）。
排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給系２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＣＯガスを所定の流量でチャンバ１内に導入する。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
そして、プラズマをウェハＷに照射することで、図８に示すように、第２のマスク膜５３の表面に保護膜５５を堆積させる。このとき、保護膜５５は、第２のマスク膜５３に形成されている開口部５３ａの側面、及び、第１のマスク膜５２に形成されている開口部５２ａの側面にも堆積する。
例えば、ステップＳ１１でＣＯガスを処理ガスとして用いる場合、処理ガスがプラズマ化する際に炭素ラジカルＣ＊が生成する。生成した炭素ラジカルＣ＊が第２のマスク膜５３の表面に到達すると、例えばアモルファスカーボン等の炭素を含んだ堆積物が堆積する。本実施の形態では、これが後述するエッチングステップにおける保護膜として機能すると考えられる。
なお、後述するように、炭素ラジカルＣ＊が生成するとともにフッ素ラジカルＦ＊が生成しないことが好ましい。従って、ＣＯガスに代え、二酸化炭素（ＣＯ２）ガスを用いてもよい。
また、前述したように、ステップＳ１０で第２のマスク膜５３の表面が露出するまでアッシングを行わなかったときは、ステップＳ１０の後、ステップＳ１１において、残ったレジスト膜５４を、プラズマにより除去してもよい。このとき、ステップＳ１１では、生成した炭素ラジカルＣ＊が第２のマスク膜５３の表面に到達すると、残ったレジスト膜５４をアッシングして除去するとともに、炭素を含んだ堆積物として堆積する。
あるいは、ステップＳ１０のＯ２ガスを含む処理ガスのプラズマによるアッシングを省略し、最初からステップＳ１１を行ってもよい。すなわち、レジスト膜５４を、全てＣＯガスを含む処理ガスのプラズマにより除去してもよい。
次いで、ステップＳ１２では、表面に保護膜５５が堆積された第２のマスク膜５３をマスクとして、ＳＦ６ガスを含む処理ガスをプラズマ化したプラズマにより、シリコン層５１をエッチングする（第１のエッチングステップ）。
排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給系２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＳＦ６ガス及びＯ２ガスを所定の流量でチャンバ１内に導入する。必要に応じて、フッ化シリコン（ＳｉＦ４）ガス及び臭化水素（ＨＢｒ）ガスを処理ガスに加えてもよい。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
そして、プラズマをウェハＷに照射することで、図９に示すように、第２のマスク膜５３、第１のマスク膜５２の各々の開口部５３ａ、５２ａにおいて、下層側のシリコン層５１に第１の深さＨ１まで穴部５１ａが形成される。
例えばＳＦ６ガスを処理ガスとして用いる場合、処理ガスがプラズマ化する際にフッ素ラジカルＦ＊が生成する。生成したフッ素ラジカルＦ＊がシリコン層５１に到達すると、下記反応式（１）
４Ｆ＊＋Ｓｉ→ＳｉＦ４ （１）
に示すように、フッ素ラジカルＦ＊がＳｉと反応することによってＳｉＦ４が生成される。そして、生成されたＳｉＦ４が排出されることにより、シリコン層５１がエッチングされる。
次いで、ステップＳ１３では、形成された穴部５１ａの側壁に、ＣＯガスを含む処理ガスのプラズマにより保護膜５５を堆積させる（第２の堆積ステップ）。
排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給系２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＣＯガスを所定の流量でチャンバ１内に導入する。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
そして、プラズマをウェハＷに照射することで、図１０に示すように、穴部５１ａの側壁に保護膜５５を堆積させる。このとき、保護膜５５は、第２のマスク膜５３の上面、第２のマスク膜５３に形成されている開口部５３ａの側面、及び第１のマスク膜５２に形成されている開口部５２ａの側面にも堆積する。
例えば、ステップＳ１３でＣＯガスを処理ガスとして用いる場合、ステップＳ１１と同様に、処理ガスがプラズマ化する際に炭素ラジカルＣ＊が生成する。生成した炭素ラジカルＣ＊が第２のマスク膜５３の表面に到達すると、例えばアモルファスカーボン等の炭素を含んだ堆積物が堆積する。本実施の形態では、エッチングステップにおける保護膜として機能すると考えられる。
または、例えばステップＳ１２で式（１）の反応が進行する場合、又は、処理ガスがＳｉＦ４ガスを含む場合、ＳｉＦ４ガスがプラズマ化する際にシリコンラジカルＳｉ＊が生成する。従って、例えばステップＳ１３でＣＯガスを処理ガスとして用いる場合、処理ガスがプラズマ化する際に生成した炭素ラジカルＣ＊が、シリコンラジカルＳｉ＊と反応することによって、Ｓｉ−Ｃ結合を有する堆積物が堆積する。本実施の形態では、これもエッチングステップにおける保護膜として機能すると考えられる。
なお、ステップＳ１３では、形成された穴部５１ａの底まで、側壁に保護膜５５を堆積させてもよい。これにより、穴部の底面をエッチングする際に、穴部の側壁がエッチングされることを、穴部の底に至るまで抑制することができる。
次いで、ステップＳ１４では、表面に保護膜５５が堆積された第２のマスク膜５３をマスクとして、ＳＦ６ガスを含む処理ガスをプラズマ化したプラズマにより、シリコン層５１をエッチングする（第２のエッチングステップ）。
排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給系２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＳＦ６ガス及びＯ２ガスを所定の流量でチャンバ１内に導入する。必要に応じて、フッ化シリコン（ＳｉＦ４）ガス及び臭化水素（ＨＢｒ）ガスを処理ガスに加えてもよい。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
そして、プラズマをウェハＷに照射することで、図１１に示すように、第２のマスク膜５３、第１のマスク膜５２の各々の開口部５３ａ、５２ａにおいて、下層側のシリコン層５１に第２の深さＨ２まで穴部５１ｂが形成される。
なお、ステップＳ１４では、ＳＦ６ガスを含む処理ガスのプラズマによりシリコン層５１をエッチングする前に、形成された穴部５１ａの側壁に、ＳＦ６ガス及びＯ２ガスを含む処理ガスのプラズマにより第２の保護膜を堆積させてもよい。このとき、処理ガスがプラズマ化する際に、酸素ラジカルＯ＊及びフッ化シリコンのラジカルＳｉＦｘ＊が生成される。そして、酸素ラジカルＯ＊がフッ化シリコンのラジカルＳｉＦｘ＊と反応することによって、第２の保護膜が堆積する。
本実施の形態では、ステップＳ１３（第２の堆積ステップ）とステップＳ１４（第２のエッチングステップ）とを少なくとも２回ずつ交互に繰り返す。
２回目のステップＳ１３では、１回目のステップＳ１３と同様に、形成された穴部５１ｂの側壁に、ＣＯガスを含む処理ガスのプラズマにより保護膜５５を堆積させる（第２の堆積ステップ）。これにより、図１２に示すように、穴部５１ｂの側壁に保護膜５５を堆積させる。このとき、保護膜５５は、第２のマスク膜５３の上面、第２のマスク膜５３に形成されている開口部５３ａの側面、及び第１のマスク膜５２に形成されている開口部５２ａの側面にも堆積する。また、形成された穴部５１ｂの底まで、側壁に保護膜５５を堆積させてもよい。
２回目のステップＳ１４では、１回目のステップＳ１４と同様に、表面に保護膜５５が堆積された第２のマスク膜５３をマスクとして、ＳＦ６ガスを含む処理ガスをプラズマ化したプラズマにより、シリコン層５１をエッチングする（第２のエッチングステップ）。これにより、図１３に示すように、第２のマスク膜５３、第１のマスク膜５２の各々の開口部５３ａ、５２ａにおいて、下層側のシリコン層５１に第３の深さＨ３まで穴部５１ｃが形成される。
以下、ステップＳ１３とステップＳ１４とを交互に繰り返すことによって、図１４に示すように、下層側のシリコン層５１に所望の深さＨまで穴部５１ｄが形成される。ステップＳ１３とステップＳ１４とを交互に繰り返すことにより、マスク膜をプラズマから保護することができるとともに、形成する穴部の側壁を基板の表面に対して垂直にできる。
なお、本実施の形態では、ダイポールリング磁石２４により水平磁界Ｂをウェハ表面付近に印加する。ウェハ表面付近での磁界の大きさを増加させると、電子が磁力線の周りにらせん運動する際の回転半径（ラーマー半径）が小さくなり、ウェハ表面付近に存在する電子が常にウェハ表面に近い領域に束縛されるため、ウェハ表面付近での電子密度が上がる。また、同様に、ウェハ表面付近でのプラズマ密度も増加する。そのため、シリコン層５１のエッチング速度を増加させることができる。
本実施の形態では、ステップＳ１２において、供給する第１の高周波電力の電力を段階的に増加させながら、シリコン層５１をエッチングしてもよい。また、ステップＳ１４をステップＳ１３と交互に繰り返す度に、ステップＳ１４において供給する第１の高周波電力の電力を増加させてもよい。このような工程の例を、実施例１として、表１に示す。
Figure 2013021192
 表１におけるステップＳ１２−１、ステップＳ１２−２は、前述したステップＳ１２に相当する。表１におけるステップＳ１３、ステップＳ２３、ステップＳ３３、ステップＳ４３は、それぞれ１回目、２回目、３回目、４回目のステップＳ１３に相当する。表１におけるステップＳ１４−２、ステップＳ２４−２、ステップＳ３４−２、ステップＳ４４−２は、それぞれ１回目、２回目、３回目、４回目のステップＳ１４に相当する。
なお、表１におけるステップＳ１４−１、ステップＳ２４−１、ステップＳ３４−１、ステップＳ４４−１は、それぞれ１回目、２回目、３回目、４回目のステップＳ１４において、シリコン層５１をエッチングする前に、第２の保護膜を堆積させるステップである。
実施例１では、ステップＳ１２−１で、第１の高周波電力を２２００Ｗとし、ステップＳ１２−２で、第１の高周波電力を２３００Ｗとしている。すなわち、供給する第１の高周波電力の電力を段階的に増加させている。ステップＳ１２において、供給する第１の高周波電力の電力を段階的に増加させることにより、エッチングの進行に伴ってプラズマのエネルギーを増加させることができる。従って、時系列と共に増長するＨ２に対しエッチングに必要とされるラジカルを穴底へ届かせる事が可能となる。
実施例１では、ステップＳ１４−２で、第１の高周波電力を２４００Ｗとし、ステップＳ２４−２で、第１の高周波電力を２５５０Ｗとし、ステップＳ３４−２で、第１の高周波電力を２７００Ｗとし、ステップＳ４４−２で、第１の高周波電力を２８００Ｗとしている。すなわち、ステップＳ１４をステップＳ１３と交互に繰り返す度に、ステップＳ１４−２〜ステップＳ４４−２において供給する第１の高周波電力の電力を段階的に増加させている。ステップＳ１４−２〜ステップＳ４４−２において供給する第１の高周波電力の電力を増加させることにより、穴底へのラジカルの供給数を確保できる。従って、第２のマスク膜５３の開口部５３ａ、第１のマスク膜５２の開口部５２ａの形状をシリコン層５１に形成される穴部に転写するときに、形状が異常になることを抑制することができる。
以上の工程を行うことによって、シリコン層５１のエッチングが終了し、図１４に示すように、所望の深さＨまで穴部５１ｄが形成される。
次に、本実施の形態に係るプラズマエッチング方法によれば、マスクをプラズマから保護することができるとともに、形成する穴部の側壁をウェハの表面に対して垂直にできることを、比較例を参照しながら説明する。
図１５は、比較例に係るプラズマエッチング方法の各工程におけるウェハＷの状態を模式的に示す断面図である。
また、比較例に係るシリコン層をエッチングする工程は、例えば、表１のステップＳ１１、ステップＳ１３、ステップＳ２３、ステップＳ３３、ステップＳ４３を除いたものとすることができる。
アスペクト比が大きな穴部５１ｅを形成する場合には、図１５に示すように、例えば酸化シリコン膜その他のシリコン酸化膜を含む第２のマスク膜５３よりなるパターンをマスクとしてシリコン層５１をエッチングする。シリコン酸化膜は、シリコン層に対してレジスト膜よりも高い選択比を有するため、プラズマエッチングを長時間行っても、マスクが除去されることを防止できる。
しかし、シリコン層をエッチングして穴部を形成するプロセスにおいては、第２のマスク膜５３として、プロセス温度の制約等により低温で形成されたシリコン酸化膜が用いられることがある。低温で形成されたシリコン酸化膜は、緻密な膜でなく、表面上に微小な格子欠陥が存在することがある。このようなシリコン酸化膜を第２のマスク膜５３として、フッ素原子を含む処理ガスのプラズマによりエッチングを行うと、プラズマに含まれるフッ素ラジカル（Ｆ＊）により、これら微小な格子欠陥が局所的にエッチングされることがある。そして、第２のマスク膜５３の表面に例えばピットが発生することがある。第２のマスク膜５３の表面にピットが発生すると、第２のマスク膜５３の下層膜まで到達する貫通孔５３ｂが形成されるおそれがあり、第２のマスク膜５３がマスク膜としての機能を損なうおそれがある。
また、形成される穴部５１ｅのアスペクト比が大きくなると、形成される穴部５１ｅの上面部５１ｆよりも少し下の部分であるボーイング部５１ｇにおける開口径が、上面部５１ｆの開口径よりも大きくなる。更にボーイング部５１ｇよりも下の部分５１ｈでは、開口径は穴部５１ｅの底に近づくにつれて徐々に小さくなり、穴部５１ｅの底で最も小さくなる。その結果、穴部５１ｅの側壁をウェハＷの表面に対して垂直にできない。
また、式（１）を用いて前述したように、シリコン層５１がエッチングされる際に、穴部５１ｅの内部ではＳｉＦ４が生成され、生成されたＳｉＦ４は、穴部５１ｅの外部へ排出される必要がある。しかし、形成される穴部５１ｅのアスペクト比が大きく、シリコン層５１のエッチング速度が数十μｍ／分になると、ＳｉＦ４の生成量が多くなり、穴部５１ｅの内部に供給されるフッ素ラジカルＦ＊の量と、穴部５１ｅの外部へ排出される反応生成物ＳｉＦ４の量とが略等しくなる。よって、穴部５１ｅの内部におけるＳｉＦ４の分圧が高くなり、フッ素ラジカルＦ＊の分圧が高くなることが抑制され、結果として、シリコン層５１のエッチング速度を増加させることができないという問題がある。
一方、本実施の形態では、第２のマスク膜５３をマスクとしてシリコン層５１のプラズマエッチングを行う際に、第２のマスク膜５３上に、ＣＯガスを含む処理ガスのプラズマにより保護膜５５が堆積されており、第２のマスク膜５３の表面が露出していない。従って、フッ素原子を含む処理ガスによりシリコン層５１のエッチングを行う際に、第２のマスク膜５３の表面に存在する微小な格子欠陥が局所的にエッチングされることを防止でき、第２のマスク膜５３の表面にピットが発生することを防止できる。
また、ＣＯガスを含む処理ガスにより保護膜５５を堆積させる際も、処理ガスがフッ素原子を含まないため、第２のマスク膜５３の表面に存在する微小な格子欠陥が局所的にエッチングされることを防止でき、第２のマスク膜５３の表面にピットが発生することを防止できる。
従って、第２のマスク膜５３の下層膜まで到達する貫通孔５３ｂが形成されるおそれがなく、第２のマスク膜５３及び第１のマスク膜５２をプラズマから保護することができる。
また、本実施の形態では、ＣＯガスを含む処理ガスのプラズマにより、穴部５１ｄの側壁に保護膜５５を堆積するため、エッチングが進行して形成される穴部５１ｄの深さ寸法が大きくなった場合でも、側壁がエッチングされることを抑制することができる。よって、ボーイング部の発生を抑制することができる。また、開口径が穴部５１ｄの底に近づくにつれて徐々に小さくなることを防止でき、穴部５１ｄの側壁をウェハＷの表面に対して垂直にすることができる。
更に、本実施の形態では、穴部５１ｄの側壁がエッチングされることを防止できるため、形成する穴部５１ｄのアスペクト比が大きな場合でも、穴部５１ｄの内部で生成されるＳｉＦ４の量を少なくすることができる。このため、穴部５１ｄの内部におけるＳｉＦ４の分圧が高くなることを抑制でき、穴部５１ｄ内のフッ素ラジカルＦ＊の分圧を高くすることができ、結果として、シリコン層５１のエッチング速度を増加させることができる。
ここで、ステップＳ１０〜ステップＳ１２−２を行った後、ステップＳ１４（第２のエッチングステップ）を４回繰り返す場合において、各々のステップＳ１４のいずれかの前のステップＳ１３を省略することで、合計０〜３回ステップＳ１３を行うエッチングを行った。そして、実施例１に示した４回ステップＳ１３を行った場合と合わせ、ステップＳ１３を０〜４回行った場合について、第１のマスク膜５２、第２のマスク膜５３の開口部５２ａ、５３ａの側壁が側方へエッチングされ、侵食される侵食深さＤ（図１５参照）を測定した。その結果を、表２に示す。
Figure 2013021192
 表２に示すように、ステップＳ１３の回数の増加に伴って、侵食深さＤが減少する。従って、本実施の形態によれば、ＣＯガスを含む処理ガスのプラズマにより保護膜を堆積させることによって、マスク膜が側方にエッチングされ、侵食されることを抑制する効果があることが確認された。
（第２の実施の形態）
次に、本発明の第２の実施の形態に係るプラズマエッチング方法について説明する。
本実施の形態に係るプラズマエッチング方法では、第１の実施の形態に係るプラズマエッチング装置と同一の装置を用いることができる。従って、本実施の形態に係るエッチング装置については、説明を省略する。
また、本実施の形態に係るプラズマエッチング方法は、三次元実装される半導体装置に貫通電極を形成するために、ＴＳＶ（Through-Silicon Via）技術を用いてウェハに貫通孔を形成するものである。従って、本実施の形態に係るプラズマエッチング方法は、貫通孔を形成するためのウェハ（以下、「デバイスウェハ」ともいう。）がサポートウェハに接着剤を介して貼り合わされた貼り合わせウェハをエッチングする点で、第１の実施の形態と相違する。
図１６及び図１７は、本実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図である。
貼り合わせウェハは、図１６（ｃ）に示すように、デバイスウェハＷと、サポートウェハＳＷを有する。デバイスウェハＷは、表面Ｗａにトランジスタ等の半導体装置が形成された基板である。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強するための基板である。デバイスウェハＷは、接着剤Ｇを介してサポートウェハＳＷに貼り合わされている。
本実施の形態に係る半導体装置の製造方法では、始めに、シリコンウェハ等よりなるデバイスウェハＷの表面にトランジスタ１０１を形成し、トランジスタ１０１が形成されたデバイスウェハＷ上に層間絶縁膜１０２を形成する（図１６（ａ））。
次いで、層間絶縁膜１０２上に、配線構造１０３を形成する。層間絶縁膜１０２上に、配線層１０４、絶縁膜１０５を交互に積層するとともに、絶縁膜１０５を貫通して上下の配線層１０４間を電気的に接続するビアホール１０６を形成する（図１６（ｂ））。
次いで、デバイスウェハＷを上下反転させ、デバイスウェハＷの表面Ｗａを、接着剤Ｇを介してサポートウェハＳＷと貼り合わせることによって、貼り合わせウェハを準備する。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強し、反りを防ぐ支持体となる基板であり、例えばシリコンウェハ等よりなる。そして、貼り合わせウェハを、例えば研削装置に備えられた支持部に支持し、ウェハＷの裏面Ｗｂ側を研削し、研削前の厚さＴ１が所定厚さＴ２になるように薄化する（図１６（ｃ））。所定厚さＴ２を、例えば５０〜２００μｍとすることができる。
なお、図１６では、図示を容易にするために、層間絶縁膜１０２及び配線構造１０３の厚さが誇張して描かれているが、実際は、層間絶縁膜１０２及び配線構造１０３の厚さは、ウェハＷの基体自体の厚さに比べ極めて小さい（図１７においても同様）。
次いで、ウェハＷの裏面Ｗｂに図示しない例えば第１のマスク膜と第２のマスク膜よりなるマスク膜を形成する。そして、マスク膜上にレジストを塗布し、露光し、現像することによって、図示しないレジストパターンを形成し、レジストパターンをマスクとしてマスク膜に開口部を形成し、残存するレジストを、第１の実施の形態と同様にアッシングして除去する。引き続き、第１の実施の形態と同様のプラズマエッチングを行い、マスク膜をマスクとしてウェハＷの裏面Ｗｂをエッチングして貫通孔Ｖを形成する。そして、貫通孔Ｖが形成されたウェハＷの裏面Ｗｂに残存するマスク膜を例えばエッチングにより除去する（図１７（ａ））。貫通孔Ｖの径を、例えば１〜１０μｍとすることができる。また、貫通孔Ｖの深さは、ウェハＷの裏面Ｗｂを研削して薄化した後のウェハＷの基体自体の厚さに相当するものであり、例えば５０〜２００μｍとすることができる。
次いで、貫通孔Ｖの内周面を被覆するように、例えばポリイミド等の絶縁膜１０７を形成し、内周面が絶縁膜１０７で被覆された貫通孔Ｖ内に、電解めっき法等により貫通電極１０８を形成する（図１７（ｂ））。
次いで、サポートウェハＳＷをウェハＷから剥がすことによって、薄化され、貫通電極１０８が形成されたウェハＷを得る。例えば紫外光（ＵＶ光）を照射することによって、光反応性の接着剤Ｇの接着力を低下させて剥がすことができる（図１７（ｃ））。
本実施の形態でも、図１７（ａ）に示したプラズマエッチングを、第１の実施の形態に係るプラズマエッチング方法により行うことができる。すなわち、シリコン層の上に、第１のマスク膜、第２のマスク膜を形成し、その上に形成されたレジスト膜をマスクとして第２のマスク膜及び第１のマスク膜をエッチングして開口部を形成し、第２のマスク膜及び第１のマスク膜をマスクとして、シリコン層をエッチングする。そして、その際に、第２のマスク膜の表面又は形成された穴部の側壁に、ＣＯガスを含む処理ガスのプラズマにより保護膜を堆積させる。これにより、第２のマスク膜及び第１のマスク膜をプラズマから保護することができ、形成する穴部の側壁を基板の表面に対して垂直にできるとともに、シリコン層のエッチング速度を高めることができる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１ チャンバ（処理容器）
２ サセプタ
４ 支持部
１５ 第１の高周波電源
２０ シャワーヘッド
２３ 処理ガス供給系
２６ 第２の高周波電源
３５ ＳＦ６ガス源
３６ Ｏ２ガス源
３８ ＣＯガス源
４０ 制御部
５１ 基体（シリコン層）
５１ａ 穴部
５１ｂ 側壁
５２ 第１のマスク膜
５３ 第２のマスク膜
５４ レジスト膜
５５ 保護膜

Claims (6)

  1. シリコン層よりなるとともに、前記シリコン層の上方に所定のパターンにパターニングされたシリコン酸化膜が形成されてなる被処理基板における前記シリコン層を、前記シリコン酸化膜をマスクとして、第１の処理ガスのプラズマによりエッチングして穴部を形成するプラズマエッチング方法において、
    一酸化炭素ガスを含む第２の処理ガスのプラズマにより、前記シリコン酸化膜の表面に保護膜を堆積させる第１の堆積ステップと、
    表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層をエッチングする第１のエッチングステップと、
    前記第１のエッチングステップの後、形成された前記穴部の側壁に、前記第２の処理ガスのプラズマにより前記保護膜を堆積させる第２の堆積ステップと、
    表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層を更にエッチングする第２のエッチングステップと
    を有し、
    前記第２の堆積ステップと前記第２のエッチングステップとを少なくとも２回ずつ交互に繰り返す、プラズマエッチング方法。
  2. 前記第２の堆積ステップは、形成された前記穴部の底まで、前記穴部の側壁に前記保護膜を堆積させるものである、請求項１に記載のプラズマエッチング方法。
  3. 前記被処理基板は、前記シリコン酸化膜上にレジスト膜が形成されてなるものであり、
    前記第１の堆積ステップは、前記第２の処理ガスのプラズマにより前記レジスト膜を除去するとともに、前記第２の処理ガスのプラズマにより前記シリコン酸化膜の表面に前記保護膜を堆積させるものである、請求項１又は請求項２に記載のプラズマエッチング方法。
  4. 前記第１の堆積ステップは、酸素ガスを含む第３の処理ガスのプラズマにより、前記レジスト膜を灰化した後、残った前記レジスト膜を前記第２の処理ガスのプラズマにより除去するものである、請求項３に記載のプラズマエッチング方法。
  5. 前記第１のエッチングステップは、前記被処理基板を支持する支持部に、第１の周波数を有する第１の高周波電力を供給するとともに、供給する前記第１の高周波電力の電力を段階的に増加させながら、前記シリコン層をエッチングするものである、請求項１から請求項４のいずれかに記載のプラズマエッチング方法。
  6. 前記第２のエッチングステップを前記第２の堆積ステップと交互に繰り返す度に、前記第２のエッチングステップにおいて供給する前記第１の高周波電力の電力を増加させる、請求項１から請求項５のいずれかに記載のプラズマエッチング方法。
JP2011154175A 2011-07-12 2011-07-12 プラズマエッチング方法 Expired - Fee Related JP5981106B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011154175A JP5981106B2 (ja) 2011-07-12 2011-07-12 プラズマエッチング方法
US14/131,704 US8975188B2 (en) 2011-07-12 2012-07-10 Plasma etching method
KR1020147000518A KR101904576B1 (ko) 2011-07-12 2012-07-10 플라즈마 에칭 방법
PCT/JP2012/067612 WO2013008824A1 (ja) 2011-07-12 2012-07-10 プラズマエッチング方法
TW101124952A TWI459465B (zh) 2011-07-12 2012-07-11 電漿蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011154175A JP5981106B2 (ja) 2011-07-12 2011-07-12 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2013021192A true JP2013021192A (ja) 2013-01-31
JP5981106B2 JP5981106B2 (ja) 2016-08-31

Family

ID=47506107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011154175A Expired - Fee Related JP5981106B2 (ja) 2011-07-12 2011-07-12 プラズマエッチング方法

Country Status (5)

Country Link
US (1) US8975188B2 (ja)
JP (1) JP5981106B2 (ja)
KR (1) KR101904576B1 (ja)
TW (1) TWI459465B (ja)
WO (1) WO2013008824A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150033570A (ko) * 2013-09-24 2015-04-01 도쿄엘렉트론가부시키가이샤 피처리체를 플라즈마 처리하는 방법
KR20150072342A (ko) * 2013-12-19 2015-06-29 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR20170018817A (ko) * 2014-06-16 2017-02-20 도쿄엘렉트론가부시키가이샤 기판 처리 시스템 및 기판 처리 방법
KR20170092645A (ko) * 2014-12-04 2017-08-11 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
JP2018166223A (ja) * 2014-06-16 2018-10-25 東京エレクトロン株式会社 処理方法
WO2019027811A1 (en) * 2017-08-02 2019-02-07 Lam Research Corporation SELECTIVE HIGH ASPECT RATIO LATERAL ENGRAVING USING CYCLIC PASSIVATION AND CYCLIC ENGRAVING
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10304693B2 (en) 2014-12-04 2019-05-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10431458B2 (en) 2015-09-01 2019-10-01 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
WO2020040912A1 (en) * 2018-08-21 2020-02-27 Lam Research Corporation Method for etching an etch layer
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
JP2021103710A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2022085424A1 (ja) 2020-10-19 2022-04-28 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
JP2014225501A (ja) 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN104637867B (zh) * 2013-11-15 2017-11-10 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN106356330B (zh) * 2015-07-17 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106409751B (zh) * 2015-07-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9595451B1 (en) * 2015-10-19 2017-03-14 Applied Materials, Inc. Highly selective etching methods for etching dielectric materials
CN106653594B (zh) * 2015-10-30 2019-05-28 中微半导体设备(上海)股份有限公司 一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
WO2017171751A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Self-aligned build-up of topographic features
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
JP7071884B2 (ja) * 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051048A (ja) * 1996-06-25 1998-02-20 Xerox Corp 半導体基板のドライエッチング方法
JPH11150180A (ja) * 1997-11-17 1999-06-02 Nec Corp 半導体装置の製造方法
US20030211686A1 (en) * 2002-05-13 2003-11-13 International Business Machines Corporation Method to increase the etch rate and depth in high aspect ratio structure
JP2009182059A (ja) * 2008-01-29 2009-08-13 Toshiba Corp ドライエッチング方法
JP2009239054A (ja) * 2008-03-27 2009-10-15 Sumitomo Precision Prod Co Ltd シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
JP2010287823A (ja) * 2009-06-15 2010-12-24 Denso Corp 半導体装置の製造方法
JP2011071239A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置の製造方法
JP2011108690A (ja) * 2009-11-12 2011-06-02 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
ATE251341T1 (de) * 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
JPH1197414A (ja) 1997-09-25 1999-04-09 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US6696365B2 (en) * 2002-01-07 2004-02-24 Applied Materials, Inc. Process for in-situ etching a hardmask stack
US20040192058A1 (en) * 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
JP2007012819A (ja) * 2005-06-29 2007-01-18 Toshiba Corp ドライエッチング方法
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7807583B2 (en) * 2006-08-25 2010-10-05 Imec High aspect ratio via etch
US7981812B2 (en) * 2007-07-08 2011-07-19 Applied Materials, Inc. Methods for forming ultra thin structures on a substrate
US8524112B2 (en) * 2007-12-21 2013-09-03 Solvay Fluor Gmbh Process for the production of microelectromechanical systems
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
JP5206311B2 (ja) * 2008-10-24 2013-06-12 株式会社デンソー 半導体装置の製造方法
JP5377657B2 (ja) * 2009-09-28 2013-12-25 株式会社東芝 半導体装置の製造方法
US20110174774A1 (en) * 2010-01-21 2011-07-21 Ying-Chih Lin Method of descumming patterned photoresist

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051048A (ja) * 1996-06-25 1998-02-20 Xerox Corp 半導体基板のドライエッチング方法
JPH11150180A (ja) * 1997-11-17 1999-06-02 Nec Corp 半導体装置の製造方法
US20030211686A1 (en) * 2002-05-13 2003-11-13 International Business Machines Corporation Method to increase the etch rate and depth in high aspect ratio structure
JP2009182059A (ja) * 2008-01-29 2009-08-13 Toshiba Corp ドライエッチング方法
JP2009239054A (ja) * 2008-03-27 2009-10-15 Sumitomo Precision Prod Co Ltd シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
JP2010287823A (ja) * 2009-06-15 2010-12-24 Denso Corp 半導体装置の製造方法
JP2011071239A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置の製造方法
JP2011108690A (ja) * 2009-11-12 2011-06-02 Panasonic Corp 半導体装置及びその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP2015065215A (ja) * 2013-09-24 2015-04-09 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
KR102269896B1 (ko) * 2013-09-24 2021-06-25 도쿄엘렉트론가부시키가이샤 피처리체를 플라즈마 처리하는 방법
KR20150033570A (ko) * 2013-09-24 2015-04-01 도쿄엘렉트론가부시키가이샤 피처리체를 플라즈마 처리하는 방법
KR20150072342A (ko) * 2013-12-19 2015-06-29 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR102320085B1 (ko) * 2013-12-19 2021-11-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2019197903A (ja) * 2014-06-16 2019-11-14 東京エレクトロン株式会社 処理装置
KR20200043527A (ko) * 2014-06-16 2020-04-27 도쿄엘렉트론가부시키가이샤 처리 장치 및 기판 처리 장치
JP2021184505A (ja) * 2014-06-16 2021-12-02 東京エレクトロン株式会社 基板処理システム及び基板処理方法
KR102436611B1 (ko) * 2014-06-16 2022-08-25 도쿄엘렉트론가부시키가이샤 처리 장치 및 기판 처리 장치
KR20220123473A (ko) * 2014-06-16 2022-09-06 도쿄엘렉트론가부시키가이샤 기판 처리 장치
US10460950B2 (en) 2014-06-16 2019-10-29 Tokyo Electron Limited Substrate processing system and substrate processing method
KR102434563B1 (ko) * 2014-06-16 2022-08-19 도쿄엘렉트론가부시키가이샤 처리 방법
KR102629835B1 (ko) * 2014-06-16 2024-01-25 도쿄엘렉트론가부시키가이샤 기판 처리 장치
KR20170018817A (ko) * 2014-06-16 2017-02-20 도쿄엘렉트론가부시키가이샤 기판 처리 시스템 및 기판 처리 방법
JP7208318B2 (ja) 2014-06-16 2023-01-18 東京エレクトロン株式会社 処理装置
JP2018166223A (ja) * 2014-06-16 2018-10-25 東京エレクトロン株式会社 処理方法
KR20170092645A (ko) * 2014-12-04 2017-08-11 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
KR102082803B1 (ko) * 2014-12-04 2020-02-28 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
US10304693B2 (en) 2014-12-04 2019-05-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10431458B2 (en) 2015-09-01 2019-10-01 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US11011388B2 (en) 2017-08-02 2021-05-18 Lam Research Corporation Plasma apparatus for high aspect ratio selective lateral etch using cyclic passivation and etching
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
WO2019027811A1 (en) * 2017-08-02 2019-02-07 Lam Research Corporation SELECTIVE HIGH ASPECT RATIO LATERAL ENGRAVING USING CYCLIC PASSIVATION AND CYCLIC ENGRAVING
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US11170997B2 (en) 2017-11-21 2021-11-09 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US11171011B2 (en) 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
WO2020040912A1 (en) * 2018-08-21 2020-02-27 Lam Research Corporation Method for etching an etch layer
JP2021103710A (ja) * 2019-12-25 2021-07-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7333752B2 (ja) 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
WO2022085424A1 (ja) 2020-10-19 2022-04-28 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20230085168A (ko) 2020-10-19 2023-06-13 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
KR101904576B1 (ko) 2018-10-04
JP5981106B2 (ja) 2016-08-31
TWI459465B (zh) 2014-11-01
US20140134846A1 (en) 2014-05-15
WO2013008824A1 (ja) 2013-01-17
KR20140050627A (ko) 2014-04-29
US8975188B2 (en) 2015-03-10
TW201316408A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
JP5981106B2 (ja) プラズマエッチング方法
JP5830275B2 (ja) プラズマエッチング方法
KR101384589B1 (ko) 반도체 장치의 제조 방법
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
KR102080246B1 (ko) 패턴 형성 방법 및 기판 처리 시스템
JP4877747B2 (ja) プラズマエッチング方法
US9324569B2 (en) Plasma etching method and plasma etching apparatus
US9607811B2 (en) Workpiece processing method
JP4827083B2 (ja) プラズマエッチング装置およびプラズマエッチング方法
JP6298391B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI525692B (zh) Plasma etching method, control program and computer memory media
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
WO2013051282A1 (ja) 半導体装置の製造方法
JP4722725B2 (ja) 処理方法およびプラズマエッチング方法
JP5089871B2 (ja) 半導体装置の製造方法
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160728

R150 Certificate of patent or registration of utility model

Ref document number: 5981106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees