KR102080246B1 - 패턴 형성 방법 및 기판 처리 시스템 - Google Patents

패턴 형성 방법 및 기판 처리 시스템 Download PDF

Info

Publication number
KR102080246B1
KR102080246B1 KR1020147034723A KR20147034723A KR102080246B1 KR 102080246 B1 KR102080246 B1 KR 102080246B1 KR 1020147034723 A KR1020147034723 A KR 1020147034723A KR 20147034723 A KR20147034723 A KR 20147034723A KR 102080246 B1 KR102080246 B1 KR 102080246B1
Authority
KR
South Korea
Prior art keywords
gas
hole
film
silicon
etching
Prior art date
Application number
KR1020147034723A
Other languages
English (en)
Other versions
KR20150035593A (ko
Inventor
카즈히로 쿠보타
류키치 시미즈
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150035593A publication Critical patent/KR20150035593A/ko
Application granted granted Critical
Publication of KR102080246B1 publication Critical patent/KR102080246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

불화탄소(CF)계 가스를 포함하는 에칭 가스로부터 생성된 플라즈마에 의해, 마스크를 개재하여 기판 상의 실리콘 함유막을 에칭하고, 상기 실리콘 함유막에 소정 패턴을 형성하는 에칭 공정과, 실리콘 화합물 가스를 사용하여 상기 소정 패턴의 표면에 흡착된 층을, 산화성 가스 또는 질화성 가스로부터 생성된 플라즈마에 의해 산화 또는 질화시켜, 상기 소정 패턴의 표면에 실리콘 산화막 또는 실리콘 질화막을 성막하는 성막 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법이 제공된다.

Description

패턴 형성 방법 및 기판 처리 시스템{PATTERN FORMING METHOD AND SUBSTRATE PROCESSING SYSTEM}
본 발명은 패턴 형성 방법 및 기판 처리 시스템에 관한 것이다.
높은 애스펙트비의 깊은 홀(콘택트 홀)을 플라즈마 에칭에 의해 형성할 경우, 홀의 저부가 깊어짐에 따라 플라즈마의 라디칼이 홀 저부에 도달하는 양이 감소하여, 에칭 레이트가 저하된다.
홀의 저부가 깊어짐에 따라 깊이 방향에서 에칭 레이트가 저하되면, 홀의 상부의 직경보다 홀의 하방의 직경이 커지는 보잉 형상(도 2b를 참조)이 발생한다. 또한, 에칭 중에 홀의 저부뿐 아니라 홀의 측벽이 에칭되어, 홀의 상부의 직경인 CD값(Critical Dimension)이 커짐으로써 애스펙트비가 저하되어, 원하는 반도체 디바이스 특성이 얻어지지 않게 된다.
그런데, 막의 성막에는 다양한 방법이 있으며, 예를 들면 특허 문헌 1에는, 원자층 퇴적법(ALD(Atomic Layer Deposition))에 의해, 디바이스 상에 치밀한 유전체층을 성막함으로써 디바이스를 보호하는 기술이 개시되어 있다.
일본특허공표공보 2011-526078호
.그러나 특허 문헌 1에는, 에칭에 의해 형성된 패턴 형상을 수복하는 목적으로 성막 처리를 행하는 것은 상정되어 있지 않다. 따라서 특허 문헌 1에서는, 에칭에 의해 형성된 패턴 형상을 수복하는 효과는 얻어지지 않는다.
따라서 일측면에 따르면, 기판 상에 양호한 형상의 패턴을 형성하는 것이 가능한 패턴 형성 방법 및 기판 처리 시스템을 제공하는 것을 목적으로 한다.
하나의 안에서는, 불화탄소(CF)계 가스를 포함하는 에칭 가스로부터 생성된 플라즈마에 의해, 마스크를 개재하여 기판 상의 실리콘 함유막을 에칭하고, 상기 실리콘 함유막에 소정 패턴을 형성하는 에칭 공정과, 실리콘 화합물 가스를 사용하여 상기 소정 패턴의 표면에 흡착된 층을, 산화성 가스 또는 질화성 가스로부터 생성된 플라즈마에 의해 산화 또는 질화시켜, 상기 소정 패턴의 표면에 실리콘 산화막 또는 실리콘 질화막을 성막하는 성막 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법이 제공된다.
하나의 태양에 따르면, 기판 상에 양호한 형상의 패턴을 형성할 수 있다.
도 1a는 에칭 타임에 대한 홀의 단면 형상을 도시한 도이다.
도 1b는 에칭 타임에 대한 홀의 깊이와 마스크의 잔량과 에칭 레이트를 나타낸 도이다.
도 2a 및 도 2b는 홀의 애스펙트비와 보잉 형상을 설명하기 위한 도이다.
도 3는 제 1 및 제 2 실시예에 따른 패턴 형성 방법을 설명하기 위한 도이다.
도 4는 제 1 실시예에 따른 패턴 형성 처리를 나타낸 순서도이다.
도 5는 제 1 실시예에 따른 ALD 처리를 나타낸 순서도이다.
도 6는 제 1 실시예에 따른 ALD 처리의 유무와 홀 형상을 도시한 도이다.
도 7은 제 1 실시예에 따른 ALD 처리의 유무와 홀 형상을 나타내는 각종 측정치를 나타낸 도이다.
도 8은 제 2 실시예에 따른 패턴 형성 처리를 나타낸 순서도이다.
도 9는 제 1 및 제 2 실시예에 따른 기판 처리 시스템의 구성도이다.
도 10은 제 1 및 제 2 실시예에 따른 에칭 장치의 구성도이다.
도 11은 제 1 및 제 2 실시예에 따른 성막 장치의 구성도이다.
이하에 첨부 도면을 참조하여, 본 발명의 실시예에 대하여 설명한다. 또한, 본 명세서 및 도면에서 실질적으로 동일한 기능 구성을 가지는 구성 요소에 대해서는, 동일한 부호를 부여함으로써 중복 설명을 생략한다.
(서론)
높은 애스펙트비(Aspect Ratio : AR)의 깊은 콘택트 홀(구멍)을 플라즈마 에칭에 의해 형성할 경우, 홀의 저부가 깊어짐에 따라 플라즈마의 라디칼이 홀 저부에 도달하는 양이 감소하여, 에칭 레이트가 저하된다. 이 현상에 대하여, 도 1a ~ 도 2b를 참조하여 설명한다. 도 1a 및 도 1b는 에칭된 콘택트 홀의 깊이와 에칭 레이트와의 관계를 나타낸 도이다. 도 2a 및 도 2b는 콘택트 홀의 애스펙트비의 정의와 보잉 형상을 설명하기 위한 도이다.
이전에, 요구되는 콘택트 홀의 애스펙트비는 50 정도였다. 애스펙트비(AR)는 도 2a에 도시한 바와 같이, 홀의 개구부의 직경(φ)(탑 CD)에 대한 홀의 깊이(h)로 나타내진다. 예를 들면, 홀의 직경(φ)이 40 nm, 홀의 깊이(h)가 2 μm일 때 애스펙트비는 50이 된다.
최근, 향상된 미세 가공에 수반하여, 홀의 직경(φ)이 20 nm 정도의 좁은 홀을 형성하는 것이 요구되도록 되고 있다. 예를 들면, 홀의 직경(φ)이 20 nm, 홀의 깊이(h)가 2 μm일 때 애스펙트비는 100이 된다.
그러나, 에칭하는 홀이 깊어짐에 따라, 에칭 레이트가 저하된다. 에칭 레이트는 단위 시간당 깎을 수 있는 양이다. 예를 들면 도 1a에는, 에칭에 의해 실리콘 산화막(SiO2)에 홀을 형성할 시의 에칭 타임에 따른 홀의 단면 형상이 도시되어 있다. 이 실험에서는, 평행 평판 플라즈마에서 하부 2 주파수 인가의 평행 평판 에칭 장치(도 10 참조)가 이용된다. 에칭의 프로세스 조건은, 압력이 2.66 Pa, 플라즈마 생성용의 고주파 전력(HF)의 주파수가 60 MHz, 파워가 1200 W, 이온 인입용의 고주파 전력(LF)의 주파수가 400 kHz, 파워가 4500 W, 가스 종류가 C4F6 / C4F8 / Ar / O2의 혼합 가스이다. 이 조건으로 폴리 실리콘을 마스크로서 실리콘 산화막을 에칭한다. 도 1a에서는, 좌측으로부터 에칭 타임(60 s, 180 s, ···, 600 s)일 때의 홀의 단면 형상과, 홀의 직경(φ)과, 애스펙트비(AR)의 수치가 나타나 있다. 실험 결과에 따르면, 홀의 깊이(h)가 깊어짐에 따라, 홀의 직경(φ)이 커져, 애스펙트비(AR)가 변동하고 있다.
도 1b의 상측 도면에는, 에칭 타임(ET)(횡축)에 대하여, 실리콘 산화막의 에칭된 홀의 깊이(종축)와, 실리콘 산화막을 에칭할 시의 패턴이 형성된 폴리 실리콘 마스크의 잔량(종축)이 나타나 있다. 도 1b의 하측 도면에는, 에칭 타임(ET)(횡축)에 대한 에칭 레이트(종축)로서, 실리콘 산화막의 에칭 레이트와 마스크의 에칭 레이트가 나타나 있다.
도 1b의 상측 도면 및 하측 도면에 따르면, 에칭 타임(ET)이 길어져, 홀이 깊어질수록 실리콘 산화막의 에칭 레이트가 낮아져, 홀이 에칭되기 어려워지고 있는 것을 알 수 있다. 또한, 에칭 타임(ET)에 관계없이, 마스크의 에칭 레이트는 대략 일정하며, 폴리 실리콘 마스크의 감소량은 거의 일정하다.
이상으로부터, 에칭에 의해 직경이 작고 또한 깊은 홀을 형성하면, 깊이 방향에서 에칭 레이트가 저하되어, 깊이 방향으로 홀의 중간부의 직경(보잉 CD)이 홀의 상부의 직경(탑 CD)보다 커지는 보잉 형상(도 2b 참조)이 발생한다.
또한, 에칭 중에 홀의 측벽이 에칭되어, 홀의 CD가 확대된다. 이에 의해, 원하는 애스펙트비를 형성할 수 없게 되어, 원하는 반도체 디바이스 특성이 얻어지지 않게 된다. 예를 들면, 탑 CD가 φ25 nm, 홀의 깊이가 2.5 μm일 경우, 애스펙트비는 100(= 2.5 μm / φ 25 nm)이 된다. 그러나, 에칭 중에 홀의 측벽이 에칭되어, 탑 CD가φ40 nm로 확대되면, 애스펙트비는 62.5(= 2.5 μm / φ 40 nm)로 저하되어, 원하는 반도체 디바이스 특성이 얻어지지 않게 된다. 에칭 마스크로서 폴리 실리콘 마스크를 이용한 경우를 설명했지만, 레지스트 마스크여도 된다.
따라서 본 실시예에 따른 패턴 형성 방법에서는, 에칭에 의해 형성된 홀의 표면에 ALD법에 의해 SiO2를 퇴적시킨다. 이에 의해, 홀의 직경 CD의 확대 또는 홀의 보잉 형상을 보수할 수 있다. 이와 같이, 본 실시예에서는, 에칭 처리 후에 에칭 형상의 수복을 목적으로 한 성막 처리를 행하는 패턴 형성 방법을 제안한다.
본 실시예에 따른 패턴 형성 방법에서는, 도 3에 도시한 '(a) 초기 상태'의 실리콘 산화막(26) 및 실리콘 질화막(27)에 대한 에칭 처리를 실행한다. 여기서는, 실리콘 산화막(26)과 실리콘 질화막(27)을 각각 에칭하고 있지만, 에칭하는 막은 실리콘 산화막(26)만의 구성이어도 되고, 실리콘 질화막(27)만의 구성이어도 된다. 이들의 총칭으로서 이후에는 실리콘 함유막(30)이라 칭한다.
실리콘 함유막(30)을 에칭 처리한 결과, 도 3의 '(b) 에칭 후'에 도시한 바와 같이 CD(홀의 직경(φ))가 확대된 홀 형상이 형성된다. 그 후, 형성된 홀의 표면에, 도 3의 '(c) ALD 후'에 도시한 바와 같이 수복막(29)이 성막된다. 이에 의해, 홀을 보수하여, 홀의 CD를 다시 좁게 하고, 이에 의해 애스펙트비를 개선한다. 또한, 홀의 측벽의 형상을 수직으로 한다. 도 3에서는, 일례로서 홀의 직경(φ)의 설계치 25 nm에 대하여(도 3의 '(a) 초기 상태'), 에칭 처리 시에 40 nm로 확대된 후(도 3의 '(b) 에칭 후')라도, ALD에 의한 성막 처리에 의해 다시 25 nm로 보수된 모습(도 3의 '(c) ALD 후')이 도시되어 있다. 이하, 제 1 실시예, 제 2 실시예의 순으로 각 실시예에 따른 패턴 형성 방법에 대하여 상세히 설명한다.
<제 1 실시예>
제 1 실시예에 따른 패턴 형성 방법에서는, 도 3의 '(a) 초기 상태'에 도시한 바와 같이, 실리콘 기판(Si)(25) 상에 실리콘 산화막(SiO2)(26), 실리콘 질화막(SiN)(27), 폴리 실리콘 마스크(28)가 차례로 적층된 초기 상태에서, 도 4에 나타낸 패턴 형성 처리를 행한다. 도 4는 제 1 실시예에 따른 패턴 형성 처리를 나타낸 순서도이다. 또한, 폴리 실리콘 마스크(28)에는 포토리소그래피 기술을 이용하여 직경(φ)이 25 nm인 홀의 패턴이 형성되어 있다.
(패턴 형성 처리)
(에칭 처리)
도 4에 나타낸 패턴 형성 처리가 개시되면, 단계(S10)에서 에칭 처리가 실행된다. 이 실험에서는, 평행 평판 플라즈마에서 하부 2 주파수 인가형의 평행 평판 에칭 장치(도 10 참조)가 이용된다. 에칭의 프로세스 조건은 압력이 2.27 Pa, 플라즈마 생성용의 고주파 전력(HF)의 주파수가 60 MHz, 파워가 1500 W, 이온 인입용의 고주파 전력(LF)의 주파수가 400 kHz, 파워가 7800 W, 가스 종류가 C4F6 / C3F8 / Ar / O2의 혼합 가스이다. 이 조건으로 폴리 실리콘 마스크(28)를 개재하여 실리콘 함유막(30)(실리콘 질화막(27) 및 실리콘 산화막(26))을 에칭한다.
(마스크 제거 처리)
이어서, 단계(S12)에서 마스크 제거 처리가 실행된다. 이 마스크 제거 처리는, 에칭 처리의 마스크가 레지스트 마스크일 경우 실행된다. 환언하면, 에칭 처리의 마스크가 레지스트 마스크가 아닌 경우, 본 단계를 생략할 수 있다.
(성막 처리)
이어서, 단계(S14)에서 ALD에 의한 성막 처리(ALD 처리)가 실행된다. 여기서는, 마이크로파 플라즈마 장치(도 11 참조)가 성막 장치로서 사용된다. 성막 처리(S14)는 도 5에 나타낸 바와 같이, 단계(S20)의 가스 흡착 공정, 단계(S22)의 제 1 배기 공정, 단계(S24)의 플라즈마 처리 공정, 단계(S26)의 제 2 배기 공정의 순으로 실행된다.
1. 가스 흡착 공정(단계(S20))
도 5에 나타낸 바와 같이, 가스 흡착 공정에서는, 성막 가스로서 전구체(프리커서) 가스로서 BTBAS(bis-tertiaryl-buthyl-amino-silane) 및 아르곤 가스(Ar)가 공급된다. 이에 의해, BTBAS에 포함되는 실리콘 원자가 홀의 표면에 화학적으로 흡착된다. 이 가스 흡착 공정에서의 프로세스 조건의 일례로서는, 압력을 133 Pa로 제어하고, BTBAS를 30 sccm, 아르곤 가스(Ar)를 540 sccm를 공급한다.
2. 제 1 배기 공정(단계(S22))
제 1 배기 공정에서는, 잉여로 흡착된 성막 가스를 제거한다. 구체적으로, 제 1 배기 공정에서는, 퍼지 가스로서 아르곤 가스(Ar)를 공급하면서 배기 장치를 이용하여 처리 용기 내의 배기가 행해진다. 이에 의해, 홀의 표면에 과잉으로 화학적으로 흡착한 규소(Si)를 퍼지(제거)할 수 있다. 이에 의해, 홀의 표면에는 규소(Si)의 원자층이 형성된다. 여기서 말하는 원자층은, 규소(Si)의 원자가 1 원자분만큼 층이 된 것뿐 아니라, 복수 원자분의 층도 포함한다.
이 제 1 배기 공정에서의 프로세스 조건의 일례로서는, 압력을 266 Pa 이상으로 제어하고, 아르곤 가스(Ar)를 540 sccm 공급한다.
3. 플라즈마 처리 공정(단계(S24))
플라즈마 처리 공정에서는, 마이크로파에 의한 플라즈마 처리를 행한다. 구체적으로, 플라즈마 처리 공정에서는, 반응성 가스로서 산소 가스(O2)가 아르곤 가스(Ar)와 함께 플라즈마 처리 가스로서 처리 용기 내로 공급된다. 또한, 마이크로파가 처리 용기 내로 공급된다. 마이크로파의 전계 에너지에 의해, 플라즈마 처리 가스는 전리 및 해리되고, 이에 의해 플라즈마가 생성된다. 생성된 플라즈마 중의 산소 라디칼(O*)에 의해, 홀의 표면에 흡착한 원자층이 산화된다. 이에 의해, 홀의 표면에는 실리콘 산화막(SiO2)이 성막된다.
이 플라즈마 처리 공정에서의 프로세스 조건의 일례로서는, 압력을 133 Pa로 제어하고, 산소 가스(O2)를 60 sccm, 아르곤 가스(Ar)를 540 sccm 공급한다. 이 때, 주파수가 예를 들면 2.45 GHz의 마이크로파의 전력을 3 kW 공급한다.
또한 산소 가스(O2) 대신에, 오존(O3), 일산화이질소(N2O), 산화질소(N3O), 일산화탄소(CO), 이산화탄소(CO2) 또는 그들의 조합 등의 화합물을 함유하는 가스에 의해서도, 플라즈마 중의 산소 라디칼(O*)에 의해, 홀의 표면에 흡착한 원자층을 산화할 수 있다. 이들 가스는 산화성 가스의 일례이다. 또한, 아르곤 가스(Ar) 대신에 다른 불활성 가스를 이용할 수도 있다.
4. 제 2 배기 공정(단계(S26))
제 2 배기 공정에서는, 미반응의 플라즈마 처리 가스를 제거한다. 구체적으로, 제 2 배기 공정에서는, 제 1 배기 공정과 마찬가지로, 퍼지 가스로서 아르곤 가스(Ar)를 공급하면서 배기 장치를 이용하여 처리 용기 내의 배기를 행한다. 이에 의해, 미반응의 플라즈마 처리 가스가 배기된다.
이 제 2 배기 공정에서의 프로세스 조건의 일례로서는, 제 1 배기 공정과 마찬가지로 압력을 266 Pa 이상으로 제어하고, 아르곤 가스(Ar)를 540 sccm 공급한다.
도 5의 단계(S28)에서는, 상기 1 ~ 4의 각 공정을 1 회씩 실행했을 경우를 1 사이클로서, 미리 정해진 반복 횟수분의 사이클을 실행했는지를 판정한다. 예를 들면, 홀의 측벽의 편측에 5 nm의 막 두께의 실리콘 산화막(SiO2)을 성막하고자 할 경우, 5 nm를 1 사이클로 형성 가능한 막 두께로 나눈 값이 반복 횟수가 된다. 예를 들면, 원자층을 30 회 ~ 40 회 적층시켜, 원하는 막 두께의 실리콘 산화막이 형성된다.
(실험 결과)
도 6에 상기 패턴 형성 방법에 따른 실험 결과를 나타낸다. 도 6의 좌측에 도시한 '에칭 프로세스'는, 실리콘 함유막(30)(실리콘 산화막(26) 및 실리콘 질화막(27))을 피에칭 대상막으로서, 도 4의 에칭 처리(단계(S10))를 실행한 후의 홀의 단면도를 도시한다. 이 때, 폴리 실리콘 마스크(28) 대신에 레지스트 마스크가 이용될 경우, 마스크 제거 처리(단계(S12))를 실행하여 마스크를 제거해도 된다.
도 6의 우측에 도시한 '에칭 프로세스 + ALD 프로세스'는, 폴리 실리콘 마스크(28)를 개재하여, 실리콘 함유막(30)(실리콘 산화막(26) 및 실리콘 질화막(27))을 피에칭 대상막으로서 에칭 처리(단계(S10))를 실행한 후, ALD에 의한 성막 처리(단계(S14))로 홀의 보수를 행한 상태의 홀의 종단면을 도시한다. '에칭 프로세스 + ALD 프로세스'에는, 홀의 편측의 측벽에 5 nm(좌측) 및 10 nm(우측)의 막 두께의 실리콘 산화막을 성막하는 것을 목표로 한 횟수분만큼, 각각 상기 1 ~ 4의 공정의 사이클을 반복한 경우를 도시한다.
'에칭 프로세스' 및 '에칭 프로세스 + ALD 프로세스'의 각각에 대하여, 좌측의 묘사는 막에 형성된 홀의 전체도를 나타내고, 우측의 묘사는 홀의 상부 확대도를 나타낸다. 이에 의하면, ALD에 의한 성막 처리를 행한 경우에는, 행하지 않은 경우보다 홀의 보잉 형상이 수복되어, 홀의 측벽을 보다 수직으로 형성할 수 있었다. 또한, ALD에 의한 성막 처리를 행한 경우에는, 행하지 않은 경우보다 홀의 CD를 좁게 할 수 있었다.
이 실험 결과를 나타내는 각종 수치를 도 7에 나타낸다. 도 7은 홀의 상부의 직경인 탑 CD, 홀의 중간부의 직경인 보잉 CD, 깊이(h), 애스펙트비(AR)(도 2b 참조)를 계측한 결과를 나타내고 있다. 이에 의하면, '에칭 프로세스 + ALD 프로세스'로 얻어진 홀의 애스펙트비는, '에칭 프로세스'로 얻어진 홀의 애스펙트비보다 커져 있었다. ALD 처리에 의해, 깊이(h)에 대하여 홀이 좁아져 CD값이 작아졌기 때문이다.
또한, '에칭 프로세스 + ALD 프로세스'로 얻어진 보잉 CD와 탑 CD와의 차분은, '에칭 프로세스'로 얻어진 보잉 CD와 탑 CD와의 차분보다 작아졌다. 즉, ALD 처리에 의해 홀이 좁아졌을 뿐 아니라, 보잉 형상이 개선되어, 홀의 벽면이 보다 수직이 되었다.
이상에 설명한 바와 같이, 본 실시예에 따른 패턴 형성 방법에 의하면, 홀의 표면에 치밀한 실리콘 산화막을 퇴적시킴으로써, 홀의 직경과 홀의 형상을 수복할 수 있다. 또한, 홀에 퇴적시키는 실리콘 산화막의 두께를 조정할 수 있다.
(성막 처리의 변형예)
ALD에 의한 성막 처리(단계(S14))의 변형예로서는, 실리콘 산화막 대신에 실리콘 질화막을 성막해도 된다. 피에칭 대상막과 ALD에 의해 적층되는 막과의 관계는, 피에칭 처리막이 실리콘 산화막일 경우, ALD에 의한 막은 실리콘 산화막이어도 되고, 실리콘 질화막이어도 되지만, 실리콘 산화막인 것이 바람직하다. 또한, 피에칭 처리막이 실리콘 질화막일 경우, ALD에 의한 막은 실리콘 산화막이어도 되고, 실리콘 질화막이어도 되지만, 실리콘 질화막인 것이 바람직하다. 즉, 피에칭 처리막과 ALD에 의해 적층되는 막은 동일한 막인 것이 바람직하다.
실리콘 질화막을 성막할 경우에도, 마이크로파 플라즈마 장치(도 11 참조)가 성막 장치로서 사용된다. 실리콘 질화막을 성막할 경우에도, 기본적으로는 도 5의 1 ~ 4의 공정(단계(S20, S22, S24, S26))을 1 사이클로서 미리 정해진 반복 횟수분의 사이클을 반복 실행한다. 여기서는, 실리콘 질화막을 성막할 시의 프로세스 조건을 중심으로 설명한다.
1. 가스 흡착 공정
실리콘 질화막을 성막할 경우, 도 5의 단계(S20)의 가스 흡착 공정에서는, 홀의 표면에 전구체 가스인 DCS(Dichlorosilane, 디클로로실란)이 공급된다. 이에 의해, DCS에 포함되는 규소(Si)가 홀의 표면에 화학적으로 흡착된다.
이 가스 흡착 공정에서의 프로세스 조건의 일례로서는, 압력을 400 Pa로 제어하고, DCS를 280 sccm, 아르곤 가스(Ar)를 900 sccm, 질소 가스(N2)를 900 sccm 공급한다.
2. 제 1 배기 공정
이어서 제 1 배기 공정에서는, 홀의 표면에 질소 가스(N2), 암모니아 가스(NH3) 및 아르곤 가스(Ar)를 공급한다. 이에 의해, 제 1 배기 공정에서는, 홀의 표면에 과잉으로 화학적으로 흡착한 규소(Si)가 제거되고, 규소(Si)의 원자층이 형성된다.
이 제 1 배기 공정에서의 프로세스 조건의 일례로서는, 압력을 266 Pa로 제어하고, 질소 가스(N2)를 900 sccm, 암모니아 가스(NH3)를 400 sccm, 아르곤 가스(Ar)를 900 sccm 공급한다.
3. 플라즈마 처리 공정
이어서 플라즈마 처리 공정에서는, 홀의 표면에 반응성 가스로서, 질소 가스(N2) 및 암모니아 가스(NH3)를 아르곤 가스(Ar)와 함께 공급하고, 마이크로파를 처리 용기 내로 공급한다. 이에 의해, 마이크로파에 의한 플라즈마 처리가 행해지고, 홀의 표면에는 실리콘 질화막(SiN)이 성막된다. 실리콘 질화막(SiN)은, 도 3의 '(c) ALD 후'에 도시한 홀 형상을 수복하기 위한 수복막(29)의 일례이다.
이 플라즈마 처리 공정에서의 프로세스 조건의 일례로서는, 압력을 667 Pa로 제어하고, 질소 가스(N2)를 900 sccm, 암모니아 가스(NH3)를 400 sccm, 아르곤 가스(Ar)를 900 sccm 공급한다. 질소 가스(N2), 암모니아 가스(NH3)는 질화성 가스의 일례이다. 이 때, 예를 들면 주파수가 2.45 GHz, 전력이 4 kW인 마이크로파를 공급한다.
4. 제 2 배기 공정
플라즈마 처리 후, 제 2 배기 공정에서는, 미반응의 플라즈마 처리 가스를 제거한다. 구체적으로, 제 2 배기 공정에서는 제 1 배기 공정과 마찬가지로, 아르곤 가스(Ar)를 공급하면서 배기 장치를 이용하여 처리 용기 내의 배기를 행한다. 이에 의해, 미반응의 플라즈마 처리 가스가 배기된다.
이 제 2 배기 공정에서의 프로세스 조건의 일례로서는, 제 1 배기 공정과 마찬가지로 압력을 266 Pa로 제어하고, 질소 가스(N2), 암모니아 가스(NH3) 및 아르곤 가스(Ar)를 제 1 배기 공정과 동일한 유량만큼 공급한다.
이상에 설명한 변형예에 따르면, 성막 장치는, 홀의 표면에 질소 가스(N2) 또는 암모니아 가스(NH3) 등의 반응성 가스와 함께 플라즈마를 공급하여, 홀의 표면을 질화시킨다. 이에 의해, 실리콘 질화막(SiN)이 홀의 벽면에 성막된다.
이에 의하면, 홀의 표면에 치밀한 실리콘 질화막을 퇴적시킴으로써, 홀 직경과 홀의 형상을 수복할 수 있다. 또한, 홀에 퇴적시키는 실리콘 질화막의 두께를 조정할 수 있다.
또한, ALD법을 이용한 성막 처리 대신에, MLD(Molecular Layer Deposition)법을 이용한 성막 처리를 이용해도 된다. 이에 의해서도, 홀의 표면에 실리콘 산화막 또는 실리콘 질화막을 퇴적시킬 수 있어, 홀 직경과 홀의 형상을 수복할 수 있다.
전구체 가스의 다른 예로서는, 옥타메틸시클로테트라실록산(OMCTS)을 들 수 있다. 또한 OMCTS와 함께, 일반식 Rx-Si-(OR')y(식 중, 각 R는 H, CH3, CH2CH3 또는 다른 알킬기이며, 각 R'는 CH3, CH2CH3 또는 다른 알킬기이며, x는 0 ~ 4이며, y는 0 ~ 4이며, x + y = 4임)를 가지는, 디메틸디메톡시실란(CH3)2-Si-(O-CH3)2 등의 전구체 가스를 이용하여, 적절한 프로세스 윈도우에 의해 얇고 치밀한 층을 퇴적시킬 수도 있다. 사용 가능한 다른 전구체 가스에는 구조 (Rx-Si-O-Si-Ry)z를 가지는, 1, 3-디메틸디실록산(CH3-SiH2-O-SiH2-CH3), 1, 1, 3, 3-테트라메틸디실록산((CH3)2-SiH-O-SiH-(CH3)2), 헥사메틸디실록산((CH3)3-Si-O-Si-(CH3)3) 등의 유기 디실록산이 포함된다. 사용 가능한 다른 전구체 가스에는, 환상(環狀) 유기 실록산 (Rx-Si-O)y(식 중, y는 2보다 크고, x는 1 ~ 2이며, Rx는 CH3, CH2CH3 또는 다른 알킬기임)이 포함된다. 사용 가능한 환상 유기 실리콘 화합물은, 3 개 이상의 실리콘 원자를 가지는 환식 구조를 포함할 수 있고, 환식 구조는 또한 1 개 또는 복수의 산소 원자를 포함할 수 있다. 시판의 환상 유기 실리콘 화합물은, 교호의 실리콘 원자 및 산소 원자를 가지고, 1 개 또는 2 개의 알킬기가 실리콘 원자에 결합한 환을 포함한다.
예를 들면, 환상 유기 실리콘 화합물은 하기 화합물의 하나 또는 복수를 포함할 수 있다:
헥사메틸시클로트리실록산(-Si(CH3)2-O-)3-환상,
1, 3, 5,7-테트라메틸시클로테트라실록산(TMCTS)(-SiH(CH3)-O-)4-환상,
옥타메틸시클로테트라실록산(OMCTS)(-Si(CH3)2-O-)4-환상, 및
1, 3, 5, 7, 9-펜타메틸시클로펜타실록산(-SiH(CH3)-O-)5 환상.
이상의 전구체 가스는 실리콘 화합물을 포함하는 성막 가스의 일례이다.
<제 2 실시예>
이어서, 제 2 실시예에 따른 패턴 형성 방법에 대하여, 도 8을 참조하여 설명한다. 도 8은 제 2 실시예에 따른 패턴 형성 처리를 나타낸 순서도이다. 제 2 실시예에 따른 패턴 형성 처리에서는, 도 4에 나타낸 제 1 실시예에 따른 패턴 형성 처리의 단계(S10, S12, S14)와 함께, 단계(S30, S32)의 ALD 처리의 반복 횟수의 산출 처리가 실행된다.
즉, 제 2 실시예에 따른 패턴 형성 처리에서는, 단계(S10)의 에칭 처리 실행 중 혹은 실행 후에, 단계(S30)에서, 에칭된 홀의 형상을 모니터한다. 단계(S32)에서는, 모니터의 결과에 기초하여, 에칭된 홀의 직경을 산출하고, 산출된 홀의 직경에 따라, 홀의 표면에 퇴적해야 할 막 두께를 산출하고, 산출된 막 두께에 대한 ALD 처리의 반복 횟수(n)를 산출한다.
그리고, 단계(S14)에서 호출되는 도 5의 단계(S20, S22, S24, S26)의 1 사이클에 대하여, 단계(S32)에서 산출된 반복 횟수(n)만큼 사이클을 반복한다. 즉, 반복 횟수(n)에 기초하여, 단계(S28)의 횟수가 정해지게 된다.
본 실시예에 따르면, 에칭된 홀의 형상을 모니터하고, 모니터의 결과에 기초하여, 에칭 처리 상황에 따라 ALD에 의한 성막 처리의 반복 횟수를 가변으로 제어한다. 이에 의해, 에칭 시의 실제의 홀의 형상의 불균일에 따라 막 두께를 조정할 수 있다. 즉, 홀의 실제의 형상에 따른 막 두께의 실리콘 함유층을 홀의 표면에 퇴적시킬 수 있다. 이에 의해, 홀 직경과 홀의 형상을 더 높은 정밀도로 수복할 수 있다.
이상, 제 1 및 제 2 실시예에 따른 패턴 형성 방법에 대하여 상세히 설명했다. 제 1 및 제 2 실시예에 따른 패턴 형성 방법에 의하면, 에칭 후에 실행되는 성막 처리에 의해, 홀 직경과 홀의 형상을 수복할 수 있다.
제 1 및 제 2 실시예에서 형성된 수복막(29)을 포함하는 심혈의 패턴은, 전극 또는 커패시턴스를 형성할 시의 형태가 된다. 제 1 및 제 2 실시예에 따른 패턴 형성 방법에 의하면, 전극 또는 커패시턴스를 형성할 시, 수복막(29)은 ALD법에 의해 치밀하게 형성되어 있기 때문에, 피에칭 대상의 실리콘 함유막(30)(실리콘 산화막(26) 또는 실리콘 질화막(27))으로부터 박리되지 않는다. 따라서, 전극 또는 커패시턴스의 형성 후, 수복막(29)을 실리콘 함유막(30)(실리콘 산화막(26) 또는 실리콘 질화막(27))과 동시에 신속하게 제거할 수 있다.
(기판 처리 시스템)
이어서, 제 1 및 제 2 실시예에 따른 패턴 형성 방법을 실시하기 위한 기판 처리 시스템의 일례에 대하여, 도 9를 참조하여 설명한다. 도 9는 제 1 및 제 2 실시예에 따른 기판 처리 시스템의 구성예이다. 기판 처리 시스템(200)은, 도 3의 '(a)의 초기 상태'에 도시한 적층막이 형성된 기판에, 도 4 및 도 8의 단계(S10, S12, S14)를 실행하고, 또한 도 8의 S30, S32의 처리를 실행 가능하다.
기판 처리 시스템(200)은 에칭 처리(단계(S10)) 및 마스크 제거 처리(단계(S12))를 행하는 에칭 장치(1), 마스크 제거 처리 후의 ALD에 의한 성막 처리(단계(S14))를 행하는 성막 장치(2)를 가진다. 처리 장치(3, 4)도 마찬가지로 에칭 처리, 성막 처리를 행하는 장치로 해도 된다.
에칭 장치(1), 성막 장치(2), 처리 장치(3, 4)는 육각형을 이루는 반송실(5)의 4 개의 변에 각각 대응하여 설치되어 있다. 또한, 반송실(5)의 다른 2 개의 변에는 각각 로드록실(6, 7)이 설치되어 있다. 이들 로드록실(6, 7)의 반송실(5)과 반대측에는 반입출실(8)이 설치되어 있다. 반입출실(8)의 로드록실(6, 7)과 반대측에는, 웨이퍼(W)를 수용 가능한 3 개의 풉(Foup)(F)을 장착하는 포트(9, 10, 11)가 설치되어 있다.
에칭 장치(1), 성막 장치(2), 처리 장치(3, 4) 및 로드록실(6, 7)은 반송실(5)의 육각형의 각 변에 게이트 밸브(G)를 개재하여 접속되어 있다. 각 실은 각 게이트 밸브(G)를 개방함으로써 반송실(5)과 연통되고, 각 게이트 밸브(G)를 닫음으로써, 반송실(5)로부터 차단된다. 또한, 로드록실(6, 7)의 반입출실(8)에 접속되는 부분에도 게이트 밸브(G)가 설치되어 있다. 로드록실(6, 7)은 게이트 밸브(G)를 개방함으로써 반입출실(8)과 연통되고, 닫음으로써 반입출실(8)로부터 차단된다.
반송실(5) 내에는 에칭 장치(1), 성막 장치(2), 처리 장치(3, 4) 및 로드록실(6, 7)에 대하여, 웨이퍼(W)의 반입출을 행하는 반송 장치(12)가 설치되어 있다. 반송 장치(12)는 반송실(5)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전·신축부(13)의 선단에 웨이퍼(W)를 보지(保持)하는 2 개의 블레이드(14a, 14b)를 가지고 있다. 블레이드(14a, 14b)는, 서로 반대 방향을 향하도록 회전·신축부(13)에 장착되어 있다. 또한, 이 반송실(5) 내는 소정의 진공도로 보지되도록 되어 있다.
또한 반입출실(8)의 천장부에는 HEPA 필터(미도시)가 설치되어 있다. HEPA 필터를 통과하여 유기물 또는 파티클 등이 제거된 청정한 공기가, 반입출실(8) 내에 다운 플로우 상태로 공급된다. 이 때문에, 대기압의 청정 공기 분위기로 웨이퍼(W)의 반입출이 행해진다. 반입출실(8)의 풉(F) 장착용의 3 개의 포트(9, 10, 11)에는 각각 셔터(미도시)가 설치되어 있다. 이들 포트(9, 10, 11)에 웨이퍼(W)를 수용한 또는 빈 풉이 직접 장착되고, 장착되었을 시 셔터가 분리되어 외기의 침입을 방지하면서 반입출실(8)과 연통되는 구성으로 되어 있다. 또한, 반입출실(8)의 측면에는 얼라이먼트 챔버(15)가 설치되어 있고, 웨이퍼(W)의 얼라이먼트가 행해진다.
반입출실(8) 내에는, 풉(F)으로의 웨이퍼(W)의 반입출 및 로드록실(6, 7)로의 웨이퍼(W)의 반입출을 행하는 반송 장치(16)가 설치되어 있다. 반송 장치(16)는 2 개의 다관절 암을 가지고 있고, 풉(F)의 배열 방향을 따라 레일(18) 상을 주행 가능한 구조로 되어 있다. 웨이퍼(W)의 반송은, 선단의 핸드(17) 상에 웨이퍼(W)를 재치하여 실시된다. 또한 도 9에서는, 일방의 핸드(17)가 반입출실(8)에 존재하고, 타방의 핸드는 풉(F) 내에 삽입되어 있는 상태를 도시하고 있다.
기판 처리 시스템(200)의 구성부(예를 들면 에칭 장치(1), 성막 장치(2), 처리 장치(3, 4), 반송 장치(12, 16))는 컴퓨터로 이루어지는 제어부(20)에 접속되어, 제어되는 구성으로 되어 있다. 또한 제어부(20)에는, 오퍼레이터가 시스템을 관리하기 위하여 커멘드의 입력 조작 등을 행하는 키보드 및 시스템의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(21)가 접속되어 있다.
제어부(20)에는 또한, 시스템에서 실행되는 도 4, 도 5, 도 8에 나타낸 각종 처리를 제어부(20)의 제어로 실현하기 위한 제어 프로그램, 또는 처리 조건에 따라 각 구성부에 처리를 실행시키기 위한 프로그램(즉 처리 레시피)이 저장된 기억부(22)가 접속되어 있다. 처리 레시피는 기억부(22) 내의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크여도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성인 것이어도 된다. 또한 다른 장치로부터, 예를 들면 전용 회선을 개재하여 레시피를 적절히 전송시키는 구성이어도 된다.
기판 처리 시스템(200)에서의 처리는, 예를 들면 유저 인터페이스(21)로부터의 지시 등으로 임의의 처리 레시피를 기억부(22)로부터 호출하여 제어부(20)에 실행시킴으로써 실시된다. 또한, 제어부(20)는 각 구성부를 직접 제어하도록 해도 되고, 각 구성부에 개별의 컨트롤러를 설치하고, 그들을 개재하여 제어하도록 해도 된다.
본 발명의 실시예에 따른 기판 처리 시스템(200)에서는, 먼저, 전처리가 행해진 웨이퍼(W)를 수용한 풉(F)이 로딩된다. 이어서, 대기압의 청정 공기 분위기로 유지된 반입출실(8) 내의 반송 장치(16)에 의해, 풉(F)으로부터 웨이퍼(W)를 1 매 취출하여 얼라이먼트 챔버(15)로 반입하고, 웨이퍼(W)의 위치 조정을 행한다. 이어서, 웨이퍼(W)를 로드록실(6, 7) 중 어느 하나로 반입하고, 로드록 내를 진공 배기한다. 반송실(5) 내의 반송 장치(12)에 의해, 로드록 내의 웨이퍼(W)를 취출하여, 웨이퍼(W)를 에칭 장치(1)로 반입하여, 단계(S10)의 에칭 처리를 행하고, 이 후, 마스크가 레지스트일 경우, 단계(12)의 마스크 제거 처리를 행한다. 이 후, 웨이퍼(W)를 반송 장치(12)에 의해 취출하여, 성막 장치(2)로 반입하고, ALD법에 의한 플라즈마 처리를 행하여, 수복막(29)을 성막한다. 이 후, 반송 장치(12)에 의해 웨이퍼(W)를 취출하여, 웨이퍼(W)를 반송 장치(12)에 의해 로드록실(6, 7) 중 어느 일방으로 반입하고, 그 내부를 대기압으로 되돌린다. 반입출실(8) 내의 반송 장치(16)에 의해 로드록실 내의 웨이퍼(W)를 취출하고, 풉(F) 중 어느 일방에 수용된다. 이상과 같은 동작을 1 로트의 웨이퍼(W)에 대하여 행하여, 1 세트의 처리가 종료된다.
(에칭 장치의 구성예)
이어서, 기판 처리 시스템(200)의 에칭 장치(1)의 내부 구성의 일례를 도 10에 기초하여 설명한다. 도 10은 제 1 및 제 2 실시예에서 도 4 및 도 8의 단계(S10)의 에칭 처리를 행하는 에칭 장치(1)의 구성예이다.
에칭 장치(1)는 내부가 기밀하게 보지되고, 전기적으로 접지된 챔버(C)를 가지고 있다. 에칭 장치(1)는 가스 공급원(120)에 접속되어 있다. 가스 공급원(120)은 에칭 가스로서 불화탄소(CF)계 가스를 포함하는 에칭 가스를 공급한다. 불화탄소계 가스는 헥사플루오르(1, 3) 부타디엔(C4F6) 가스를 함유해도 된다.
챔버(C)는 원통 형상이며, 예를 들면 표면을 양극 산화 처리된 알루미늄 등으로 구성되고, 내부에는 웨이퍼(W)를 지지하는 재치대(102)가 설치되어 있다. 재치대(102)는 하부 전극으로서도 기능한다. 재치대(102)는 도체의 지지대(104)에 지지되어 있고, 절연판(103)을 개재하여 승강 기구(107)에 의해 승강 가능하게 되어 있다. 승강 기구(107)는 챔버(C)에 배치되고, 스테인리스 스틸로 이루어지는 벨로우즈(108)에 의해 덮여 있다. 벨로우즈(108)의 외측에는 벨로우즈 커버(109)가 설치되어 있다. 재치대(102)의 상방의 외주에는, 예를 들면 단결정 실리콘으로 형성된 포커스 링(105)이 설치되어 있다. 또한, 재치대(102) 및 지지대(104)의 주위를 둘러싸도록, 예를 들면 석영 등으로 이루어지는 원통 형상의 내벽 부재(103a)가 설치되어 있다.
재치대(102)에는 제 1 정합기(111a)를 개재하여 제 1 고주파 전원(110a)이 접속되고, 제 1 고주파 전원(110a)으로부터 소정 주파수(예를 들면 60 MHz)의 플라즈마 생성용의 고주파 전력이 공급되도록 되어 있다. 또한 재치대(102)에는, 제 2 정합기(111b)를 개재하여 제 2 고주파 전원(110b)이 접속되고, 제 2 고주파 전원(110b)으로부터 소정 주파수(예를 들면 400 KHz)의 바이어스용의 고주파 전력이 공급되도록 되어 있다. 한편, 재치대(102)의 상방에는, 재치대(102)와 평행하게 대향하도록 상부 전극으로서 기능하는 샤워 헤드(116)가 설치되어 있고, 샤워 헤드(116)와 재치대(102)는 한 쌍의 전극으로서 기능하도록 되어 있다.
재치대(102)의 상면에는, 웨이퍼(W)를 정전 흡착하기 위한 정전 척(106)이 설치되어 있다. 정전 척(106)은, 절연체(106b)의 사이에 전극(106a)을 개재하고 있다. 전극(106a)에는 직류 전압원(112)이 접속되고, 직류 전압원(112)으로부터 전극(106a)에 직류 전압이 인가됨으로써, 쿨롱력에 의해 웨이퍼(W)가 흡착된다.
지지체(104)의 내부에는 냉매 유로(104a)가 형성되어 있다. 냉매 유로(104a)에는 냉매 입구 배관(104b), 냉매 출구 배관(104c)이 접속되어 있다. 냉매 유로(104a) 중에 적절한 냉매로서 예를 들면 냉각수 등을 순환시킴으로써, 웨이퍼(W)를 소정의 온도로 제어한다. 웨이퍼(W)의 이면측에 헬륨 가스(He) 등의 냉열 전달용 가스(백 사이드 가스)를 공급하기 위한 배관(130)이 설치되어 있다.
샤워 헤드(116)는 챔버(C)의 천장 부분에 설치되어 있다. 샤워 헤드(116)는 본체부(116a)와 전극판을 이루는 상부 천판(116b)을 가지고 있다. 샤워 헤드(116)는 절연성 부재(145)를 개재하여 챔버(C)의 상부에 지지되어 있다. 본체부(116a)는 도전성 재료, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지고, 그 하부에 상부 천판(116b)을 착탈 가능하게 지지한다.
본체부(116a)의 내부에는 가스의 확산실(126a)이 설치되고, 확산실(126a)의 하부에 위치하도록, 본체부(116a)의 저부에는 다수의 가스 통류홀(116d)이 형성되어 있다. 상부 천판(116b)에는, 상부 천판(116b)을 두께 방향으로 관통하도록 가스 도입홀(116e)이 가스 통류홀(116d)과 연통하도록 형성되어 있다. 이러한 구성에 의해, 확산실(126a)로 공급된 가스는, 가스 통류홀(116d) 및 가스 도입홀(116e)을 거쳐 챔버(C) 내의 플라즈마 처리 공간에 샤워 형상으로 도입된다. 또한 본체부(116a) 등에는, 냉매를 순환시키기 위한 도시하지 않은 배관이 설치되고, 샤워 헤드(116)를 냉각하여 원하는 온도로 조정한다.
본체부(116a)에는 확산실(126a)로 가스를 도입하기 위한 가스 도입구(116g)가 형성되어 있다. 가스 도입구(116g)에는 가스 공급원(120)이 접속되어 있다.
샤워 헤드(116)에는 로우 패스 필터(LPF)(151)를 개재하여 가변 직류 전압원(152)이 전기적으로 접속되어 있다. 가변 직류 전압원(152)은 온·오프 스위치(153)에 의해 급전의 온·오프가 가능하게 되어 있다. 제 1 고주파 전원(110a) 및 제 2 고주파 전원(110b)으로부터 고주파가 재치대(102)에 인가되고, 플라즈마 처리 공간에 플라즈마가 발생할 시에는, 필요에 따라 온·오프 스위치(153)를 온으로 제어한다. 이에 의해, 샤워 헤드(116)에 소정의 직류 전압이 인가된다.
챔버(C)의 측벽으로부터 샤워 헤드(116)의 높이 위치보다 상방으로 연장되도록 원통 형상의 접지 도체(101a)가 설치되어 있다. 이 원통 형상의 접지 도체(101a)는 그 상부에 천판을 가지고 있다. 챔버(C)의 저부에는 배기구(171)가 형성되어 있다. 배기구(171)에는 배기 장치(173)가 접속되어 있다. 배기 장치(173)는 진공 펌프를 가지고, 진공 펌프를 작동시킴으로써 챔버(C) 내를 소정의 진공도까지 감압한다. 한편 챔버(C)의 측벽에는, 개폐에 의해 반입출구(174)로부터 웨이퍼(W)를 반입 또는 반출하기 위한 게이트 밸브(175)가 설치되어 있다.
재치대(102)의 처리 시에서의 상하 방향의 위치에 대응하는 챔버(C)의 주위에는, 환상 또는 동심 형상으로 연장되는 다이폴 링 자석(124)이 배치되어 있다.
이러한 구성에 의해, 재치대(102)와 샤워 헤드(116) 사이의 공간에는, 제 1 고주파 전원(110a)에 의해 수직 방향의 RF 전계가 형성되고, 또한 다이폴 링 자석(124)에 의해 수평 자계가 형성된다. 이들 직교 전자계를 이용하는 마그네트론 방전에 의해, 재치대(102)의 표면 근방에 고밀도의 플라즈마를 생성할 수 있다.
챔버(C)의 내부에는, CD 계측기의 일례로서 스캐터로메트리(190)가 설치되어 있다. 스캐터로메트리(190)는, 광파 산란 계측에 의해 에칭 중의 홀의 CD를 계측한다. CD 계측기의 다른 예로서는 엘립소메트리 또는 CD - SEM를 사용할 수도 있다.
제어부(201)는, 가스 공급원(120)에서의 가스 유량, 챔버(C) 내의 압력 등, 에칭 장치(1) 전체를 제어한다. 또한 제어부(201)는, 스캐터로메트리(190)에 의해 계측된 에칭 중의 홀의 CD값을 입력하고, 입력된 CD값에 기초하여, 성막 공정(도 5의 S20, S22, S24, S26)을 1 사이클로서, 사이클의 반복 횟수 또는 반복 시간을 산출한다. 이에 의하면, 계측된 CD값에 따라 사이클의 반복 횟수 또는 반복 시간을 가변으로 제어할 수 있다. 즉, 에칭 중의 실제의 홀의 형상을 모니터하고, 모니터 결과에 기초하여 상기 성막 공정의 반복 횟수를 가변으로 제어한다. 이에 의해, 에칭에 의해 형성된 홀의 실제의 형상에 따른 막 두께의 실리콘 함유층을 홀의 표면에 퇴적시킬 수 있다. 이에 의해, 홀 직경과 홀의 형상을 보다 정밀도 좋게 수복할 수 있다.
(성막 장치)
이어서, 기판 처리 시스템에 포함되는 성막 장치(2)의 일례에 대하여 도 11을 참조하여 설명한다. 도 11은 제 1 및 제 2 실시예에서 도 4 및 도 8의 단계(S14)의 ALD에 의한 성막 처리를 행하는 성막 장치(10A)의 구성예이다. 보다 구체적으로, 도 5의 순서도의 각 공정을 실행하는 성막 장치이다.
도 11에 도시한 성막 장치(10A)는 매엽식의 성막 장치이며, 전구체 가스를 공급하기 위한 처리 헤드를 가지는 것이다. 구체적으로, 성막 장치(10A)는 처리 용기(12A), 처리 용기(12A) 내에서 웨이퍼(W)를 보지하는 재치대(14A), 및 처리 용기(12A) 내에 반응성 가스의 플라즈마를 발생시키는 플라즈마 생성부(22A)를 가진다.
플라즈마 생성부(22A)는, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기(202), 및 마이크로파를 처리 용기(12A) 내로 도입하기 위한 래디얼 라인 슬롯 안테나(204)를 가지고 있다. 마이크로파 발생기(202)는, 도파관(206)을 개재하여 마이크로파의 모드를 변환하는 모드 변환기(208)에 접속되어 있다. 모드 변환기(208)는, 내측 도파관(210a) 및 외측 도파관(210b)을 가지는 동축 도파관(210)을 개재하여 래디얼 라인 슬롯 안테나(204)에 접속되어 있다. 마이크로파 발생기(202)에 의해 발생한 마이크로파는 모드 변환기(208)에서 모드 변환되고, 래디얼 라인 슬롯 안테나(204)에 도달한다. 마이크로파 발생기(202)가 발생하는 마이크로파의 주파수는 예를 들면 2.45 GHz이다.
래디얼 라인 슬롯 안테나(204)는, 처리 용기(12A)에 형성된 개구(120a)를 폐색하는 유전체창(212), 유전체창(212)의 직상(直上)에 설치된 슬롯판(214), 슬롯판(214)의 상방에 설치된 냉각 재킷(216), 및 슬롯판(214)과 냉각 재킷(216)의 사이에 배치된 유전체판(218)을 포함하고 있다. 슬롯판(214)은 대략 원판 형상을 가지고 있다. 슬롯판(214)에는 서로 직교 또는 교차하는 방향으로 연장되는 두 개의 슬롯홀을 포함하는 복수의 슬롯 쌍이, 당해 슬롯판(214)의 직경 방향 및 둘레 방향으로 배열되도록 형성되어 있다.
유전체창(212)은 웨이퍼(W)에 대면하도록 설치되어 있다. 슬롯판(214)의 중앙에는 내측 도파관(210a)이 접속되어 있고, 냉각 재킷(216)에는 외측 도파관(210b)이 접속되어 있다. 냉각 재킷(216)은 도파관으로서도 기능한다. 이에 의해, 내측 도파관(210a)과 외측 도파관(210b)의 사이를 전파되는 마이크로파는, 유전체판(218)을 투과 하여, 슬롯판(214)의 슬롯홀을 통하여 유전체창(212)에 전파되고, 유전체창(212)을 투과하여 처리 용기(12A) 내에 전파된다.
처리 용기(12A)의 측벽에는 반응성 가스의 공급구(120b)가 형성되어 있다. 공급구(120b)에는 반응성 가스의 공급원(220)이 접속되어 있다. 반응성 가스로서는, 상술한 도 5의 플라즈마 처리 공정에서, 실리콘 산화막을 성막할 경우에는 산화성의 가스, 예를 들면 산소(O2) 가스가 아르곤(Ar) 가스 등과 함께 공급된다. 또한, 실리콘 질화막을 성막할 경우에는, 질화성의 가스, 질소(N2) 가스 또는 암모니아(NH3) 가스가 아르곤(Ar) 가스 등과 함께 공급된다. 성막 장치(10a)에서는 이 반응성 가스가, 유전체창(212)의 하면을 표면파로서 전파되는 마이크로파의 전계 에너지에 의해 전리 및 해리됨으로써, 반응성 가스의 플라즈마가 생성된다. 이에 의해, 도 5에서의 플라즈마 처리 공정(단계(S24))이 웨이퍼(W)에 실행된다.
처리 용기(12A)의 저부에는 처리 용기(12A) 내의 가스를 배기하기 위한 배기구(120c)가 형성되어 있다. 배기구(120c)에는 압력 조정기(222)를 개재하여 진공 펌프(224)가 접속되어 있다. 이들 배기구(120c), 압력 조정기(222) 및 진공 펌프(224)가 배기 장치로서 설치되어 있다. 재치대(14A)에는 당해 재치대(14A)의 온도를 조절하기 위한 온도 조절기(226)가 접속되어 있다.
성막 장치(10a)는 제 1 전구체 가스, 제 2 전구체 가스 및 퍼지 가스를 분사하기 위한 분사구(240a)가 형성된 헤드부(240)를 더 구비하고 있다. 헤드부(240)는 지지부(242)를 개재하여 구동 장치(244)에 접속되어 있다. 구동 장치(244)는 처리 용기(12A)의 외측에 배치되어 있다. 구동 장치(244)에 의해, 헤드부(240)는 재치대(14A)에 대면하는 위치와, 처리 용기(12A) 내에 구획 형성된 퇴피 공간(120d)과의 사이에서 이동할 수 있다. 또한, 헤드부(240)가 퇴피 공간(120d) 내에 위치할 때에는, 셔터(247)가 이동하여 퇴피 공간(120d)을 격리한다.
지지부(242)는 분사구(240a)로 가스를 공급하기 위한 가스 공급로를 구획 형성하고 있고, 당해 지지부(242)의 가스 공급로에는 제 1 전구체 가스의 공급원(246), 제 2 전구체 가스의 공급원(248) 및 퍼지 가스의 공급원(250)이 접속되어 있다. 이들 공급원(246, 248, 및 250)은 모두 유량 제어 가능한 가스 공급원이다. 따라서, 헤드부(240)로부터는 제 1 전구체 가스, 제 2 전구체 가스 및 퍼지 가스를 선택적으로 웨이퍼(W)에 대하여 분사 가능하다. 이 헤드부(240) 및 상술한 배기 장치에 의해, 도 5에서의, 전구체 가스에 의한 가스 흡착 공정(단계(S20)), 퍼지 가스에 의한 제 1 및 제 2 배기 공정(단계(S22) 및 단계(S26))이 실행된다.
또한, 성막 장치(10A)는 제어부(256)를 구비한다. 제어부(256)는 마이크로파 발생기(202), 진공 펌프(224), 온도 조절기(226), 구동 장치(244) 및 가스 공급원(220, 246, 248, 250)에 접속되어 있다. 이에 의해, 제어부(256)는 마이크로파 출력, 처리 용기(12A) 내의 압력, 재치대(14A)의 온도, 헤드부(240)의 이동 및 반응성 가스, 제 1 전구체 가스, 제 2 전구체 가스, 퍼지 가스의 가스 유량 및 공급 타이밍을 각각 제어할 수 있다. 예를 들면, 가스 흡착 공정(단계(S20)) 그리고 제 1 배기 공정(단계(S22))을 행할 시에는, 웨이퍼(W) 상으로 헤드부(240)를 이동시켜, 각각의 공정을 행한다. 이 후, 헤드부(240)를 퇴피 공간(120d)으로 이동시킨다. 이어서, 상술한 반응성 가스에 의한 플라즈마 처리 공정(단계(S24))을 행하고, 이 후, 재차 헤드부(240)를 웨이퍼(W) 상으로 이동시켜 제 2 배기 공정(단계(S26))을 실행한다. 이들 공정이 미리 정해진 횟수 실행됨으로써 ALD 처리가 실행된다.
성막 장치(10A)의 헤드부(240)는 제 1 전구체 가스, 제 2 전구체 가스 및 퍼지 가스가 공급되는 소공간을 재치대(14A)와의 사이에 구획 형성할 수 있다. 또한, 처리 용기(12A) 내에는 상시 반응성 가스의 플라즈마를 생성해 둘 수 있다. 이러한 성막 장치에 의하면, 전구체 가스를 공급하는 공간을 작게 할 수 있고, 또한 상시 처리 용기(12A) 내에 플라즈마를 생성해 둘 수 있으므로, 높은 스루풋을 실현할 수 있다.
또한 제 1 전구체 가스로서는, BTBAS(bis-tertiaryl-buthyl-amino-silane)의 전구체 가스가 이용되어도 된다. 또한 제 2 전구체 가스로서는, 디클로로실란(DCS : Dichlorosilaned) DCS이 이용되어도 된다. 또한, 디클로로실란 대신에, 실란, 디실란, 메틸실란 H4 또는 PH3 가스가 이용되어도 된다. 또한 퍼지 가스로서는, 아르곤(Ar) 가스 또는 질소(N2) 가스 등이 사용된다.
이상, 첨부 도면을 참조하여 패턴 형성 방법 및 기판 처리 시스템의 적합한 실시예에 대하여 상세히 설명했지만, 패턴 형성 방법 및 기판 처리 시스템의 기술적 범위는 이러한 예에 한정되지 않는다. 패턴 형성 방법 및 기판 처리 시스템의 기술 분야에서의 통상의 지식을 가지는 자라면, 특허 청구의 범위에 기재된 기술적 사상의 범주에서 각종의 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 이들에 대해서도 당연히 패턴 형성 방법 및 기판 처리 시스템의 기술적 범위에 속한다. 또한, 상기 실시예 및 변형예가 복수 존재할 경우, 모순되지 않는 범위에서 조합할 수 있다.
본 발명에 따른 패턴 형성 방법에서 이용되는 성막 처리는, ALD법에 의한 성막 처리 외에 플라즈마 CVD에 의해 실행되어도 된다.
또한 본 발명에 따른 기판 처리 시스템에서는, 에칭 처리와 성막 처리는, 다른 처리 장치에서 각각 실행되었지만, 하나의 처리 장치에서 에칭 처리와 성막 처리의 양방의 처리를 실행해도 된다.
또한, 본 발명에 따른 기판 처리 시스템에서 처리되는 대상은, 웨이퍼에 한정되지 않고, 소정의 크기의 기판이어도 된다.
본 국제출원은 2012년 7월 11일에 출원된 일본특허출원 2012-155359호에 기초하는 우선권 및 2012년 7월 17일에 출원된 미국가출원 61/672399호에 기초하는 우선권을 주장하는 것이며, 그 모든 내용을 본 국제출원에 원용한다.
1 : 에칭 장치
2 : 성막 장치
3, 4 : 처리 장치
25 : 기판
26 : 실리콘 산화막
27 : 실리콘 질화막
28 : 폴리 실리콘 마스크
29 : 수복막
30 : 실리콘 함유막
200 : 기판 처리 시스템

Claims (9)

  1. 불화탄소(CF)계 가스를 포함하는 에칭 가스로부터 생성된 플라즈마에 의해, 마스크를 개재하여 기판 상의 실리콘 함유막을 에칭하여, 상기 실리콘 함유막에 소정 패턴의 홀을 형성하는 에칭 공정과,
    상기 에칭 공정에서 상기 실리콘 함유막에 소정 패턴의 홀을 형성한 후, 실리콘 화합물 가스를 사용하여 상기 소정 패턴의 홀의 표면에 흡착된 층을, 산화성 가스 또는 질화성 가스로부터 생성된 플라즈마에 의해 산화 또는 질화시켜, 상기 소정 패턴의 홀의 표면에 실리콘 산화막 또는 실리콘 질화막을 성막하는 성막 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 성막 공정은,
    상기 실리콘 화합물 가스로서 실리콘 함유의 전구체 가스를 공급하고, 상기 소정 패턴의 홀의 표면에 상기 전구체 가스에 포함되는 규소(Si)를 흡착시키는 흡착 공정과,
    반응성 가스를 공급하고, 상기 반응성 가스로부터 생성된 플라즈마에 의해, 상기 소정 패턴의 홀의 표면에 흡착된 층을 산화 또는 질화시켜, 상기 실리콘 산화막 또는 상기 실리콘 질화막을 성막하는 플라즈마 처리 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 성막 공정은,
    상기 흡착 공정 후로서 상기 플라즈마 처리 공정 전에 퍼지 가스를 공급하고, 상기 소정 패턴의 홀의 표면을 퍼지하는 제 1 배기 공정과,
    상기 플라즈마 처리 공정 후에 퍼지 가스를 공급하고, 상기 소정 패턴의 홀의 표면을 퍼지하는 제 2 배기 공정을 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 성막 공정은,
    상기 성막 공정에 포함되는 각 공정을 1 회씩 실행한 경우를 1 사이클로서, 미리 정해진 반복 횟수만큼 또는 미리 정해진 반복 시간 동안, 상기 사이클을 반복하여 실행하는 것을 특징으로 하는 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 에칭 공정 중, 상기 소정 패턴의 홀의 형상을 계측하는 계측 공정과,
    상기 계측 공정에 의한 계측 결과에 기초하여 반복 횟수 또는 반복 시간을 산출하는 제어 공정을 더 포함하고,
    상기 성막 공정은,
    상기 제어 공정에 의해 산출된 상기 반복 횟수만큼 또는 상기 반복 시간 동안, 상기 사이클을 반복하여 실행하는 것을 특징으로 하는 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 성막 공정은,
    상기 소정 패턴의 홀이 형성되는 실리콘 함유막의 종류에 따라, 상기 산화성 가스 또는 상기 질화성 가스 중 어느 하나로부터 선택된 반응성 가스를 공급하는 것을 특징으로 하는 패턴 형성 방법.
  7. 제 2 항에 있어서,
    상기 전구체 가스는 BTBAS(bis - tertiaryl - buthyl - amino - silane) 또는 디클로로실란(DCS : Dichlorosilane)인 것을 특징으로 하는 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 에칭 공정은,
    상기 소정 패턴의 홀을 형성한 후, 상기 마스크를 제거하는 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  9. 불화탄소(CF)계 가스를 포함하는 에칭 가스로부터 생성된 플라즈마에 의해, 마스크를 개재하여 기판 상의 실리콘 함유막을 에칭하고, 상기 실리콘 함유막에 소정 패턴의 홀을 형성하는 에칭 장치와,
    상기 에칭 장치에서 상기 실리콘 함유막에 소정 패턴의 홀을 형성한 후, 실리콘 화합물 가스를 사용하여 상기 소정 패턴의 홀의 표면에 흡착된 층을, 산화성 가스 또는 질화성 가스로부터 생성된 플라즈마에 의해 산화 또는 질화시켜, 상기 소정 패턴의 홀의 표면에 실리콘 산화막 또는 실리콘 질화막을 성막하는 성막 장치를 구비하는 기판 처리 시스템.
KR1020147034723A 2012-07-11 2013-07-10 패턴 형성 방법 및 기판 처리 시스템 KR102080246B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-155359 2012-07-11
JP2012155359A JP6001940B2 (ja) 2012-07-11 2012-07-11 パターン形成方法及び基板処理システム
US201261672399P 2012-07-17 2012-07-17
US61/672,399 2012-07-17
PCT/JP2013/068883 WO2014010630A1 (ja) 2012-07-11 2013-07-10 パターン形成方法及び基板処理システム

Publications (2)

Publication Number Publication Date
KR20150035593A KR20150035593A (ko) 2015-04-06
KR102080246B1 true KR102080246B1 (ko) 2020-02-21

Family

ID=49916080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147034723A KR102080246B1 (ko) 2012-07-11 2013-07-10 패턴 형성 방법 및 기판 처리 시스템

Country Status (6)

Country Link
US (1) US9279184B2 (ko)
JP (1) JP6001940B2 (ko)
KR (1) KR102080246B1 (ko)
CN (1) CN104380440B (ko)
TW (1) TWI576914B (ko)
WO (1) WO2014010630A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110420B2 (ja) * 2014-02-28 2017-04-05 ウォニク アイピーエス カンパニー リミテッド 窒化膜の製造方法及び窒化膜の圧縮応力の制御方法
JP6373150B2 (ja) 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
TWI593015B (zh) 2014-07-10 2017-07-21 東京威力科創股份有限公司 基板之高精度蝕刻方法
US9695512B2 (en) 2014-09-02 2017-07-04 Kabushiki Kaisha Toshiba Semiconductor manufacturing system and semiconductor manufacturing method
JP6378070B2 (ja) * 2014-12-15 2018-08-22 東京エレクトロン株式会社 成膜方法
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
KR101878665B1 (ko) * 2016-05-26 2018-07-18 참엔지니어링(주) 기판 처리 방법
JP7071175B2 (ja) 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
TWI754041B (zh) 2017-04-18 2022-02-01 日商東京威力科創股份有限公司 被處理體之處理方法
US11121027B2 (en) * 2017-12-08 2021-09-14 Tokyo Electron Limited High aspect ratio via etch using atomic layer deposition protection layer
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications
JP7004589B2 (ja) 2018-02-05 2022-02-10 東京エレクトロン株式会社 昇降機構、載置台及びプラズマ処理装置
US11320738B2 (en) * 2018-06-27 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and material for manufacturing semiconductor devices
JP7257883B2 (ja) * 2018-07-25 2023-04-14 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置
WO2022050198A1 (ja) * 2020-09-01 2022-03-10 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7045428B2 (ja) * 2020-09-02 2022-03-31 東京エレクトロン株式会社 被処理体を処理する方法
WO2023122557A1 (en) * 2021-12-20 2023-06-29 Lam Research Corporation Conformal silicon oxide deposition using aminosilane and chlorosilane precursors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251897A (ja) * 2007-03-30 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010103497A (ja) * 2008-09-29 2010-05-06 Tokyo Electron Ltd マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
JP4508893B2 (ja) * 2004-02-02 2010-07-21 エーエスエム インターナショナル エヌ．ヴェー． 半導体処理方法、半導体処理システム及び反応チャンバにガスを供給する方法
US20060099802A1 (en) * 2004-11-10 2006-05-11 Jing-Cheng Lin Diffusion barrier for damascene structures
MY148830A (en) * 2006-08-22 2013-06-14 Lam Res Corp Method for plasma etching performance enhancement
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP2008085092A (ja) * 2006-09-28 2008-04-10 Elpida Memory Inc 半導体装置の製造方法
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8236684B2 (en) 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
JP5392269B2 (ja) * 2009-01-28 2014-01-22 Ｊｓｒ株式会社 シリコン含有膜、樹脂組成物およびパターン形成方法
KR20100106127A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 반도체 소자의 제조 방법
JP2011176081A (ja) * 2010-02-24 2011-09-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251897A (ja) * 2007-03-30 2008-10-16 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010103497A (ja) * 2008-09-29 2010-05-06 Tokyo Electron Ltd マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2012049290A (ja) * 2010-08-26 2012-03-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN104380440A (zh) 2015-02-25
WO2014010630A1 (ja) 2014-01-16
JP2014017438A (ja) 2014-01-30
TWI576914B (zh) 2017-04-01
CN104380440B (zh) 2016-12-07
US9279184B2 (en) 2016-03-08
KR20150035593A (ko) 2015-04-06
US20150167163A1 (en) 2015-06-18
TW201417170A (zh) 2014-05-01
JP6001940B2 (ja) 2016-10-05

Similar Documents

Publication Publication Date Title
KR102080246B1 (ko) 패턴 형성 방법 및 기판 처리 시스템
TWI618135B (zh) 用於鹵化物驅氣的處理系統及方法
TWI598953B (zh) 蝕刻殘留物的移除
KR101909556B1 (ko) 실리콘-및-질소-함유 필름들에 대한 건식-식각
TWI459465B (zh) 電漿蝕刻方法
US9607811B2 (en) Workpiece processing method
US9324569B2 (en) Plasma etching method and plasma etching apparatus
US20150132968A1 (en) Dry-etch selectivity
TW201529898A (zh) 用於高深寬比溝槽的均等鎢蝕刻
KR20180051663A (ko) 원자 레벨 레졸루션 및 플라즈마 프로세싱 제어를 위한 방법들
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
WO2012173122A1 (ja) プラズマエッチング方法
WO2011025655A2 (en) Silicon-selective dry etch for carbon-containing films
WO2012011480A1 (ja) 層間絶縁層形成方法及び半導体装置
KR102280572B1 (ko) 플라즈마 처리 방법
KR102151278B1 (ko) 에칭 방법 및 에칭 장치
JP2019009403A (ja) プラズマ処理方法およびプラズマ処理装置
US10998223B2 (en) Method for processing target object
WO2022059440A1 (ja) エッチング方法、プラズマ処理装置、及び基板処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant