KR101878665B1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR101878665B1
KR101878665B1 KR1020160064730A KR20160064730A KR101878665B1 KR 101878665 B1 KR101878665 B1 KR 101878665B1 KR 1020160064730 A KR1020160064730 A KR 1020160064730A KR 20160064730 A KR20160064730 A KR 20160064730A KR 101878665 B1 KR101878665 B1 KR 101878665B1
Authority
KR
South Korea
Prior art keywords
film
substrate
plasma
chamber
gases
Prior art date
Application number
KR1020160064730A
Other languages
English (en)
Other versions
KR20170133669A (ko
Inventor
서영수
민석기
이준혁
한영기
변형석
이규상
Original Assignee
참엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 참엔지니어링(주) filed Critical 참엔지니어링(주)
Priority to KR1020160064730A priority Critical patent/KR101878665B1/ko
Priority to CN201610467283.XA priority patent/CN107437503A/zh
Publication of KR20170133669A publication Critical patent/KR20170133669A/ko
Application granted granted Critical
Publication of KR101878665B1 publication Critical patent/KR101878665B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 일면에 제1막 및 실린더 홀이 형성된 기판을 마련하는 과정, 상기 제1막의 일면 및 상기 실린더 홀의 내부면에 제2막을 형성하는 과정, 상기 실린더 홀의 입구부에 형성된 제2막의 일부를 식각하는 과정, 상기 제2막을 형성하는 과정과 상기 제2막의 일부를 식각하는 과정을 순차적으로 복수 회 반복하여 상기 제2막의 두께를 제어하는 과정을 포함하고, 실린더 구조의 커패시터 제조 시, 실린더 홀의 입구부에 형성되는 박막의 오버행을 원활하게 제거할 수 있는 기판 처리 방법이 제시된다.

Description

기판 처리 방법{Substrate processing method}
본 발명은 기판 처리 방법에 관한 것으로서, 더욱 상세하게는 실린더 구조의 커패시터 제조 시 실린더 홀의 입구부에 형성되는 오버행을 원활하게 제거할 수 있는 기판 처리 방법에 관한 것이다.
디램(DRAM)의 디자인 룰(Design Rule)이 점차 작아짐에 따라 셀 사이즈(Cell size)가 감소되고 있고 커패시터(Capacitor)의 면적이 축소되고 있다. 이러한 추세에 맞추어 소자의 동작에 요구되는 커패시터의 정전 용량을 확보하고자 커패시터의 하부 전극 유효 표면적을 증가시키는 방향으로 커패시터의 구조가 개선되고 있다. 이때, 하부 전극의 양면을 모두 이용하여 유효 표면적 증가의 효과를 가질 수 있는 커패시터의 개선된 구조에는 3차원 실린더 구조가 있다.
한편, 에이엘디 공정(Atomic Layer Deposition process, ALD process)은 복수의 반응물(공정 가스)을 기판에 순차적으로 공급하며 화학 흡착시켜 박막을 형성하는 공정이다. 에이엘디 공정으로 기판에 박막을 형성할 경우 기상 반응에 의한 오염을 배제할 수 있고, 에이엘디 공정으로 기판에 형성된 박막은 물리적인 특성과 전기적인 특성이 상당히 우수하다. 또한, 에이엘디 공정에 의하여, 우수한 막질의 박막을 매우 얇은 두께로 정밀하게 기판에 형성할 수 있기 때문에, 에이엘디 공정은 상술한 실린더 구조의 커패시터 제조 시 유전체막의 형성 등에 활용된다.
하지만, 커패시터의 실린더 홀 사이즈가 점차 작아짐에 따라, 에이엘디 공정으로 커패시터를 제조하더라도 실린더 홀의 입구부에 유전체막의 오버행(overhang)이 형성될 수 있다. 따라서, 종래에는 실린더 홀의 입구부에 형성된 오버행 제거를 위하여 별도의 열처리를 거쳐 박막을 응축시켰으나, 이의 방식으로 오버행을 완전히 제거하는 것은 매우 어렵다.
KR 10-2006-0000892 A
본 발명은 실린더 구조의 커패시터 제조 시 실린더 홀의 입구부에 형성되는 오버행을 원활하게 제거할 수 있는 기판 처리 방법을 제공한다.
본 발명은 실린더 구조의 커패시터 제조 시 기판에 데미지를 주지 않고 실린더 홀의 입구부에 형성되는 오버행을 제거할 수 있는 기판 처리 방법을 제공한다.
본 발명은 실린더 구조의 커패시터 제조 시 유전체막의 두께를 균일하게 형성할 수 있는 기판 처리 방법을 제공한다.
본 발명은 실린더 구조의 커패시터 제조 시 원하는 박막 층의 두께를 국부적으로 제어하여 균일하게 형성할 수 있는 기판 처리 방법을 제공한다.
본 발명의 실시 형태에 따른 기판 처리 방법은, 일면에 제1막 및 실린더 홀이 형성된 기판을 마련하는 과정; 상기 제1막의 일면 및 상기 실린더 홀의 내부면에 제2막을 형성하는 과정; 상기 실린더 홀의 입구부에 형성된 제2막의 일부를 식각하는 과정;을 포함한다.
상기 제2막의 일부를 식각하는 과정 이후에, 상기 제2막을 형성하는 과정과 상기 제2막의 일부를 식각하는 과정을 순차적으로 복수 회 반복하여 상기 제2막의 두께를 제어하는 과정;을 포함할 수 있다.
상기 제1막은 카본 함유 막, 실리콘 함유 막 및 그래핀 막 중 적어도 하나를 포함할 수 있고, 상기 실린더 홀의 내부면은 카본 함유 막, 실리콘 함유 막 및 그래핀 막 중 어느 하나의 막을 포함할 수 있다.
상기 제2막은 유전체 막을 포함할 수 있고, 상기 실린더 홀의 입구부에 형성된 제2막의 일부는 상기 제2막의 오버행을 포함할 수 있다.
상기 기판을 마련하는 과정은, 일면에 제1막 및 실린더 홀이 형성된 기판을 준비하는 과정; 서로 다른 복수의 가스 각각을 플라즈마 상태로 상기 기판 상에 독립적으로 공급 가능한 복수의 샤워 헤드가 구비된 챔버의 내부에 상기 기판을 지지하는 과정;을 포함할 수 있다.
상기 제2막을 형성하는 과정은, 상기 기판의 온도를 제어하는 과정; 상기 기판이 마련된 챔버의 내부 압력을 제어하는 과정; 상기 제2막의 형성을 위한 복수의 가스 각각의 플라즈마를 상기 기판에 공급하는 과정;을 포함할 수 있다.
상기 챔버의 내부에 구비된 복수의 샤워 헤드 각각을 이용하여 상기 복수의 가스 각각의 플라즈마를 상기 기판에 동시에 또는 순차적으로 공급할 수 있고, 상기 복수의 가스 각각의 플라즈마는 상기 챔버의 외부 또는 상기 샤워 헤드의 내부에서 생성할 수 있다.
상기 제2막의 일부를 식각하는 과정은, 상기 기판의 온도를 제어하는 과정; 상기 기판이 마련된 챔버의 내부 압력을 제어하는 과정; 상기 제2막의 식각을 위한 복수의 가스 각각의 플라즈마를 상기 기판에 공급하는 과정;을 포함할 수 있다.
상기 챔버의 내부에 구비된 복수의 샤워 헤드 각각을 이용하여 상기 복수의 가스 각각의 플라즈마를 상기 기판에 동시에 또는 순차적으로 공급할 수 있고, 상기 복수의 가스 각각의 플라즈마는 상기 챔버의 외부 또는 상기 샤워 헤드의 내부에서 생성할 수 있다.
본 발명의 실시 형태에 따르면, 실린더 구조의 커패시터 제조 시 기판에 데미지를 주지 않으면서 실린더 홀의 입구부에 형성되는 오버행을 원활하게 제거할 수 있다. 이에 따라, 원하는 박막 예컨대 유전체막의 두께를 국부적으로 제어하여, 그 두께를 균일하게 형성할 수 있다. 이로부터 공정의 신뢰성을 향상시킬 수 있고, 커패시터의 품질을 확보할 수 있다.
예컨대 에이엘디 공정을 이용한 실린더 구조의 커패시터 제조 시, 복수의 가스와 이의 플라즈마를 독립적으로 공급 가능한 복수의 샤워 헤드가 구비된 챔버 내부에 기판을 마련하고, 박막 증착과 오버행 식각을 순서대로 반복하여 실시한다.
이로부터 박막을 형성하는 동안 실린더 홀의 입구부에 형성된 오버행을 기판에 데미지를 주지 않으면서 원활하게 제거할 수 있고, 원하는 박막 예컨대 유전체막의 두께를 국부적으로 제어하여 균일하게 형성할 수 있고, 실린더 홀의 입구부를 포함한 기판 상의 전체 영역에 다층 박막을 균일한 두께로 형성할 수 있다.
도 1은 본 발명의 실시 예에 따른 기판 처리 방법의 공정도이다.
도 2는 본 발명의 실시 예에 따른 기판 처리 방법의 순서도이다.
도 3은 본 발명의 실시 예에 따른 기판 처리 장치의 개략도이다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니고, 서로 다른 다양한 형태로 구현될 것이다. 단지 본 발명의 실시 예는 본 발명의 개시가 완전하도록 하고, 해당 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시 예를 설명하기 위하여 도면은 과장될 수 있고, 도면상에서 동일한 부호는 동일한 요소를 지칭한다.
본 발명은 실린더 구조의 커패시터 제조 시 실린더 홀의 입구부에 형성되는 오버행을 원활하게 제거할 수 있는 기판 처리 방법에 관한 것이다. 이하에서는, 반도체의 메모리 소자 제조부문의 실린더 구조 커패시터 제조 공정을 기준으로 하여, 실시 예를 상세하게 설명한다. 그러나 본 발명은 디스플레이 장치나 반도체 소자의 제조 시, 기판 상에 각종 박막을 적층 형성하는 각종 공정에도 다양하게 적용될 수 있다.
이하에서 본 실시 예를 설명하기 위해 사용되는 용어 중, '상부'는 설명하고자 하는 대상의 윗부분을 지칭한다. 그리고 '하부'는 설명하고자 하는 대상의 아랫부분을 지칭한다. 이처럼 '상부'와 '하부'는 설명하려는 대상의 일부분이다. 또한, '내측'은 설명하고자 하는 대상으로 둘러싸인 내부의 공간이나 설명하고자 하는 대상의 내부를 지칭하고, '외측'은 설명하고자 하는 대상을 둘러싸고 있는 외부의 공간을 지칭한다. 또한, '상에'는 설명하고자 하는 대상의 외측에서 설명하고자 하는 대상의 상부면에 직접 접촉 가능한 위치이거나, 설명하고자 하는 대상의 외측에서 설명하고자 하는 대상의 상부면에 마련된 다른 매체나 물질 또는 매개를 통하여 적층될 수 있는 위치를 지칭한다. 상술한 용어의 정의는 실시 예의 이해를 돕기 위한 것이고 본 발명의 제한을 위한 것이 아니다.
도 1은 본 발명의 실시 예에 따른 기판 처리 방법의 공정도이다. 이때, 도 1의 (a), (b), (c), (d) 및 (e)는 그 순서대로 기판을 마련하는 과정, 제2막을 형성하는 과정, 제2막의 일부를 식각하는 과정, 제2막 형성을 반복하는 과정, 제2막 식각을 반복하는 과정을 보여주는 공정도이다. 그리고 도 1의 (f)는 제2막 두께를 제어한 후 후속하여 제3막을 형성하는 과정을 보여주는 공정도이다. 또한, 도 2는 본 발명의 실시 예에 따른 기판 처리 방법의 순서도이다.
도 1 및 도 2를 참조하여 본 발명의 실시 예에 따른 기판 처리 방법을 상세하게 설명한다. 본 발명의 실시 예에 따른 기판 처리 방법은, 일면에 제1막(20) 및 실린더 홀(30)이 형성된 기판(10)을 마련하는 과정, 제1막(20)의 일면 및 실린더 홀(30)의 내부면에 제2막(40)을 형성하는 과정, 실린더 홀의 입구부(31)에 형성된 제2막의 일부(41)를 식각하는 과정을 포함한다. 또한, 본 발명의 실시 예에 따른 기판 처리 방법은, 제2막의 일부(41)를 식각하는 과정 이후에, 제2막(40)을 형성하는 과정과 제2막의 일부(41)를 식각하는 과정을 순차적으로 복수 회 반복하여, 제2막(40)의 두께를 제어하는 과정을 포함할 수 있다.
우선, 일면에 제1막(20) 및 실린더 홀(30)이 형성된 기판을 마련(S100)하는 과정을 실시한다. 이때, 제1막(20)은 카본 함유 막, 실리콘 함유 막, 그래핀 막 중 적어도 하나를 포함할 수 있다. 또한, 실린더 홀(30)은 산소 함유 가스 및 불소 함유 가스 중 적어도 어느 하나의 플라즈마를 이용하여 제1막(20)의 일부를 식각하여 형성할 수 있고, 실린더 홀(30)의 내부면은 카본 함유 막, 실리콘 함유 막, 그래핀 막 중 어느 하나를 포함하도록 형성될 수 있다. 물론, 제1막(20)과 실린더 홀(30)은 상기한 막들 외에 기판(10) 상에 형성 가능한 다양한 막 중 어느 하나에 의하여 형성될 수도 있다.
일면에 제1막(20) 및 실린더 홀(30)이 형성된 기판을 마련하는 과정은, 일면에 제1막(20)과 실린더 홀(30)이 형성된 기판(10)을 준비하는 과정, 복수의 가스 각각을 플라즈마 상태로 기판(10)에 공급 가능한 복수의 샤워 헤드 예컨대 다중 구조 또는 이중 구조의 샤워 헤드가 구비된 챔버의 내부에 기판(10)을 지지하여 마련하는 과정을 포함한다.
일면에 제1막(20)과 실린더 홀(30)이 형성된 기판(10)을 준비하기 위해, 기판(10)의 일면에 카본 함유 막 및 실리콘 함유 막 중 적어도 하나의 막을 적층하여 다층 박막을 형성하고, 다층 박막의 일면을 일부 식각하여 홀을 형성하고, 다층 박막의 일면과 홀의 내부면에 그래핀 막을 적층하여, 기판(10)의 일면에 제1막(20)과 실린더 홀(30)을 형성한다.
즉, 기판(10)의 일면 예컨대 소정의 하부 구조가 형성된 반도체 기판(wafer)의 상부면에 제1희생막(21) 및 제2희생막(22)을 형성한다. 이때, 제1희생막(21)은 카본 함유 막 예컨대 a-C:H 막 또는 SOC(Spin On Carbon) 막으로 형성하고, 제2희생막(22)은 실리콘 함유 막 예컨대 실리콘 옥사이드 막으로 형성한다. 또한, 제1희생막(21) 및 제2희생막(22)은 실린더 구조의 하부 전극이 형성될 영역을 마련하기 위하여 소정의 두께로 형성할 수 있고, 예컨대 15000Å 이상의 두께로 형성할 수 있다.
그리고, 제2희생막(22)의 일면 예컨대 상부면에 제1하드 마스크막(23), 제2하드 마스크막(미도시), 제3하드 마스크막(미도시)을 순서대로 적층 형성하고, 제3하드 마스크막의 상부면에 감광막 패턴(미도시)을 형성한다. 이때, 제1하드 마스크막(23)은 예를 들어 실리콘 나이트라이드 막으로 형성한다. 제2하드 마스크막은 예를 들어 a-C:H 막 또는 SOC 막 등의 카본 함유 막으로 형성한다. 제3하드 마스크막은 예컨대 실리콘 옥사이드 막 또는 실리콘 나이트라이드 막으로 형성한다. 감광막 패턴은 실린더 구조의 하부 전극이 형성될 영역이 노출되도록 패터닝한다. 이에 의하여, 기판(10)의 일면 예컨대 상부면에 카본 함유 막과 실리콘 함유 막에 의한 다층 박막을 적층 형성할 수 있다.
그리고, 감광막 패턴을 식각 마스크로 불소 함유 가스의 플라즈마를 이용하여 제3하드 마스크막을 식각하고, 제3하드 마스크막을 식각 마스크로 산소 함유 가스의 플라즈마를 이용하여 제2하드 마스크막을 식각하며, 이와 함께 감광막 패턴을 제거하고, 제2하드 마스크막을 식각 마스크로 불소 함유 가스의 플라즈마를 이용하여 제1하드 마스크 막(23)과 제2희생막(22)을 식각하며, 이와 함께 제3하드 마스크막을 제거하고, 제1하드 마스크막(23)을 식각 마스크로 산소 함유 가스의 플라즈마를 이용하여 제1희생막(21)을 식각하면서 제2하드 마스크막을 제거한다. 이때, 제1희생막(21), 제2희생막(22), 제1하드 마스크막(23)은 기판(10)의 일면에 수직 프로파일을 유지할 수 있다. 이에 의하여, 기판(10)의 일면 예컨대 상부면에 실린더 구조의 하부 전극 형성을 위한 홀을 식각 형성할 수 있다.
그리고, 수직 프로파일을 유지하고 있는 다층 박막의 일면과 홀의 내부면에 시드막(24)을 형성하고, 이를 블랭킷 식각하여 홀의 내부면에 형성된 시드막(24)만을 잔류시키고, 커패시터의 하부 전극으로 이용되는 전기 도전성 막 예컨대 그래핀 막을 다층 박막의 일면 및 홀의 내부면의 시드막(24)에 적층 형성한다. 이때, 시드막(24)은 예컨대 실리콘 나이트라이드 막으로 형성하고, 그래핀 막(25)은 예컨대 CxHy의 탄화수소 화합물을 이용하여 형성한다. 이에 의하여, 도 1의 (a)에 도시된 바와 같이, 기판(10)의 일면에 제1막(20) 및 실린더 홀(30)을 형성할 수 있다.
일면에 제1막(20)과 실린더 홀(30)이 형성된 기판(10)을 준비한 후, 복수의 가스 각각을 플라즈마 상태로 기판(10)에 공급 가능한 복수의 샤워 헤드가 구비된 챔버의 내부에 기판(10)을 지지하여 마련한다.
이때, 기판(10)은 챔버의 내측 하부에 형성된 지지부에 안착되고, 챔버의 내측 상부에 형성된 복수의 샤워 헤드 예컨대 이중 구조의 샤워 헤드와 마주볼 수 있다. 한편, 이중 구조의 샤워 헤드는 플라즈마 상태로 여기된 복수의 가스를 동시에 또는 순서대로 기판(10) 상에 분사 가능하도록 마련될 수 있다.
이후, 제1막의 일면 및 실린더 홀의 내부면에 제2막을 형성(S200)하는 과정을 실시한다. 이때, 제2막(40)은 유전체 막을 포함할 수 있고, 예컨대 유전체 막은 ZrO2-Al2O3-ZrO2 막, ZrO2-ZrO2-Al2O3 막, Oxide-Nitride-Oxide 막, Nitride-Oxide 막 중 어느 하나의 막을 포함할 수 있다. 또는, 유전체 막은 지르코늄 옥사이드(ZrO3), 하프늄 옥사이드(HfO2), 라듐 옥사이드(La2O5), 탄탈륨 옥사이드(Ta2O5), 스트론튬티타늄 옥사이드(SrTiO3) 중 어느 하나의 막을 포함할 수 있다. 즉, 유전체 막은 옥사이드 계열의 막이거나, 나이트라이드 계열의 막이거나, 복수의 적층 구조를 가지는 막일 수 있다. 한편, 실린더 홀(30)의 내부면에 제2막(40)을 형성하는 과정에서 실린더 홀의 입구부(31)에는, 도 1의 (b)에 도시된 바와 같이, 제2막(40)의 오버행이 돌출 형성될 수 있다.
제1막(20)의 일면 및 실린더 홀(30)의 내부면에 제2막(40)을 형성하는 과정은, 기판(10)의 온도를 제어하는 과정, 기판(10)이 마련된 챔버의 내부압력을 제어하는 과정, 제2막(40)의 형성을 위한 복수의 가스 각각의 플라즈마를 기판(10)상에 공급하는 과정을 포함할 수 있다.
기판(10)의 온도를 제어하기 위해, 기판(10)이 마련된 챔버의 내부에는 히터가 구비될 수 있고, 이를 이용하여 기판(10)의 온도를 예컨대 150℃ 내지 400℃ 범위의 온도로 제어할 수 있다. 기판(10)의 온도를 예컨대 150℃ 미만으로 제어하면, 제2막(40)의 증착이 어려울 수 있다. 기판(10)의 온도를 예컨대 400℃ 초과로 제어하면, 제2막(40)이 손상될 수 있다. 기판(10)의 상술한 온도 범위는 기판(10) 상에 제2막(40)을 원활하게 형성하기 위한 증착 온도에 해당하며 제2막(40)의 재질에 따라 다양할 수 있다.
기판(10)이 마련된 챔버의 내부 압력을 제어하기 위해, 기판(10)이 마련된 챔버의 일측에 연결된 진공 펌프를 이용하여, 기판(10)이 마련된 챔버의 내부 압력을 20mTorr 이하의 압력으로 제어할 수 있다. 상세하게는, 기판(10)이 마련된 챔버의 내부 압력을 3mTorr 내지 20mTorr 범위의 압력으로 제어할 수 있다. 기판(10)이 마련된 챔버의 내부 압력을 3mTorr 미만으로 제어하면, 구조적으로 제2막(40)의 증착이 어려울 수 있다.
이처럼 기판(10)을 저온으로 제어하고, 기판(10)이 마련된 챔버의 내부 압력을 저압으로 제어한 후, 제2막(40)의 형성을 위한 복수의 가스 각각의 플라즈마를 기판(10) 상에 공급하면서 플라즈마 화학증착(Plasma Enhanced Chemical Vapor De position, PECVD)을 실시한다. 이때, 복수의 가스는 제2막(40)의 증착을 위한 증착 가스를 포함할 수 있고, 증착 가스는 제2막(40)의 형성을 위한 복수의 성분을 각각 함유하는 복수의 증착 가스일 수 있고, 복수의 증착 가스 중 어느 하나는 산소 함유 가스일 수 있다. 한편, 기판(10) 상에 복수의 가스 각각의 플라즈마가 공급되는 동안 기판(10)에는 소정의 바이어스 전원이 인가될 수도 있다.
제2막(40)의 형성을 위한 복수의 가스 각각의 플라즈마를 기판(10) 상에 공급하기 위해, 기판(10)이 마련된 챔버의 내측 상부에 구비된 이중 구조의 샤워 헤드 중 어느 하나를 이용하여, 샤워 헤드의 내부에 제2막(40)의 형성을 위한 복수의 증착 가스 중 어느 하나를 공급받아 플라즈마 상태로 여기한 후, 이를 기판(10) 상에 공급 또는 분사한다. 또한, 기판(10)이 마련된 챔버의 내측 상부에 구비된 이중 구조의 샤워 헤드 중 다른 하나를 이용하여, 샤워 헤드의 내부에 예컨대 유전체 막의 형성을 위한 복수의 증착 가스 중 다른 하나를 플라즈마 상태로 공급받아서 이를 기판(10) 상에 공급 또는 분사한다. 이의 과정으로 제1막(20)의 일면 예컨대 상부면과 실린더 홀(30)의 내부면 상에 고품위 유전체 막을 증착할 수 있다.
이때, 챔버의 내부에 구비된 복수의 샤워 헤드 각각을 이용하여 복수의 증착 가스 각각의 플라즈마를 기판(10) 상에 공급하는 것은 동시에 실시되거나 순차적으로 실시될 수 있다. 또한, 기판(10)으로 공급되는 각각의 증착 가스의 플라즈마는 앞서 설명한 바와 같이 챔버의 외부에서 생성되어 샤워 헤드로 공급된 후 기판으로 공급되거나, 샤워 헤드의 내부에서 생성된 후 기판으로 공급될 수 있다.
이후, 실린더 홀의 입구부에 형성된 제2막의 일부를 식각(S300)하는 과정을 실시한다. 이때, 실린더 홀의 입구부(31)에 형성된 제2막의 일부(41)는 제2막(40)의 오버행(overhang)을 포함할 수 있다.
실린더 홀의 입구부(31)에 형성된 제2막의 일부(41)를 식각하는 과정은, 기판(10)의 온도를 제어하는 과정, 기판(10)이 마련된 챔버의 내부압력을 제어하는 과정, 제2막(40)의 식각을 위한 복수의 가스 각각의 플라즈마를 기판(10) 상에 공급하는 과정을 포함할 수 있다.
기판(10)의 온도를 제어하기 위해, 기판(10)이 마련된 챔버 내에 구비된 히터를 이용하여, 기판(10)의 온도를 150℃ 내지 400℃ 범위로 제어할 수 있다. 예컨대 기판(10)의 온도를 150℃ 미만으로 제어하면, 제2막(40)의 식각이 어려울 수 있다. 기판(10)의 온도를 400℃ 초과로 제어하면, 제2막(40)이 손상될 수 있다. 이때의 온도 범위는 기판(10) 상에 형성된 제2막(40)을 식각하기 위한 식각 온도에 해당하며 제2막(40)의 재질에 따라 다양할 수 있다.
기판(10)이 마련된 챔버의 내부 압력을 제어하기 위해, 챔버에 구비된 진공 펌프를 이용하여, 기판(10)이 마련된 챔버의 내부 압력을 20mTorr 이하의 압력으로 제어할 수 있고, 또는, 3mTorr 내지 20mTorr 범위의 압력으로 제어할 수 있다. 기판(10)이 마련된 챔버의 내부 압력을 3mTorr 미만으로 제어하면, 구조적으로 제2막(40)의 증착이 어려울 수 있다.
이와 같이, 기판(10)을 저온으로 제어하고, 기판(10)이 마련된 챔버의 내부 압력을 저압으로 제어한 후, 제2막(40)의 식각을 위한 복수의 가스 각각의 플라즈마를 기판에 공급하여 제2막의 일부(41) 예컨대 오버행을 식각한다.
이때, 복수의 가스는 제2막(40)의 식각에 사용 가능한 복수의 식각 가스를 포함할 수 있고 이들 중 적어도 하나는 불소 함유 가스일 수 있다. 한편, 기판(10) 상에 복수의 가스 각각의 플라즈마가 공급되는 동안 기판(10)에는 소정의 바이어스 전원이 인가될 수 있다.
이때, 챔버의 내부에 구비된 복수의 샤워 헤드 각각을 이용하여 복수의 식각 가스 각각의 플라즈마를 기판(10) 상에 공급할 수 있고, 이의 과정은 동시에 실시되거나 순차적으로 실시될 수 있다. 또한, 기판(10)으로 공급되는 각각의 식각 가스의 플라즈마는 챔버의 외부에서 생성하여 복수의 샤워 헤드 중 어느 하나에 공급한 이후 기판(10) 상에 공급하거나, 복수의 샤워 헤드 중 다른 하나의 내부에서 생성한 후 기판(10) 상에 공급할 수 있다. 이의 과정으로, 실린더 홀(30)의 입구부에 형성된 제2막(40)의 두께를 제1막(20)의 일면에 형성된 제2막(40)의 나머지 부분의 두께에 맞추어 균일하게 제어할 수 있다.
이후, 제2막을 형성하는 과정과 제2막의 일부를 식각하는 과정을 순차적으로 복수 회 반복하거나 적어도 일 회 반복하여 제2막의 두께를 제어(S400)하는 과정을 실시한다.
즉, 앞의 과정들을 통하여 도 1의 (b) 및 (c)에 도시된 것처럼, 제1막(20)의 일면과 실린더 홀(30)의 내부면에 제2막(40)을 형성하고, 실린더 홀의 입구부(31)에 형성된 제2막의 일부(41)를 제거하는 일련의 과정을 1회 실시하여, 제2막(40)의 두께가 제1두께(d1)로 제어되면, 도 1의 (d) 및 (e)에 도시된 것처럼, 제1두께(d1)를 가진 제2막(40)의 일면과 실린더 홀(30)의 내부면에 제2막(40)을 형성하고, 실린더 홀의 입구부(31)에 형성된 제2막의 일부(41)를 제거하는 일련의 2회차 과정을 실시하여, 제2막(40)의 두께를 제2두께(d2)로 제어한다. 그리고, 제2막(40)의 증착과 오버행의 식각을 여러 번 반복하여 제2막(40)의 두께를 균일하게 제어하면서 원하는 두께로 형성할 수 있다. 제2막(40)의 형성이 완료되면 챔버에 잔류하는 가스나 부산물 입자를 제거하고, 상기의 과정을 종료할 수 있다.
이때, 상기의 과정들은 이중 구조의 샤워 헤드가 구비된 챔버의 내부에 기판(10)이 안착된 상태에서, 기판(10)의 승강이나 로딩 및 언로딩 등 이동없이 연속하여 실시될 수 있다. 한편, 제2막(40)의 증착 및 식각 시에 공정 가스의 플라즈마 형성을 위하여 사용되는 전원은 최대 3kW의 범위 내에서 다양하게 조절 가능하다.
이후, 제2막(40)의 일면 및 실린더 홀(30)의 내부면에 제3막(50)을 형성하는 과정을 실시한다. 이 과정은, 제2막(40)의 적어도 일부를 식각하는 과정 이후에 실시하거나, 제2막(40)의 두께를 제어하는 과정 이후에 실시할 수 있다.
즉, 제2막(40)의 증착과 오버행의 식각을 1회차 실시한 이후, 제1두께(d1)로 제어된 제2막(40) 상에 제3막(50)을 형성할 수 있다. 또는, 제2막(40)의 증착과 오버행의 식각을 2회차 반복하여 실시한 이후, 제2두께(d2)로 제어된 제2막(40) 상에 제3막(50)을 형성할 수 있다. 또는, 제2막(40)의 증착과 오버행의 식각을 복수회차 반복하여 실시한 이후, 도 1의 (f)에 도시된 바와 같이, 원하는 두께(dk)로 제어된 제2막(40) 상에 제3막(50)을 형성할 수 있다. 이때, 제3막(50)의 형성 과정은 후속 공정을 위한 별도의 장치로 기판(10)을 이송한 이후 실시할 수 있다.
제3막(50)을 형성하기 위해, 실린더 홀(30)이 매립되도록 제2막(40) 상에 제3막(50)을 형성하는 과정을 실시한다. 예컨대 소정 온도로 기판(10)의 온도를 제어하고, 소정 압력으로 기판(10)이 마련된 별도의 장치의 내부 압력을 제어하고, 제2막(40) 상에 소정의 시드막을 형성한 후, 소정의 공정 가스와 열 또는 플라즈마를 형성하여 제3막(50)을 증착한다. 또는, 소정 온도로 기판(10)의 온도를 제어하고, 소정 압력으로 기판(10)이 마련된 별도의 장치의 내부 압력을 제어하고, 제2막(40) 상에 소정의 공정 가스와 열 또는 플라즈마를 형성하여 제3막(50)을 증착한다. 이때, 제3막(50)은 실리콘 함유 막, 금속 함유 막 및 그래핀 막 중 하나를 포함하는 전기 도전성 막으로서 상부 전극의 역할을 수행 가능한 각종 막일 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 기판 처리 방법은 이중 구조의 샤워 헤드를 가진 챔버 예컨대 듀얼 플라즈마 소스 챔버를 이용한 디램(DRAM)의 캡 공정 등에 적용되어 고집적화된 커패시터의 유전체 막을 증착함에 있어, 기판이나 소자에 손상을 주지 않으면서 유전체 막의 증착과 식각을 반복하여 균일한 두께의 유전체 막을 고품질로 형성할 수 있다.
본 발명의 이해를 돕기 위하여, 본 발명의 실시 예에 따른 기판 처리 방법이 적용되는 장치의 실시 예를 설명한다.
도 3은 본 발명의 실시 예에 따른 기판 처리 장치의 개략도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 기판 처리 장치는, 내부에 반응 공간을 가지는 챔버(100), 기판(10)을 지지하도록 챔버(100)의 내측 하부에 형성되는 지지부(200), 기판(10)을 처리하기 위한 복수의 가스를 공급 가능하게 형성되는 공급부(300), 공급부(300)에서 공급받은 복수의 가스를 분배하여 챔버(100)의 반응 공간으로 각각 공급 가능하게 형성되고, 지지부(200)를 마주보도록 챔버(100)의 내측 상부에 배치되는 분배부(400), 복수의 가스 중 어느 하나에 플라즈마를 형성 가능하도록 분배부(400)의 적어도 일부에 연결되는 제1플라즈마 생성기(500), 복수의 가스 중 다른 하나에 플라즈마를 형성 가능하도록 공급부(300)의 외측 소정 영역에 형성되고 제1플라즈마 생성기(500)보다 높은 밀도의 플라즈마를 생성 가능한 제2플라즈마 생성기(600)를 포함한다.
기판(10)은 반도체 소자 제조용의 실리콘 기판이나, 디스플레이 장치 제조용의 글라스 기판 등을 포함할 수 있다. 기판(10)의 형상은 원판 형상이나 사각판 형상 등 다양할 수 있다.
복수의 가스는 증착 가스 및 식각 가스를 포함할 수 있다. 이때, 증착 가스는 복수일 수 있고, 예컨대 제1증착 가스와 제2증착 가스 등을 포함할 수 있다. 복수의 증착 가스는 각각이 함유하고 있는 성분원소가 서로 다를 수 있고, 이들 중 어느 하나는 예컨대 산소를 함유하는 가스일 수 있다. 이때, 이들 가스에는 캐리어 가스로서 예컨대 아르곤 가스 등의 불활성 가스가 혼입될 수 있다.
또한, 식각 가스는 복수일 수 있고, 예컨대 제1식각 가스와 제2식각 가스 등을 포함할 수 있다. 복수의 식각 가스는 각각 함유하고 있는 성분원소가 서로 다를 수 있고, 이들 중 어느 하나는 예컨대 불소 함유 가스일 수 있다. 이때, 이들 가스에는 캐리어 가스로서 예컨대 아르곤 가스 등의 불활성 가스가 혼입될 수 있다.
본 실시 예를 설명함에 있어 특별히 증착 가스와 식각 가스를 구분할 필요가 없는 경우, 제1증착 가스와 제1식각 가스를 '제1공정 가스'라 통칭하고, 제2증착 가스와 제2식각 가스를 '제2공정 가스'라 통칭한다. 또한, 제1공정 가스와 제2공정 가스를 '공정 가스'라 통칭한다.
한편, 박막의 증착과 식각에 사용되는 가스의 성분원소는 박막의 성분에 따라 다양할 수 있고, 본 발명은 이를 특정 성분원소로 특별히 한정하지 않는다. 또한, 본 발명의 요지를 모호하게 하지 않기 위하여 실시 예에서는 복수의 가스에 대한 상세한 설명은 생략한다.
챔버(100)는 예컨대 반응 챔버로서, 소정의 반응 공간을 마련하고 이를 기밀하게 유지시킨다. 챔버(100)는 반응부(100a)와 덮개(100b)를 포함할 수 있다. 반응부(100a)는 소정의 평면 형상인 바닥부, 바닥부의 가장자리를 따라 상향 연장된 측벽부를 포함할 수 있고, 바닥부와 측벽부의 사이에 소정의 공간이 마련될 수 있다. 덮개(100b)는 반응부(100a)의 형상에 대응하는 형상으로 형성되어, 반응부(100a)의 상부에 장착될 수 있다. 덮개(100b)가 반응부(100a)에 장착됨에 따라, 챔버(100)의 내부에 반응 공간이 마련될 수 있고 반응 공간의 기밀이 유지될 수 있다. 이때, 반응 공간은 그 형상이 기판(10)의 형상에 대응하며, 예컨대 원통 형상일 수 있다.
한편, 반응부(100a)의 하부를 관통하여 배기관(110)이 장착될 수 있고, 배기관(110)에는 배기수단(미도시)이 연결될 수 있다. 배기수단은 예컨대 터보 분자 펌프나 이온 펌프 또는 크라이오 펌프 등 각종 진공 펌프를 포함할 수 있다. 진공 펌프에 의하여, 챔버(100)의 반응 공간은 소정의 압력 예컨대 0.1mTorr 정도의 압력까지 진공 제어될 수 있다.
또한, 챔버(100)의 내측 상부에 분배부(400)와 챔버(100)를 절연시키기 위한 절연체(120)가 형성될 수 있다. 이때, 절연체(120)는 분배부(400)의 상부면과 측면을 감싸도록 챔버(100)와 분배부(400) 사이에 형성될 수 있다.
지지부(200)는 챔버(100)의 내측 하부에 마련되며, 분배부(400)와 대향하는 위치에 설치된다. 지지부(200)에는 기판(10)이 안착되어 지지되기 용이하도록 정전 척이나 진공 척 등이 마련될 수 있다. 이에, 기판(10)은 정전 척에 의해 흡착 지지되거나, 진공 척에 의해 흡착 지지될 수 있다. 지지부(200)는 상부면이 기판(10)의 형상에 대응되는 형상으로 마련될 수 있다. 예컨대 지지부(200)는 상부면이 원형으로 마련될 수 있다. 이때, 지지부(200)의 상부면 크기는 기판(10)보다 크게 제작될 수 있다.
지지부(200)는 하부에 승강부(210)가 마련된다. 승강부(210)는 지지부(200)를 분배부(400)에 대하여 전진 및 후퇴시키는 역할을 한다. 승강부(210)에 의하여 지지부(200)에 안착된 기판(10)이 분배부(300)에 근접하도록 위치할 수 있다. 지지부(200)는 바이어스 전원(220)에 접속될 수 있다. 바이어스 전원(220)은 기판(10)에 입사되는 이온의 에너지를 제어할 수 있다.
한편, 지지부(200)는 내부에 히터(미도시)가 마련될 수 있다. 히터는 예컨대 할로겐 램프를 포함할 수 있다. 히터는 원하는 온도로 발열하며 복사에너지를 이용하여 기판(10)의 온도를 제어할 수 있다. 또한, 지지부(200)는 내부에 냉각관(미도시)이 마련될 수 있다. 냉각관은 냉매를 내부에 순환시키며 기판(10)을 냉각시키는 방식으로 기판(10)의 온도 제어를 보조할 수 있다. 이에, 기판(10)을 처리하는 각종 공정(박막 증착 및 식각 등)이 원하는 온도에서 안정적으로 실시될 수 있다.
공급부(300)는 복수의 가스를 각각 저장하는 복수개의 가스 저장원(미도시), 가스 저장원들로부터 가스를 공급받아 분배부(400)로 안내하는 복수의 가스 공급관을 포함한다. 이때, 복수의 가스 공급관은 예컨대 제1가스 공급관(310)과 제2가스 공급관(320)을 포함할 수 있고, 제1가스 공급관(310) 및 제2가스 공급관(320) 각각에는 가스의 공급을 제어 가능한 밸브 및 질량 흐름기 등이 마련될 수 있다.
제1가스 공급관(310)은 챔버(100)의 상부 중심을 관통하여 분배부(400)의 제1영역(S1)에 연결될 수 있고, 제2가스 공급관(320)은 챔버(100)의 상부 가장자리를 관통하여 분배부(400)의 제2영역(S2)에 연결될 수 있다. 제1가스 공급관(310)의 개수는 적어도 하나일 수 있고, 제2가스 공급관(320)은 복수개 일 수 있다. 이때, 제2가스 공급관(320)은 사파이어, 퀄츠 및 세라믹 등의 재질로 제작되어 예컨대 플라즈마 발생관으로 사용될 수 있다.
공급부(300)는 복수의 가스 공급관을 이용하여, 기판(10)에 증착하고자 하는 박막의 성분에 따라 준비된 복수의 가스를 분배부(400)에 독립적으로 공급할 수 있다. 예컨대 기판(10)에 증착하고자 하는 박막이 실리콘 옥사이드 막일 경우 실리콘 함유 가스와 산소 함유 가스를 복수의 가스 공급관에 각각 공급하여 분배부(400)에 독립적으로 공급 가능하다. 즉, 제1가스 공급관(310)에 실리콘 함유 가스를 공급할 수 있고, 제2가스 공급관(320)에 산소 함유 가스를 공급할 수 있다. 이때, 실리콘 함유 가스는 SiH4를 등을 포함할 수 있고, 산소 함유 가스는 O2, H2O 및 O3 등을 포함할 수 있다.
분배부(400)는 복수개의 샤워 헤드를 구비할 수 있고, 이때, 복수개의 샤워 헤드는 다중 구조나 다층 구조로 서로 결합될 수 있다. 예컨대 분배부(400)는 이중 구조를 이루도록 서로 결합된 두 개의 샤워 헤드를 구비할 수 있다.
분배부(400)는 상하 방향으로 배열되어 서로 적층 결합되는 복수의 플레이트를 포함할 수 있고, 예컨대 상부 플레이트(410), 중간 플레이트(420) 및 하부 플레이트(430)를 포함할 수 있다. 상부 플레이트(410)와 중간 플레이트(420) 사이에 확산판(440)이 마련될 수 있고, 중간 플레이트(420)와 하부 플레이트(430) 사이에 절연 부재(450)가 마련될 수 있다. 중간 플레이트(420)와 하부 플레이트(430)를 상하 방향으로 관통하여 복수개의 연결관(460)이 장착될 수 있다.
상부 플레이트(410)와 중간 플레이트(420)와 연결관(460)이 결합되어 하나의 샤워 헤드가 마련되고, 중간 플레이트(420)와 절연부재(450)와 하부 플레이트(430)가 서로 결합되어 다른 하나의 샤워 헤드가 마련된다. 이들 샤워 헤드가 서로 적층 결합됨에 의하여, 분배부(400)에는 이중 구조의 샤워 헤드가 마련될 수 있다.
분배부(400)는 내부에 소정의 공간이 형성될 수 있다. 분배부(400)의 내부에 형성된 소정의 공간은 서로 독립된 제1영역(S1) 및 제2영역(S2)을 포함할 수 있다. 상세하게는, 상부 플레이트(410)와 중간 플레이트(420) 사이에 제2영역(S2)이 마련될 수 있고, 중간 플레이트(420)와 하부 플레이트(430) 사이에 제1영역(S1)이 마련될 수 있다. 제1영역(S1)에는 제1공정 가스가 공급될 수 있고, 제2영역(S2)에는 제2공정 가스가 공급될 수 있다.
중간 플레이트(420)와 하부 플레이트(430)는 전기 도전성 재질로 형성되어 상부 전극과 하부 전극으로 사용될 수 있다. 이에 의하여 이들 사이에 마련된 제1영역(S1)에 플라즈마를 생성할 수 있다. 즉, 분배부(400)는 제1영역(S1)에 공급된 공정 가스를 플라즈마 상태로 활성화 시킬 수 있다.
한편, 제2영역(S)에는 제2가스 공급관(320)을 통과하며 플라즈마 상태로 활성화된 공정 가스가 공급될 수 있고, 이는 절연 재질로 형성된 복수의 연결관(460)을 통과하여 기판(10)에 공급될 수 있다.
상부 플레이트(410)는 중심부를 관통하여 제1가스 공급관(310)이 연장될 수 있다. 상부 플레이트(410)는 가장자리부를 관통하여 제2가스 공급관(320)이 장착될 수 있다. 상부 플레이트(410)는 끝단에 플랜지가 하향 돌출되도록 형성될 수 있고, 상부 플레이트(410)의 플랜지에 중간 플레이트(420)가 결합될 수 있다.
중간 플레이트(420)는 중심부를 관통하여 제1가스 공급관(310)이 장착될 수 있다. 중간 플레이트(420)는 복수개의 연결관(460)이 각각 장착되는 복수개의 관통홀(421)을 구비한다. 중간 플레이트(420)는 끝단에 플랜지가 상향 돌출되도록 형성될 수 있고, 이에 상부 플레이트(410)의 플랜지가 결합될 수 있다.
하부 플레이트(430)는 절연부재(450)를 통하여 중간 플레이트(420)에 결합될 수 있다. 하부 플레이트(430)는 복수개의 분사홀(431)을 구비할 수 있다. 복수개의 분사홀(431) 중 제1영역(S1)에 연통하는 분사홀들을 통과하여, 제1영역(S1)에서 생성되는 공정 가스의 플라즈마가 기판(10)으로 분사될 수 있다.
한편, 제2영역(S2)에 공급되는 공정 가스의 플라즈마는, 연결관(460)을 통과한 후, 복수개의 분사홀(431) 중 연결관(460)에 연통하는 분사홀들을 통과하여 기판(10) 상에 공급될 수 있다.
확산판(440)은 상부 플레이트(410)의 플랜지 내주면이나 중간 플레이트(420)의 플랜지 내주면에 장착될 수 있다. 확산판(440)에 의하여, 제2영역(S2)이 상부와 하부로 구분될 수 있다. 예컨대 공정 가스는 제2영역(S2)의 상부에 공급되고, 확산판(440)의 관통홀(441)을 통과하여, 제2영역(S2)의 하부에 고르게 확산되거나 분산될 수 있다. 한편, 확산판(440)의 중심부를 관통하여, 제1가스 공급관(310)이 연장될 수 있다.
상술한 복수의 플레이트 및 확산판(440)은 기판(10)의 형상에 대응할 수 있다. 예컨대 기판(10)이 원판 형상일 경우, 복수의 플레이트 및 확산판(440)은 원판 형상일 수 있다. 또는, 기판(10)이 사각판 형상일 경우, 복수의 플레이트 및 확산판(440)은 사각판 형상일 수 있다.
절연부재(450)는 예컨대 링 형상으로 형성될 수 있고, 중간 플레이트(420)의 끝단과 하부 플레이트(430)의 끝단을 연결하도록 장착될 수 있다. 절연부재(450)는 중간 플레이트(420)와 하부 플레이트(430) 간의 간격을 원하는 간격으로 유지할 수 있고, 이들 사이를 절연시킬 수 있다.
복수의 연결관(460)은 제2영역(S2)에 공급된 공정 가스의 플라즈마를 하부 플레이트(430)의 하측으로 이동시켜 분사하는 역할을 한다. 복수개의 연결관(460) 각각은 상단이 중간 플레이트(420)의 관통홀(421)에 장착될 수 있고, 하단이 하부 플레이트(430)의 복수개의 분사홀(431)들 중 일부에 장착될 수 있다. 이에 의하여, 제1영역(S1)에서 생성된 공정 가스의 플라즈마에 간섭받지 않고 제2영역(S2)에 공급된 공정 가스의 플라즈마가 하부 플레이트(430) 하측에 분사될 수 있다. 이때, 제1공정 가스의 플라즈마와 제2공정 가스의 플라즈마가 하부 플레이트(430) 하에 고르게 분사되도록 복수의 연결관(460) 하단에 연통하는 분사홀들과 제1영역(S1)에 연통하는 분사홀들은 서로 인접하고 균일하게 위치할 수 있다.
한편, 도면으로 상세하게 도시하지는 않았으나, 분사홀(431)은 내주면이 콘 타입(cone type)으로 형성되고, 출구부의 너비가 입구부의 너비보다 작을 수 있다. 이때, 분사홀의 출구부 너비를 1 로 할 때, 분사홀의 입구부 너비가 1.1 내지 3 일 수 있다. 이 경우에, 분사홀의 입구부 너비가 3 에 가까울수록 분사홀(431)에서의 벤츄리 효과가 증대될 수 있다. 한편, 분사홀의 출구부 너비를 1 로 할 때, 분사홀의 입구부 너비가 3 을 초과하면, 분사홀(431)의 가공 및 제작이 어려울 수 있다.
분사홀(431)의 상술한 구조에 의하여, 상대적으로 고압 상태인 분배부의 내측에서 상대적으로 저압 상태인 분배부의 하측으로 공정 가스의 플라즈마를 분사할 때, 분사 압력을 원하는 만큼 감소시킬 수 있고, 분사 속도를 원하는 만큼 증가시킬 수 있고, 유효 분사 면적을 원하는 만큼 증가시킬 수 있다.
즉, 저압 분위기가 형성된 공간으로 공정 가스의 플라즈마를 분사할 때, 분사홀의 출구부 하에 공정 가스의 플라즈마를 균일하게 분사할 수 있고, 넓게 분사할 수 있다. 따라서, 분사홀의 출구부와 기판 간의 간격을 원하는 간격으로 충분히 좁힌 상태에서도, 저압 분위기가 형성된 기판 상에 공정 가스의 플라즈마를 균일하게 확산시킬 수 있다. 예컨대 분사홀의 출구부와 기판 간의 간격을 약 10㎝ 정도의 간격으로 충분히 좁힌 상태에서 저압 분위기가 형성된 기판 상에 공정 가스의 플라즈마를 균일하게 확산시킬 수 있다. 이때, 분사홀의 출구부와 기판 간의 간격은 기판 상에 형성하고자 하는 박막이나 기판 상에서 제거하고자 하는 박막의 레시피(recipe)에 따라 상술한 수치 외에도 다양할 수 있다.
한편, 상술한 콘 타입의 내주면은 분사홀(431)을 연장된 방향으로 수직 절단하였을 때, 그 단면이 소정 각도로 경사진 직선 형상으로 형성될 수 있는 내주면을 의미한다.
본 발명의 실시 예에 따른 분사홀(431)의 구조는 다양하게 변경될 수 있다. 이하에서는 본 발명의 변형 예들에 따른 분사홀(431)의 구조를 상세히 설명한다.
본 발명의 변형 예에 따른 분사홀(431)은 내주면에 상하 방향으로 배열되어 서로 연접하는 복수의 경사면을 포함할 수 있고, 복수의 경사면 중 적어도 어느 하나는 복수의 경사면 중 적어도 다른 하나와 기울기가 다를 수 있다. 이처럼 본 발명의 변형 예에서는 경사면의 기울기를 일부 또는 전부 다르게 하여, 분사홀(431)을 통과하는 흐름의 특성 및 분사홀의 출구부 직하에 형성되는 흐름의 특성을 조절할 수 있다.
예컨대 본 발명의 제1변형 예에 따른 분사홀(431)은 상대적으로 상측에 위치한 경사면의 기울기가 상대적으로 하측에 위치한 경사면의 기울기보다 작을 수 있다. 또한, 본 발명의 제2변형 예에 따른 분사홀(431)은 상대적으로 상측에 위치한 경사면의 기울기가 상대적으로 하측에 위치한 경사면의 기울기보다 클 수 있다.
한편, 본 발명의 다른 변형 예들에 따른 분사홀(431)은 내주면이 벤츄리 타입(venturi type)으로 형성될 수 있다. 이때, 상술한 벤츄리 타입의 내주면은 분사홀(431)을 연장된 방향으로 수직 절단하였을 때, 그 단면이 소정 각도로 경사진 곡선 형상으로 형성될 수 있는 내주면을 의미한다.
예컨대 본 발명의 제3변형 예에 따른 분사홀(431)은 그 내주면이 벤츄리 타입으로 형성되고, 이때, 노즐 목은 분사홀의 출구부에 형성될 수 있다. 여기서, 노즐 목은 분사홀(431)의 상하 방향의 전체 영역에서 그 내경이 가장 좁은 영역을 의미한다. 이 경우, 분사홀(431)은 출구부에서 내경의 크기가 가장 작을 수 있다.
또한, 본 발명의 제4변형 예에 따른 분사홀(431)은 그 내주면이 벤츄리 타입으로 형성되고, 이때, 노즐 목은 분사홀(431)의 출구부에 상측으로 이격되어 형성될 수 있다. 즉, 이의 경우, 분사홀(431)은 출구부와 입구부 사이의 소정 위치에서 내경의 크기가 가장 작을 수 있다.
한편, 상술한 본 발명의 제3변형 예의 경우 및 본 발명의 제4변형 예의 경우는 모두 분사홀(431)의 내주면이 상측에서 하측으로 갈수록 기울기가 증가하는 구조이다. 반면, 본 발명의 제5변형 예에 따른 분사홀(431)은 그 내주면이 벤츄리 타입으로 형성되고, 이때, 내주면은 상측에서 하측으로 갈수록 기울기가 감소하는 구조일 수 있다.
상기한 바와 같이, 본 발명의 실시 예 및 변형 예들에서는 분사홀(431)의 내주면 구조를 다양하게 변경함으로써, 분사홀의 출구부 직하 유동 흐름을 원하는 흐름으로 다양하게 제어할 수 있다.
또한, 도면으로 도시하지는 않았으나, 본 발명의 실시 예 및 변형 예들에 따른 분사홀(431)은 분사홀(431)의 중심부를 상하 방향으로 관통하는 홀 중심축(미도시)을 중심으로 하여 좌우측의 내주면 경사가 다르게 형성될 수 있다.
예컨대 분사홀(431)을 수직 절단하여 단면을 볼 때, 홀 중심축을 중심으로 좌측의 내주면 기울기와 우측의 내주면 기울기가 서로 다를 수 있다. 즉, 홀 중심축을 중심으로, 분사홀(431)의 내주면 좌측 영역의 기울기가 분사홀(431)의 내주면 우측 영역의 기울기보다 크거나, 분사홀(431)의 내주면 좌측 영역의 기울기가 분사홀(431)의 내주면 우측 영역의 기울기보다 작을 수 있다. 이때, 이웃하는 분사홀들 간에 내주면의 기울기 형성 패턴이 서로 다를 수도 있다.
또한, 도면으로 도시하지는 않았으나, 본 발명의 실시 예 및 변형 예들에 따른 분사홀(431)은 분배부(400)의 중심부를 상하 방향으로 관통하는 플레이트 중심축(미도시)을 중심으로 하여 좌측의 분사홀들의 내주면 경사와 우측의 분사홀들의 내주면 경사가 서로 다르게 형성될 수 있다.
예컨대 하부 플레이트(430)를 수직 절단하여 단면을 볼 때, 플레이트 중심축을 중심으로 좌측에 위치하는 분사홀들은 각각 홀 중심축을 중심으로 좌측의 내주면 기울기가 우측의 내주면 기울기보다 크고, 플레이트 중심축을 중심으로 우측에 위치하는 분사홀들은 각각 홀 중심축을 중심으로 우측의 내주면 기울기가 좌측의 내주면 기울기보다 클 수 있다. 또는, 플레이트 중심축을 중심으로 좌측에 위치하는 분사홀들은 각각 홀 중심축을 중심으로 우측의 내주면 기울기가 좌측의 내주면 기울기보다 크고, 플레이트 중심축을 중심으로 우측에 위치하는 분사홀들은 각각 홀 중심축을 중심으로 하여 좌측의 내주면 기울기가 우측의 내주면 기울기보다 클 수 있다.
또한, 도면으로 도시하지는 않았으나, 본 발명의 실시 예 및 변형 예들에 따른 분사홀(431)은 분배부(400)의 중심부를 상하 방향으로 관통하는 플레이트 중심축(미도시)에 상대적으로 가까운 분사홀들의 내주면 경사와 플레이트 중심축에 상대적으로 먼 분사홀들의 내주면 경사가 서로 다르게 형성될 수 있다.
예컨대 하부 플레이트(430)를 수직 절단하여 단면을 볼 때, 플레이트 중심축을 중심으로 플레이트 중심축에 가까운 소정 영역에 위치하는 분사홀들의 내주면 기울기가 플레이트 중심축에 먼 소정 영역에 위치하는 분사홀들의 내주면 기울기보다 클 수 있다. 또는, 플레이트 중심축을 중심으로 플레이트 중심축에 가까운 소정 영역에 위치하는 분사홀들의 내주면 기울기가 플레이트 중심축에 먼 소정 영역에 위치하는 분사홀들의 내주면 기울기보다 작을 수 있다.
상기한 바와 같이, 본 발명의 실시 예 및 변형 예들에서는 분사홀(431)의 내주면 구조를 더욱 다양하게 변경함으로써, 각각의 분사홀의 출구부 직하 유동 흐름을 원하는 흐름으로 다양하게 제어할 뿐 아니라, 복수개의 분사홀(431) 전체에 의한 분배부 직하 유동 흐름을 원하는 흐름으로 다양하게 제어할 수 있다.
제1플라즈마 생성기(500)는 제1공정 가스를 플라즈마 상태로 여기시킬 수 있도록 형성된다. 이때, 제1플라즈마 생성기(500)에 적용 가능한 플라즈마 생성 방식은 씨씨피(CCP, Capacitively Coupled Plasma) 방식을 포함한다.
제1플라즈마 생성기(500)는 분배부(400)의 일측과 타측에 마련되는 전극, 전극에 제1고주파 전원을 인가하는 제1전원 생성기(510), 전극에 접지 전원을 공급하는 접지 단자를 포함할 수 있다. 전극은 중간 플레이트(420)와 하부 플레이트(430)를 포함할 수 있다. 예컨대 중간 플레이트(420)에 제1고주파 전원이 공급되고 하부플레이트(430)가 접지될 수 있고, 이들 사이에 마련된 제1영역(S1)에 제1공정 가스의 플라즈마가 생성될 수 있다. 즉, 제1플라즈마 생성기(500)는 분배부(400)의 제1영역(S1)을 통과 중인 공정 가스를 플라즈마 상태로 여기시킬 수 있다.
제1전원 생성기(510)는 챔버(100)를 관통하여 중간 플레이트(420)에 연결될 수 있고, 제1영역(S1)에 제1고주파 전원을 인가할 수 있다. 접지 단자는 챔버(100)를 관통하여 하부 플레이트(430)에 연결될 수 있고, 하부 플레이트(430)가 접지 전위를 유지하도록 접지시킨다.
이에, 중간 플레이트(420)와 하부 플레이트(430) 사이에 전위차가 형성되어, 제1영역(S1)을 통과하는 공정 가스가 플라즈마 상태로 여기될 수 있다. 이때, 플라즈마 여기를 위하여 중간 플레이트(420)와 하부 플레이트(430) 간의 간격은 예컨대 3㎜ 이상일 수 있다. 제1영역(S1)에서 여기된 공정 가스의 플라즈마는 하부 플레이트(430)의 분사홀(431)을 통과하여 기판(10) 상에 분사될 수 있다.
제2플라즈마 생성기(600)는 제2공정 가스를 플라즈마 상태로 여기시킬 수 있도록 형성된다. 이때, 제2플라즈마 생성기(600)에 적용 가능한 플라즈마 생성 방식은 아이씨피(ICP, Inductively Coupled Plasma) 방식, 헬리콘(helicon) 방식 및 리모트 플라즈마 방식 중 어느 하나의 방식을 포함할 수 있다. 예컨대 헬리콘 방식이 제2플라즈마 생성기(600)에 적용될 수 있다.
제2플라즈마 생성기(600)는 복수개의 제2가스 공급관(320)을 각각 감싸도록 형성된 안테나(610), 복수개의 제2가스 공급관(320) 각각의 주위에 마련된 자계 발생용 코일(620), 안테나(610)에 접속된 제2전원 생성기(630)을 포함할 수 있다.
안테나(610)는 제2전원 생성기(630)에서 제2고주파 전원을 인가받아 제2가스 공급관(320)을 통과 중인 공정 가스를 플라즈마 상태로 여기시킬 수 있다. 따라서, 제2플라즈마 생성기(600)는 제2가스 공급관(320)을 통과 중인 가스 예컨대 제2공정 가스를 플라즈마 상태로 여기시킬 수 있고, 플라즈마 상태로 여기된 가스가 분배부(400)의 제2영역(S2)에 공급될 수 있다.
자계 발생용 코일(620)은 제2가스 공급관(320)의 내부에 플라즈마에 의하여 생성된 래디컬이 기판(10)까지 원활하게 도달하도록 자계를 형성할 수 있다. 이때, 제2가스 공급관(320) 안쪽의 자계 발생용 코일(620)이 기판(10)을 향하는 자계를 형성하고, 제2가스 공급관(320) 바깥쪽의 자계 발생용 코일(620)이 기판(10)을 향하는 방향의 반대 방향으로 자계를 형성할 수 있다. 이의 방식으로, 자계를 제2가스 공급관(320) 부근의 소정 공간에 가둘 수 있다. 이에, 기판(10)이 자계에 의해 손상되는 것을 방지할 수 있다.
상술한 바와 같이 형성되는 기판 처리 장치를 이용하여, 제2막의 형성 및 식각 시에 기판이 플라즈마에 의해 손상되는 것을 방지할 수 있다. 상세하게는, 분배부(400)의 내부와 공급부(300)의 내부에서 플라즈마가 생성되어 기판(10)으로 공급되기 때문에 기판(10) 부근에서 플라즈마가 생성되지 않을 수 있고, 플라즈마 생성에 의한 기판(10)의 손상을 방지할 수 있다.
또한, 상술한 바와 같이 형성되는 기판 처리 장치를 이용하여, 제1막의 일면 및 실린더 홀의 내부면에 제2막을 형성하는 과정을 원활하게 실시할 수 있고, 실린더 홀의 입구부에 형성된 제2막의 일부를 식각하는 과정을 원활하게 실시할 수 있다. 상세하게는, 분배부(400)의 내부와 공급부(300)의 내부에서 서로 다른 성분을 함유하는 가스의 플라즈마가 독립적으로 형성되어 기판(10)으로 함께 공급 가능함에 따라, 원하는 성분의 박막을 기판(10)의 일면에 원활하게 증착할 수 있고, 기판(10)에 형성된 각종 박막을 원활하게 식각할 수 있다.
한편, 본 발명의 실시 예에 따른 기판 처리 방법이 적용되는 기판 처리 장치를 상기와 같이 설명하였으나, 본 발명의 실시 예에 따른 기판 처리 방법이 적용되는 기판 처리 장치는 상술한 실시 예의 구성 및 방식에 특별히 한정되는 것이 아니고, 다양하게 변경 가능하다. 즉, 본 발명의 실시 예를 설명함에 있어서 기판 처리 방법이 적용되는 기판 처리 장치는 특정 구성 및 방식으로 한정되지 않고, 다중 구조의 샤워 헤드를 구비하여 기판에 복수의 가스 및 복수의 가스에 의한 플라즈마를 제공 가능한 것을 만족하는 범주 내에서 그 구성 및 방식이 다양할 수 있다.
본 발명의 상기 실시 예는 본 발명의 설명을 위한 것이며, 본 발명의 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 상기 실시 예에 제시된 구성 및 방식들은 서로 결합되거나 교차 적용되어 서로 다른 다양한 형태로 변형될 것이고, 이러한 변형 예들을 본 발명의 범주로 볼 수 있음을 주지해야 한다. 결국, 본 발명은 청구범위 및 이와 균등한 기술적 사상의 범위 내에서, 서로 다른 다양한 형태로 구현될 것이며, 본 발명이 해당하는 기술 분야의 업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
10: 기판 20: 제1막
30: 실린더 홀 40: 제2막
41: 오버행 50: 제3막
100: 챔버 200: 지지부
300: 공급부 400: 분배부
500: 제1플라즈마 생성기 600: 제2플라즈마 생성기

Claims (9)

  1. 일면에 제1막 및 실린더 홀이 형성된 기판을 마련하는 과정;
    상기 제1막의 일면 및 상기 실린더 홀의 내부면에 제2막을 형성하는 과정;
    상기 실린더 홀의 입구부에 형성된 제2막의 일부를 식각하는 과정;을 포함하고,
    상기 제2막의 일부를 식각할 때,
    상기 기판이 마련된 챔버의 내부에 구비된 다중 구조의 샤워 헤드를 통하여, 서로 다른 성분을 함유하는 복수의 식각 가스의 플라즈마를 각각 독립적으로 형성하고, 각각을 상기 기판 상에 공급하고,
    상기 샤워 헤드의 분사홀 내주면 구조로 플라즈마 흐름을 조절하고, 3mTorr 내지 20mTorr 범위의 저압으로 상기 챔버의 내부 압력을 조절하며,
    상기 제2막의 일부를 식각하는 과정 이후에,
    상기 제2막을 형성하는 과정과 상기 제2막의 일부를 식각하는 과정을 순차적으로 복수 회 반복하여 상기 제2막의 두께를 제어하는 과정;을 포함하는 기판 처리 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제1막은 카본 함유 막, 실리콘 함유 막 및 그래핀 막 중 적어도 하나를 포함하고, 상기 실린더 홀의 내부면은 카본 함유 막, 실리콘 함유 막 및 그래핀 막 중 어느 하나의 막을 포함하는 기판 처리 방법.
  4. 청구항 1에 있어서,
    상기 제2막은 유전체 막을 포함하고, 상기 실린더 홀의 입구부에 형성된 제2막의 일부는 상기 제2막의 오버행을 포함하는 기판 처리 방법.
  5. 청구항 1에 있어서, 상기 기판을 마련하는 과정은,
    일면에 제1막 및 실린더 홀이 형성된 기판을 준비하는 과정;
    복수의 가스 각각을 플라즈마 상태로 공급 가능한 복수의 상기 샤워 헤드가 구비된 상기 챔버의 내부에 상기 기판을 지지하는 과정;을 포함하는 기판 처리 방법.
  6. 청구항 1에 있어서, 상기 제2막을 형성하는 과정은,
    상기 기판의 온도를 제어하는 과정;
    상기 기판이 마련된 상기 챔버의 내부 압력을 제어하는 과정; 및
    상기 제2막의 형성을 위한 복수의 가스 각각의 플라즈마를 상기 기판에 공급하는 과정;을 포함하는 기판 처리 방법.
  7. 청구항 6에 있어서,
    상기 챔버의 내부에 구비된 상기 샤워 헤드를 이용하여 상기 복수의 가스 각각의 플라즈마를 상기 기판에 동시에 또는 순차적으로 공급하고,
    상기 복수의 가스 각각의 플라즈마는 상기 챔버의 외부 또는 상기 샤워 헤드의 내부에서 생성하는 기판 처리 방법.
  8. 청구항 1에 있어서, 상기 제2막의 일부를 식각하는 과정은,
    상기 기판의 온도를 제어하는 과정;
    상기 기판이 마련된 상기 챔버의 내부 압력을 제어하는 과정;을 포함하는 기판 처리 방법.
  9. 청구항 8에 있어서,
    상기 복수의 가스 각각의 플라즈마는 상기 챔버의 외부 또는 상기 샤워 헤드의 내부에서 생성하는 기판 처리 방법.
KR1020160064730A 2016-05-26 2016-05-26 기판 처리 방법 KR101878665B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160064730A KR101878665B1 (ko) 2016-05-26 2016-05-26 기판 처리 방법
CN201610467283.XA CN107437503A (zh) 2016-05-26 2016-06-24 基板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064730A KR101878665B1 (ko) 2016-05-26 2016-05-26 기판 처리 방법

Publications (2)

Publication Number Publication Date
KR20170133669A KR20170133669A (ko) 2017-12-06
KR101878665B1 true KR101878665B1 (ko) 2018-07-18

Family

ID=60922038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160064730A KR101878665B1 (ko) 2016-05-26 2016-05-26 기판 처리 방법

Country Status (1)

Country Link
KR (1) KR101878665B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
KR20070102960A (ko) * 2006-04-17 2007-10-22 어플라이드 머티어리얼스, 인코포레이티드 Ｈｄｐ-ｃｖｄ를 이용하는 갭필에 대한 신규한 해결법,집적 공정 모듈레이션(ｉｐｍ)
KR20110116910A (ko) * 2010-04-20 2011-10-26 엘아이지에이디피 주식회사 화학기상증착장치의 가스공급유닛
KR101234706B1 (ko) * 2012-04-02 2013-02-19 참엔지니어링(주) 기판 처리 장치 및 이를 이용한 기판 처리 방법
JP2014017438A (ja) * 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
KR20070102960A (ko) * 2006-04-17 2007-10-22 어플라이드 머티어리얼스, 인코포레이티드 Ｈｄｐ-ｃｖｄ를 이용하는 갭필에 대한 신규한 해결법,집적 공정 모듈레이션(ｉｐｍ)
KR20110116910A (ko) * 2010-04-20 2011-10-26 엘아이지에이디피 주식회사 화학기상증착장치의 가스공급유닛
KR101234706B1 (ko) * 2012-04-02 2013-02-19 참엔지니어링(주) 기판 처리 장치 및 이를 이용한 기판 처리 방법
JP2014017438A (ja) * 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム

Also Published As

Publication number Publication date
KR20170133669A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
JP7393501B2 (ja) 前駆体の流れを改善する半導体処理チャンバ
JP6042942B2 (ja) ガス分配装置およびこれを備える基板処理装置
JP3701390B2 (ja) プラズマ強化化学処理反応装置
JP2023029848A (ja) 複数の前駆体の流れのための半導体処理チャンバ
TWI480948B (zh) 用於電漿處理室之選擇性預塗佈的方法及設備
TWI607503B (zh) 具有多個電漿配置構件之半導體處理系統
US20160160351A1 (en) Liner assembly and substrate processing apparatus having the same
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
TWM560124U (zh) 具有流通源的腔室
US20150170943A1 (en) Semiconductor system assemblies and methods of operation
TW201320220A (zh) 用於處理晶圓及清潔腔室之感應電漿源
KR20210044906A (ko) 내장형 rf 차폐부를 갖는 반도체 기판 지지부들
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
CN107435139A (zh) 气体分配器及基板处理装置
US11195696B2 (en) Electron beam generator, plasma processing apparatus having the same and plasma processing method using the same
TWI774308B (zh) 用於高頻處理的蓋堆疊
KR20160044102A (ko) 가스 분배 장치 및 이를 구비하는 기판 처리 장치
KR101878665B1 (ko) 기판 처리 방법
KR20150138468A (ko) 가스 분배 장치 및 이를 구비하는 기판 처리 장치
TW202343534A (zh) 半導體處理腔室適配器
KR20170133671A (ko) 기판 처리 방법
JP2023540581A (ja) 堆積及びエッチングのための半導体処理チャンバ
US20040261714A1 (en) Plasma processing apparatus
TWI780529B (zh) 腔室沉積及蝕刻處理
TWI797833B (zh) 用於使用電容耦合電漿的氧化矽間隙填充的沉積方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant