JP2023540581A - 堆積及びエッチングのための半導体処理チャンバ - Google Patents

Abstract

例示的な半導体基板支持体は、ペデスタルシャフトを含みうる。半導体基板支持体は、プラテンを含みうる。プラテンは、プラテンの第１の表面にわたって流体チャネルを画定しうる。半導体基板支持体は、プラテンとペデスタルシャフトとの間に位置付けられたプラテン絶縁体を含みうる。半導体基板支持体は、プラテンの第１の表面に接続され、且つ半導体基板支持体上に支持された基板に接触するように構成された導電性パックを含みうる。半導体基板支持体は、プラテン絶縁体の裏側に沿って延び、且つプラテン絶縁体の一部とペデスタルシャフトとの間に接続された導電性シールドを含みうる。【選択図】図３

Description

関連出願の相互参照
［０００１］本出願は、２０２０年９月８日に出願された「堆積及びエッチングのための半導体処理チャンバ（ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＰＲＯＣＥＳＳＩＮＧ ＣＨＡＭＢＥＲＳ ＦＯＲ ＤＥＰＯＳＩＴＩＯＮ ＡＮＤ ＥＴＣＨ）」という名称の米国特許出願第１７／０１４，１９５号の利益及び優先権を主張し、その全体が参照により本明細書に組み込まれている。

［０００２］本技術は、２０２０年９月８日にすべて同時出願された以下の出願、名称「単一チャンバの流動性膜の形成及び処理（ＳＩＮＧＬＥ ＣＨＡＭＢＥＲ ＦＬＯＷＡＢＬＥ ＦＩＬＭ ＦＯＲＭＡＴＩＯＮ ＡＮＤ ＴＲＥＡＴＭＥＮＴＳ）」（代理人整理番号４４０１８２０６ＵＳ０１（１１９０５０９））、並びに「堆積及びエッチングのための半導体処理チャンバ（ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＰＲＯＣＥＳＳＩＮＧ ＣＨＡＭＢＥＲＳ ＦＯＲ ＤＥＰＯＳＩＴＩＯＮ ＡＮＤ ＥＴＣＨ）」（代理人整理番号４４０１８２５４ＵＳ０１（１１９２１３７））に関連する。これらの出願の各々が、あらゆる目的のためにその全体を参照することにより、本明細書に組み込まれる。

［０００３］本技術は、半導体処理に関する。より具体的には、本技術は、流動性膜を含む材料を堆積及び処理するためのシステム及び方法に関する。

［０００４］集積回路は、基板表面上に複雑にパターニングされた材料層を生成する処理によって可能になる。基板上にパターニングされた材料を生成するには、露出した材料を形成及び除去する制御された方法が必要である。デバイスの小型化が進むと、材料形成がその後の動作に影響を与えうる。例えば、間隙充填動作では、半導体基板上に形成されたトレンチ又は他のフィーチャ（ｆｅａｔｕｒｅ）を充填するために、材料が形成又は堆積されうる。フィーチャは、高いアスペクト比及び低減された限界寸法によって特徴付けられうるため、これらの充填動作が困難になりうる。例えば、堆積がフィーチャの上部で且つフィーチャの側壁に沿って行われうるため、堆積を続けると、フィーチャ内の側壁間を含むフィーチャがピンチオフ（ｐｉｎｃｈ ｏｆｆ）され、フィーチャ内にボイドが生成されうる。このことは、デバイスの性能と後続の処理動作に影響を与える可能性がある。

［０００５］したがって、高品質のデバイス及び構造を製造するために使用できる改善されたシステム及び方法が必要とされている。これらの必要性及び他の必要性は、本技術によって対処される。

［０００６］例示的な半導体基板支持体は、ペデスタルシャフトを含みうる。半導体基板支持体は、プラテンを含みうる。プラテンは、プラテンの第１の表面にわたって流体チャネルを画定しうる。半導体基板支持体は、プラテンとペデスタルシャフトとの間に位置付けられたプラテン絶縁体を含みうる。半導体基板支持体は、プラテンの第１の表面に接続され、且つ半導体基板支持体上に支持された基板に接触するように構成された導電性パックを含みうる。半導体基板支持体は、プラテン絶縁体の裏側に沿って延び、且つプラテン絶縁体の一部とペデスタルシャフトとの間に接続された導電性シールドを含みうる。

［０００７］いくつかの実施形態では、支持体は、導電性パックの凹状のレッジ上に載置された絶縁性エッジリングを含みうる。絶縁性エッジリングは、プラテン絶縁体の外側エッジ（ｅｘｔｅｒｉｏｒ ｅｄｇｅ）に沿って径方向外側に延びうる。絶縁性エッジリングは、導電性シールドに接触しうる。導電性パックは、基板に接触するように構成された表面に沿って、コーティングを含みうる。コーティングは、絶縁性エッジリングが載置された凹状のレッジに沿って延びうる。コーティングは、絶縁性エッジリングが構成される類似の絶縁性材料を含みうる。支持体は、プラテン、プラテン絶縁体、導電性パック、及び導電性シールドを通って延びるリフトピンアセンブリを含みうる。リフトピンアセンブリは、リフトピン、ライナ、ホルダ、及びカウンタウェイトを含みうる。ホルダは、プラテン絶縁体の一部が配置される凹部を画定しうる。支持体は、ペデスタルシャフトを通って延びるＲＦロッドを含みうる。ＲＦロッドは、プラテンと電気的に接続されうる。支持体は、ＲＦロッドの長さに沿ってＲＦロッドの周りに延びるロッド絶縁体を含みうる。ペデスタルシャフトはハブ上に載置され、ロッド絶縁体はハブ内に延びうる。ロッド絶縁体は、プラテン絶縁体の一部の内部に延びうる。ペデスタルシャフト及びプラテン絶縁体は、プラテン絶縁体においてロッド絶縁体まで延びるパージ経路を画定しうる。パージ経路は、ロッド絶縁体の内部及び外部に沿って継続しうる。

［０００８］本技術のいくつかの実施形態は、半導体処理システムを包含しうる。システムは、チャンバ本体を含みうる。システムは、半導体基板を支持するように構成された基板支持体を含みうる。基板支持体は、ペデスタルシャフトを含みうる。基板支持体は、プラテンの第１の表面にわたって流体チャネルを画定するプラテンを含みうる。基板支持体は、プラテンとペデスタルシャフトとの間に位置付けられたプラテン絶縁体を含みうる。基板支持体は、プラテンの第１の表面と接続され、半導体基板上に支持された基板に接触するように構成された導電性パックを含みうる。基板支持体は、プラテン絶縁体の裏側に沿って延び、且つプラテン絶縁体の一部とペデスタルシャフトとの間に接続された導電性シールドを含みうる。システムは面板を含みうる。チャンバ本体、基板支持体、及び面板は、処理領域を画定しうる。システムは、面板に接続された高周波プラズマ源を含みうる。システムは、基板支持体に接続された低周波プラズマ源を含みうる。

［０００９］いくつかの実施形態では、基板支持体は静電チャックを含みうる。半導体処理システムは、基板支持体に接続されたＤＣ電源を含みうる。低周波プラズマ源は、約２ＭＨｚ以下で動作するように構成されうる。高周波プラズマ源は、約２０％以下のデューティサイクルにおいて、約２０ｋＨｚ以下のパルス周波数で、約１３．５６ＭＨｚ以上で動作するように構成されうる。高周波プラズマ源は、約５Ｗ以下の有効電力でプラズマを生成するように構成されうる。システムは、導電性パックの凹状のレッジ上に載置された絶縁性エッジリングを含みうる。絶縁性エッジリングは、プラテン絶縁体の外側エッジ（ｅｘｔｅｒｉｏｒ ｅｄｇｅ）に沿って径方向外側に延びうる。絶縁性エッジリングは、導電性シールドに接触しうる。導電性パックは、基板に接触するように構成された表面に沿って、コーティングを含みうる。コーティングは、絶縁性エッジリングが載置された凹状のレッジに沿って延びうる。システムは、基板支持体に接続され、且つ基板支持体を通して高周波プラズマ源を実質的に（ｖｉｒｔｕａｌｌｙ）接地するように構成された第１のＬ－Ｃフィルタを含みうる。システムは、面板に接続され、且つ低周波プラズマ源をチャンバ本体に実質的に接地するように構成された第２のＬ－Ｃフィルタを含みうる。

［００１０］このような技術は、従来のシステム及び技法よりも多数の利点を提供しうる。例えば、本技術による基板支持体を利用することにより、改善された冷却及びプラズマ管理が提供されうる。加えて、本技術の実施形態に従って堆積を実行することによって、堆積工程中に反復可能なプラズマ生成が行われうる。これらの実施形態及びその他の実施形態は、その多くの利点や特徴と共に、後述の記載及び添付図面と併せて、より詳細に説明されている。

［００１１］開示された技術の性質及び利点は、本明細書の残りの部分と図面を参照することによって更に理解を深めることができる。

［００１２］本技術のいくつかの実施形態による、例示的な処理チャンバの概略断面図を示す。 ［００１３］本技術のいくつかの実施形態による、チャンバの概略部分断面図を示す。 ［００１４］本技術のいくつかの実施形態による、基板支持アセンブリの概略部分断面図を示す。 ［００１５］本技術のいくつかの実施形態による、基板支持アセンブリの概略部分断面図を示す。 ［００１６］本技術のいくつかの実施形態による、基板支持アセンブリの概略部分断面図を示す。 ［００１７］Ａ～Ｃは、本技術のいくつかの実施形態による、基板支持アセンブリ構成要素の概略部分断面図を示す。 ［００１８］本技術のいくつかの実施形態による、処理方法における例示的な工程を示す。

［００１９］概略図として、いくつかの図面が含まれている。図面は例示を目的としており、縮尺どおりであると明記されていない限り、縮尺どおりであるとみなしてはならないことを理解するべきである。更に、概略図として、図面は、理解を助けるために提供されており、現実的な描写に比べてすべての態様又は情報を含まない場合があり、例示を目的として強調された材料を含むことがある。

［００２０］添付の図面では、類似の構成要素及び／又は特徴は、同じ参照符号を有しうる。更に、同じ種類の様々な構成要素は、類似の構成要素間を区別する文字により、参照符号に従って区別されうる。本明細書で第１の参照符号のみが使用される場合、説明は、文字に関係なく、同じ第１の参照符号を有する類似の構成要素の任意の１つに適用可能である。

［００２１］アモルファスシリコンは、犠牲材料として、例えばダミーゲート材料として、又はトレンチ充填材料として含む、多くの構造及びプロセスのための半導体デバイス製造において使用されうる。間隙充填工程では、いくつかの処理は、堆積の共形性を制限するために、プロセス条件下で形成された流動性膜を利用し、堆積された材料が基板上のフィーチャをより良好に充填可能にしうる。流動性シリコン材料は、比較的多い水素量によって特徴付けられ、他の形成された膜よりも低い密度でありうる。その結果、生成された膜を硬化させるために、その後の処理工程が実行されうる。従来の技術は、水素を除去し膜を処理するために、ＵＶ硬化プロセスを利用しうる。しかしながら、ＵＶ硬化は大幅な膜の収縮を引き起こす可能性があり、構造内にボイドを生成するだけでなく、フィーチャにストレスを与えうる。加えて、処理は堆積チャンバとは別のチャンバで行われるため、処理時間が長くなるためスループットが低下することになる。

［００２２］フィーチャサイズが縮小し続けるにつれて、流動性膜は、より高いアスペクト比によって更に特徴付けられうる狭いフィーチャにとって課題となりうる。例えば、フィーチャの側壁への堆積により、フィーチャの挟み込みがより容易に起こり、フィーチャサイズが小さいと、フィーチャへの更なる流入が更に制限され、ボイドが生じうる。いくつかの従来の流動性膜形成は、遠隔容量結合プラズマ領域又はチャンバに接続された遠隔プラズマ源ユニット内でラジカルを生成することによって実行されうる。しかしながら、アスペクト比の高いフィーチャの周期的な形成では、このプロセスは信頼性の低い堆積を提供する可能性がある。例えば、ラジカルが面板などのチャンバ部品を通過すると、再結合により、ラジカル廃水の一貫した供給に問題が生じる可能性がある。加えて、遠隔プラズマ源は、小ピッチフィーチャ（ｆｅａｔｕｒｅ）内の堆積量を制限することができない場合がある。これがフィーチャ内に過剰に堆積し、処理廃水の完全な浸透を制限又は防止する可能性がある。これにより、後の処理中に損傷が発生し、基板が廃棄される可能性がある。

［００２３］本技術は、高周波及び低周波電源を分離し、低電力で反復可能なプラズマ生成を短時間実行できるトリガシーケンスを利用することによって、これらの制限を克服することができる。これは、トレンチ充填中の堆積を、厳密に制御された量に制限するだけでなく、後続の処理工程中の完全な処理を保証しうる。加えて、本技術は、各堆積サイクルでの安定した反復可能な温度の保証を高めるために、処理工程中の温度ドリフトをより良好に制御しうる基板支持アセンブリを組み込むことができる。以下で説明するプラズマ処理工程が実行されうる本技術のいくつかの実施形態によるチャンバの一般的な態様を説明した後に、特定のチャンバ構成及び方法が説明されうる。説明される技法は、任意の数の材料のための多数の膜形成プロセスを改善するために使用され、様々な処理チャンバ及び工程に適用可能でありうるため、本技術は、説明される特定の膜、チャンバ、又は処理に限定されることを意図していないことが理解される。

［００２４］図１は、本技術のいくつかの実施形態による例示的な処理チャンバ１００の断面図を示す。本図は、本技術の１つ又は複数の態様を組み込んだシステム、及び／又は本技術の実施形態に従って１つ又は複数の堆積又は他の処理工程を実行しうるシステムの概要を示しうる。チャンバ１００又は実行される方法の追加の詳細が、以下で更に説明されうる。チャンバ１００は、本技術のいくつかの実施形態による膜層を形成するために利用されうるが、本方法は膜形成が起こりうる任意のチャンバ内で同様に実行されうると理解すべきである。処理チャンバ１００は、チャンバ本体１０２、チャンバ本体１０２の内部に配置された基板支持体１０４、及びにチャンバ本体１０２に接続され、且つ基板支持体１０４を処理空間１２０内に閉じ込めるリッドアセンブリ１０６を含みうる。基板１０３は、スリットバルブ又はドアを用いて処理のために従来は密閉されうる開口部１２６を通して、処理空間１２０に提供されうる。基板１０３は、処理中に基板支持体の表面１０５上に位置しうる。基板支持体１０４は、矢印１４５で示すように、基板支持体１０４のシャフト１４４が位置しうる軸１４７に沿って、回転可能でありうる。代替的には、堆積プロセス中に必要に応じて、基板支持体１０４を回転させるために持ち上げてもよい。

［００２５］基板支持体１０４上に配置される基板１０３にわたるプラズマ分布を制御するために、プラズマプロファイル変調器１１１が処理チャンバ１００内に配置されうる。プラズマプロファイル変調器１１１は、チャンバ本体１０２に隣接して配置されうる第１の電極１０８を含み、チャンバ本体１０２をリッドアセンブリ１０６の他の構成要素から分離しうる。第１の電極１０８は、リッドアセンブリ１０６の一部であってもよく、又は別個の側壁電極であってもよい。第１の電極１０８は、環状又はリング状の部材であってもよく、且つリング電極であってもよい。第１の電極１０８は、処理空間１２０を囲んでいる処理チャンバ１００の周縁に沿った連続ループであってもよく、又は、所望に応じて選択された位置において不連続であってもよい。また、第１の電極１０８は、穿孔されたリング若しくはメッシュ電極などの穿孔された電極であってもよく、又は、例えば、２次ガス分配器などのプレート電極であってもよい。

［００２６］１つ又は複数のアイソレータ１１０ａ、１１０ｂは、セラミック若しくは金属酸化物、例えば酸化アルミニウム及び／又は窒化アルミニウムなどの誘電体材料であってもよく、第１の電極１０８に接触し、第１の電極１０８をガス分配器１１２及びチャンバ本体１０２から電気的に且つ熱的に分離しうる。ガス分配器１１２は、プロセス前駆体を処理空間１２０内に分配するための開孔１１８を画定しうる。ガス分配器１１２は、ＲＦ発生器、ＲＦ電源、ＤＣ電源、パルスＤＣ電源、パルスＲＦ電源、又は処理チャンバと接続されうる任意の他の電源などの、第１の電力源１４２と接続されうる。いくつかの実施形態では、第１の電力源１４２は、ＲＦ電源でありうる。

［００２７］ガス分配器１１２は、導電性ガス分配器であってもよく、又は非導電性ガス分配器であってもよい。ガス分配器１１２はまた、導電性構成要素及び非導電性構成要素から形成されうる。例えば、ガス分配器１１２の本体は導電性であるが、ガス分配器１１２の面プレートは非導電性でありうる。ガス分配器１１２は、図１に示されるような第１の電力源１４２などによって、電力供給され、又はガス分配器１１２は、いくつかの実施形態では、接地に接続されうる。

［００２８］第１の電極１０８は、処理チャンバ１００の接地経路を制御しうる第１の同調回路１２８に接続されうる。第１の同調回路１２８は、第１の電子センサ１３０と、及び第１の電子コントローラ１３４とを含みうる。第１の電子コントローラ１３４は、可変キャパシタ又はその他の回路素子であってもよく、又はこれらを含んでもよい。第１の同調回路１２８は、１つ又は複数のインダクタ１３２であってもよく、又はこれらを含んでもよい。第１の同調回路１２８は、処理中に処理空間１２０内に存在するプラズマ条件の下で、可変の又は制御可能なインピーダンスを可能とする任意の回路でありうる。図示されるいくつかの実施形態では、第１の同調回路１２８は、接地と第１の電子センサ１３０との間に並列に接続された第１の回路脚及び第２の回路脚を含みうる。第１の回路脚は、第１のインダクタ１３２Ａを含みうる。第２の回路脚は、第１の電子コントローラ１３４と直列に接続された第２のインダクタ１３２Ｂを含みうる。第２のインダクタ１３２Ｂは、第１の電子コントローラ１３４と、第１及び第２回路脚の両方を第１電子センサ１３０に結合するノードとの間に配置されうる。第１の電子センサ１３０は、電圧センサ又は電流センサであり、第１の電子コントローラ１３４に接続され、処理空間１２０の内部のプラズマ条件のある程度の閉ループ制御を許容しうる。

［００２９］第２の電極１２２は、基板支持体１０４に接続されうる。第２の電極１２２は、基板支持体１０４内に組み組まれてもよく、又は基板支持体１０４の表面に接続されてもよい。第２の電極１２２は、プレート、穿孔されたプレート、メッシュ、ワイヤスクリーン、又は導電性素子の他の任意の分散構成物であってもよい。第２の電極１２２は、同調電極であってもよく、例えば、基板支持体１０４のシャフト１４４内に配置された導管１４６（例えば、５０オームといった選択された抵抗を有するケーブル）によって、第２の同調回路１３６と接続されうる。第２の同調回路１３６は、第２の電子センサ１３８、第２の可変コンデンサでありうる第２の電子コントローラ１４０を有しうる。第２の電子センサ１３８は、電圧センサ又は電流センサであってよく、処理空間１２０内のプラズマ条件に対して更なる制御をもたらすために、第２の電子コントローラ１４０と接続されうる。

［００３０］バイアス電極及び／又は静電チャック電極でありうる第３の電極１２４は、基板支持体１０４に接続されうる。第３の電極は、フィルタ１４８を通して、第２の電力源１５０に接続され、フィルタ１４８は、インピーダンス整合回路でありうる。第２の電力源１５０は、ＤＣ電力、パルスＤＣ電力、ＲＦバイアス電力、パルスＲＦ源若しくはバイアス電力、又これらの電源若しくは他の電源の組み合わせでありうる。いくつかの実施形態では、第２の電力源１５０は、ＲＦバイアス電力でありうる。

［００３１］図１のリッドアセンブリ１０６及び基板支持体１０４は、プラズマ処理又は熱処理のための任意の処理チャンバと共に使用されうる。動作の際に、処理チャンバ１００は、処理空間１２０内のプラズマ条件のリアルタイム制御を実行しうる。基板１０３は、基板支持体１０４上に配置され、プロセスガスは、任意の所望のフロー計画に従って、入口１１４を使用して、リッドアセンブリ１０６を通して流れうる。ガスは、出口１５２を通して処理チャンバ１００から排出されうる。処理空間１２０内にプラズマを確立するように、電力がガス分配器１１２に接続されうる。いくつかの実施形態では、基板が、第３の電極１２４を使用して電気バイアスを受けうる。

［００３２］処理空間１２０内でプラズマを励起すると、プラズマと第１の電極１０８との間に電位差が確立されうる。また、プラズマと第２の電極１２２との間にも電位差が確立されうる。次いで、電子コントローラ１３４及び１４０は、２つの同調回路１２８及び１３６によって表される接地経路の流れ特性を調整するために使用されうる。堆積速度と、中心からエッジまでのプラズマ密度の均一性との独立制御がもたらされるように、第１の同調回路１２８及び第２の同調回路１３６に設定点が与えられうる。電子コントローラが両方とも可変キャパシタでありうる実施形態では、電子センサは、堆積速度を最大化し、厚さの不均一性を最小化するように可変キャパシタを独立して調整しうる。

［００３３］同調回路１２８及び１３６の各々は、それぞれの電子コントローラ１３４及び１４０を使用して調整されうる可変インピーダンスを有しうる。電子コントローラ１３４、１４０が可変キャパシタである場合、可変キャパシタの各々の容量範囲、及び第１のインダクタ１３２Ａ及び第２のインダクタ１３２Ｂのインダクタンスは、インピーダンス範囲を提供するように選択されうる。この範囲は、プラズマの周波数及び電圧特性に依存し、各可変キャパシタの容量範囲の最小値を有しうる。したがって、第１の電子コントローラ１３４の容量が、最小又は最大であるときに、第１の同調回路１２８のインピーダンスは高くなりうる。この結果、基板支持体の上方に最小限の空中又は側方の被覆率（ｍｉｎｉｍｕｍ ａｅｒｉａｌ ｏｒ ｌａｔｅｒａｌ ｃｏｖｅｒａｇｅ）を有するプラズマ形状が生じる。第１の電子コントローラ１３４の容量が第１の同調回路１２８のインピーダンスを最小化する値に達すると、プラズマの空中被覆率（ａｅｒｉａｌ ｃｏｖｅｒａｇｅ）は、最大まで成長しうる。よって、基板支持体１０４の作業領域全体を効果的にカバーする。第１の電子コントローラ１３４の容量が最小インピーダンス設定から逸脱すると、プラズマ形状がチャンバ壁から収縮し、基板支持体の空中被覆率が低下する可能性がある。第２の電子コントローラ１４０は類似の効果を有しうるため、第２の電子コントローラ１４０の容量が変化するにつれて、基板支持体上方のプラズマの空中被覆率が増減する。

［００３４］電子センサ１３０及び１３８は、閉ループでそれぞれの回路１２８、１３６を同調するように使用されうる。使用されるセンサの種類に応じて、電流又は電圧のための設定点は各センサに取り付けられうる。センサには、それぞれの電子コントローラ１３４、１４０に対する調整を判断して設定点からの偏向を最小限にする制御ソフトウェアが設けられうる。その結果、処理中にプラズマの形状が選択され、動的に制御されうる。前述の記載は、可変キャパシタでありうる電子コントローラ１３４、１４０に基づくものであるが、調整可能インピーダンスを伴う同調回路１２８及び１３６を提供するために、調整可能特性を有する任意の電子部品が使用されてもよいと理解すべきである。

［００３５］図２は、本技術のいくつかの実施形態による処理チャンバ２００の概略部分断面図を示す。チャンバ２００は、上述の処理チャンバ１００の任意の特徴、部品、又は特性を含み、チャンバと接続する特定の電源を含む、チャンバの追加の特徴を示しうる。例えば、チャンバ２００は、チャンバ本体２０５を含みうる。チャンバは、半導体処理中に基板を支持するように構成されうる基板支持体２１０を含みうる。チャンバは面板２１５を含み、面板２１５は、ペデスタル及びチャンバ本体とともに、処理中の基板の上に処理領域を画定しうる。

［００３６］いくつかの従来の処理システムは、ペデスタルを接地しながら面板に電力を印加するか、又はペデスタルにソース電力を印加して面板を接地することによって、処理領域内部にプラズマを生成しうる。いくつかのシステムでは、プラズマ放出物の方向性を高めるために、追加のバイアス電力がペデスタルと接続されうる。処理チャンバ１００に関して前述したように、静電チャッキングのための別個のＤＣ電源がペデスタルに接続され、基板をチャッキングすることに加えて、処理チャンバ内部で生成されたプラズマに更にバイアスをかけるように動作されてもよいことを理解されたい。本技術は、図示されたようにシャワーヘッド及びペデスタルに２つの別個のプラズマ電源を接続することにより、従来の構成とは異なりうる。例えば、第１のプラズマ電源２２０がシャワーヘッドに接続され、第２のプラズマ電源２３０がペデスタルに接続されうる。いくつかの実施形態では、第１のプラズマ電源２２０は、高周波プラズマ電源であり、第２のプラズマ電源２３０は、低周波プラズマ電源でありうる。いくつかの実施形態では、低周波プラズマ電源２３０は、ＤＣ電源から分離されが、この電源は、基板をペデスタルに静電接続するために使用されうる。

［００３７］低周波プラズマ電源は、約２ＭＨｚ以下である第１の周波数で動作し、約１．５ＭＨｚ以下、約１．０ＭＨｚ以下、約８００ｋＨｚ以下、約６００ｋＨｚ以下、約５００ｋＨｚ以下、約４００ｋＨｚ以下、約３５０ｋＨｚ以下、約３００ｋＨｚ以下、約２５０ｋＨｚ以下、約２００ｋＨｚ以下、又はこれを下回る周波数で動作しうる。高周波プラズマ電源は、約２ＭＨｚ以上である第２の周波数で動作し、約１０ＭＨｚ以上、約１３ＭＨｚ以上（約１３．５６ＭＨｚなど）、約１５ＭＨｚ以上、約２０ＭＨｚ以上、約４０ＭＨｚ以上、又はこれを上回りうる。

［００３８］処理領域内部で生成されたプラズマを更に調整するために、プラズマ源の追加の態様が使用されうる。例えば、高アスペクト比フィーチャを充填するために、本技術の実施形態によるチャンバが使用されうる。ここでは、充填されているフィーチャ内部のボイド形成を制限するために、わずかな量の堆積が生成されうる（ａ ｄｉｓｃｒｅｅｔ ａｍｏｕｎｔ ｏｆ ｄｅｐｏｓｉｔｉｏｎ ｍａｙ ｂｅ ｐｒｏｄｕｃｅｄ）。従来のチャンバは、限られた期間、反復可能な低電力プラズマを生成できないことに基づいて、プラズマ出力の削減が制限される場合がある。本技術は、１サイクル当たり約１０ｎｍ以下の厚さによって特徴付けられる材料層を生成するために使用されうる。この限られた堆積を達成するために、堆積期間が制限されうるか、又は堆積中に使用される電力が低減されうるかのどちらかである。従来のシステムは、プラズマ出力を約１００Ｗ以下に低減できない場合があり、これにより堆積材料の量が増加し、このより高い出力に対応するために形成期間を短縮すると、複数サイクルの堆積中に再現可能なプラズマを生成する能力が制限される可能性がある。

［００３９］本技術は、低電力の堆積プラズマを生成することによって、これらの問題を克服する。この低電力の堆積プラズマとは、約２０Ｗ以下の有効プラズマ出力によって特徴付けられ、約１５Ｗ以下、約１０Ｗ以下、約８Ｗ以下、約６Ｗ以下、約５Ｗ以下、約４Ｗ以下、約３Ｗ以下、又はこれ未満の有効プラズマ出力によって特徴付けられうる。この低電力プラズマを堆積工程中に生成するために、システムは、高周波プラズマ出力を、約２００ｋＨｚ以下のパルス周波数で動作させ、プラズマ出力を、約１５０ｋＨｚ以下、約１００ｋＨｚ以下、約８０ｋＨｚ以下、約７０ｋＨｚ以下、約６０ｋＨｚ以下、約５０ｋＨｚ以下、約４０ｋＨｚ以下、約３０ｋＨｚ以下、約２０ｋＨｚ以下、約１０ｋＨｚ以下、又はこれ未満のパルス周波数で動作させうる。加えて、記載されているパルス周波数のいずれかで、高周波プラズマ電源は、約５０％以下、約４５％以下、約４０％以下、約３５％以下、約３０％以下、約２５％以下、約２０％以下、約１５％以下、約１０％以下、約５％以下、又はこれ未満の低減されたデューティサイクルで動作しうる。

［００４０］いくつかの実施形態では、パルス周波数及びデューティサイクルを低減することで、一貫した方法でプラズマ生成に対処しうる。いったん生成された低電力プラズマは、サイクルごとの堆積を制限するために低速堆積を生成しうるが、点火に問題が生じる可能性がある。したがって、いくつかの実施形態では、プラズマ出力は、堆積中のプラズマ生成を容易にするためのトリガシーケンスで動作しうる。例えば、上記のように、いくつかの実施形態では、低周波プラズマ電源なしで、堆積工程が実行されうる。しかし、いくつかの実施形態では、堆積工程中に、点火を促進するために、低周波プラズマ電源が動作しうる。加えて、低周波プラズマ電源が動作せず、点火を容易にするために、高周波プラズマ電源を用いて電力スパイクが印加されてもよい。電力スパイクは、電力管理により直接印加されても、高周波プラズマ電源のレベルごとの動作を通して印加されてもよい。

［００４１］低周波プラズマ電源はまた、処理中のプラズマ形成及びイオンの方向性を制御するために動作しうる。ペデスタルを通して低周波プラズマ出力を供給することにより、この給電電極で形成されたプラズマシースは、高密度化されるフィーチャへのイオンの方向性に利益をもたらす可能性がある。低周波プラズマ電源は、上記の電力レベル又はパルス周波数のいずれかで動作しうるが、いくつかの実施形態では、第２の電源２３０は、処理工程中に第１の電源２２０よりも大きなプラズマ出力で動作しうる。例えば、処理中に、第２の電源によって供給されるプラズマ出力は、約５０Ｗ以上であり、約１００Ｗ以上、約２００Ｗ以上、約３００Ｗ以上、約４００Ｗ、約５００Ｗ以上、約６００Ｗ以上、約７００Ｗ以上、約８００Ｗ以上、又はこれを上回りうる。処理プラズマ形成中に低周波電源のプラズマ出力を増加させることによって、より多くの量のプラズマ放出物が生成されうる。ペデスタルからより大きな低周波電力を印加することにより、基板にわたった平面に直角な供給の方向性が高まる可能性がある。

［００４２］供給されるプラズマ出力又はバイアス電力の１つ又は複数の特性を調整することによって、フィーチャの側壁に沿って堆積された材料のエッチングを更に増加させるために、追加の調整が実行されうる。例えば、いくつかの実施形態では、プラズマ電源とバイアス電源の両方を連続波モードで動作させうる。加えて、電源の一方又は両方は、パルスモードで動作しうる。いくつかの実施形態では、処理中に、高周波ソース電力は連続波モード又はパルスモードで動作しうるが、他方で、低周波電力はパルスモードで動作しうる。低周波プラズマ電源のパルス周波数は、約１，０００Ｈｚ以下であり、約９００Ｈｚ以下、約８００Ｈｚ以下、約７００Ｈｚ以下、約６００Ｈｚ以下、約５００Ｈｚ以下、約４００Ｈｚ以下、約３００Ｈｚ以下、約２００Ｈｚ以下、約１００Ｈｚ以下、又はこれ未満でありうる。第２の電源のデューティサイクルは、約５０％以下であり、低周波プラズマ出力は、約４５％以下、約４０％以下、約３５％以下、約３０％以下、約２５％以下、約２０％以下、約１５％以下、約１０％以下、約５％、又はこれ未満のディーティサイクルで動作しうる。約５０％以下のオンタイムデューティなどの低減されたデューティサイクルで低周波電力を動作させることによって、サイクルあたりの時間が長くなると、高周波電源の動作に基づき、フィーチャ内でより等方性が増したエッチングが実行されうる。これにより、高密度化動作中に側壁から材料をより良好に除去することができる。

［００４３］第１のプラズマ電源２２０は、実質的にペデスタルを通して接地に接続されうる。例えば、図示されたように、第１のＬ－Ｃフィルタ２２５がペデスタルに接続され、ペデスタルを通して高周波プラズマ源を実質的に接地しうる。同様に、第２のプラズマ電源２３０は、チャンバを通して接地と接続されうる。例えば、第２のＬ－Ｃフィルタが面板と接続され、これは、チャンバ本体又は外部接地などの低周波プラズマ源を実質的に接地しうる。高周波電源と低周波電源とを分離することにより、改善されたプラズマ生成及び動作が提供されうる。

［００４４］図３は、本技術のいくつかの実施形態による基板支持アセンブリ３００の概略部分断面図を示す。上述のように、本技術は、単一のチャンバ内部で低温堆積及び硬化を実行するために、いくつかの実施形態で使用されうる。低プラズマ出力での低温動作のために構成された半導体支持アセンブリは、多くの問題に直面しうる。例えば、静電チャックが使用される場合、基板支持面又はパックは、電極が含まれる誘電体材料でありうる。複数の電極を含みうる電極は、ＤＣ電源が接続されうるチャック電極、並びにＲＦ電源が接続されうるプラズマ生成電極の一方又は両方でありうる。

［００４５］本技術のいくつかの実施形態による基板支持アセンブリは、上述のように基板支持アセンブリと接続された低周波電源を含みうる。基板支持アセンブリはまた、堆積工程及び処理工程の両方のために基板をある温度に維持するように構成されてもよい。本技術のいくつかの実施形態による基板支持アセンブリは、導電性パックを基板と接触した状態に維持するか、又は導電性パックの表面全体に誘電体材料の薄いコーティングを形成することにより、誘電体材料によって引き起こされる温度勾配を克服しうる。本技術のいくつかの実施形態に従って実行される低レベルプラズマプロセスに基づいて、基板の移動に対する懸念は限定的となり、したがって、静電チャックが必要とされない場合がある。その結果、いくつかの実施形態では、パックは導電性であり、これにより、基板の熱伝達及び冷却が改善されうる。プラズマ性能も基板温度に影響を与える可能性がある。例えば、本技術は、流動性膜の周期的な形成及び処理を含みうる。従来の技術は、堆積と処理を別々に実行する２つのチャンバ間で基板を移動し、これにより、各堆積工程中に基板が設定点温度に確実に維持されることを容易にしうる。温度は堆積速度と膜の流れ特性に影響を与えうるため、各堆積サイクルで一定の基板温度を維持することで、フィーチャを通した膜形成が改善されうる。

［００４６］本技術は、堆積が行われるのと同じ処理チャンバ内で処理プラズマを生成しうるので、基板を堆積設定値まで再び冷却することは、処理中のプラズマ露出のために問題になりうる。堆積プラズマは低いプラズマ出力で発生しうるが、処理はソースプラズマからのより高いプラズマ出力で実行されうる。これはプラズマ出力の１０倍以上であり、基板に対する熱負荷を増加させうる。これにより、処理工程中の基板温度が、堆積中に生じる温度よりもはるかに高くなる可能性がある。より低温の導電性表面をウエハと接触させた状態を維持できることにより、又は間に薄いコーティングを施すことで、本技術は、基板の裏側への伝熱を増加させることによって、冷却を改善できる可能性がある。

［００４７］基板支持アセンブリ３００は、基板支持体１０４又は基板支持体２１０に類似し、任意の関連する構成要素又は電源を含む、上述のこれらの支持体の任意の特徴、構成要素、又は特性を含みうる。基板支持アセンブリ３００は、導電性材料でありうるペデスタルシャフト３０５を含みうる。プラテン３１０は、プラテンの表面に１つ又は複数の流体チャネル３０９を画定しうる。流体チャネル３０９は、シャフトを通る入口チャネル及び出口チャネルを通して流体源と接続しうる。螺旋又は他の遠回りパターンなどの１つ又は複数のチャネルを含みうる。流体源は、流体温度を更に低下させる冷却器を含む実施形態では、冷却又は加熱された流体を含みうる。基板支持体は、温度を約１００℃以下に維持するように構成され、いくつかの実施形態では、温度を約８０℃以下、約６０℃以下、約４０℃以下、約２０℃以下、約０℃以下、約－５℃以下、約－１０℃以下、約－１５℃以下、約－２０℃以下、約－２５℃以下、又はこれより低く維持するように構成されうる。

［００４８］プラテン３１０とペデスタルシャフト３０５との間には、プラテン絶縁体３１５が配置され、プラテン３１０の周りに完全に延びうる。いくつかの実施形態では、プラテン３１０は、絶縁体３１５によって画定された空間（ｖｏｌｕｍｅ）内で完全に凹状になりうる。ペデスタルシャフト３０５及びプラテン３１０は各々、アルミニウムのような金属、又は熱伝導性及び又は導電性でありうる任意の他の材料といった、導電性材料で作られうる。パック３２０は、プラテン３１０と接続され、いくつかの実施形態では、アルミニウム又は他の何らかの導電性材料で作られてもよい。基板は、いくつかの実施形態ではパックと直接接触し、いくつかの実施形態では、パックと基板との間にコーティングが形成されていてもよい。導電性シールド３２５は、プラテン３１０が載置されうる表面の反対側のプラテン絶縁体３１５の表面に沿って延びうる。例えば、導電性シールド３２５は、プラテン絶縁体３１５の一部とペデスタルシャフト３０５との間に接続されうる。

［００４９］基板支持アセンブリ３００は、導電性シールド、プラテン絶縁体、プラテン、及び導電性パックを通して延びる１つ又は複数のリフトピンアセンブリ３３５を含みうる。いくつかの実施形態では、絶縁性エッジリング３３０は、パック上に画定され、パックの外側エッジの周りに延びる、凹状のレッジ上に載置されうる。図示されるように、エッジリング３３０は、プラテン絶縁体３１５の外側エッジに沿って径方向外側に延び、いくつかの実施形態では、導電性シールド３２５の外側エッジの上に延び、外側エッジに接触しうる。したがって、いくつかの実施形態では、構成要素間の短絡を制限又は防止するために、導電性プラテン及びパックは、導電性シールド及びペデスタルシャフトから完全に絶縁されうる。すべてが導電性材料でありうるペデスタルシャフトと接続する導電性シールドは、より対称的な接地経路を高周波プラズマ電源に提供し、いくつかの実施形態では、プラズマの均一性を向上させうる。ＲＦロッド３４０は、プラテンを通って延び、上述のように低周波電源のＲＦ整合と接続されうる。ペデスタルシャフト３０５は、ハブ３４５上に載置され、ハブ３４５を通ってＲＦロッド３４０が延びうる。ＲＦロッド３４０は、ＲＦロッドの周りに延びるロッド絶縁体３５０を有し、ハブ３４５、ペデスタルシャフト３０５、プラテン絶縁体３１５、及びプラテン３１０の各々を通ってＲＦロッドと共に延びうる。ロッド絶縁体３５０をＲＦロッドの長さに沿ってハブ内に延ばすことによって、ペデスタルシャフトへのＲＦ漏洩経路がハブで防止されうる。

［００５０］ＲＦロッド３４０の反対側の端では、ＲＦロッドは、プラズマ電極として動作しうる導電性プラテン３１０と接続されうる。以下で更に説明するように、パック３２０に沿って誘電体コーティングが延びる実施形態では、導電性プラテンは、チャッキング電極としても動作しうる。プラテン自体が電極として動作しうるので、いくつかの実施形態では、ＲＦロッド３４０は、プラテンに形成された接続ソケット内で凹状になりうる。接続は、マルチラム（Ｍｕｌｔｉｌａｍ）又はＲＦロッド上の他の複数の接点コネクタを含む、任意のコネクタタイプで行われうる。図示されるように、ロッド絶縁体３５０は、プラテン絶縁体３１５の内部に少なくとも部分的に延びうる。プラテン絶縁体及びロッド絶縁体は、処理チャンバ内に延びる基板支持アセンブリの構成要素を通してＲＦロッド３４０を完全に取り囲むように動作し、そうでなければ迷走アーク（ｓｔｒａｙ ａｒｃｉｎｇ）につながる可能性のある漏洩経路を更に短縮又は制限しうる。これらの構成要素については、以下で更に説明される。

［００５１］図４は、本技術のいくつかの実施形態による基板支持アセンブリ３００の概略的な部分断面図を示し、アセンブリの追加の特徴を示しうる。上述したように、いくつかの実施形態では、パック３２０は、処理される基板と直接接触しうる。加えて、いくつかの実施形態では、パックの表面を覆う誘電体コーティングが形成されうる。パックと処理される基板との間に誘電体層を形成することによって、パックは、静電チャックとして動作しうる。また、コーティングはまた、基板支持アセンブリのフィーチャにも対応しうる（ｍａｙ ａｌｓｏ ａｃｃｏｍｍｏｄａｔｅ ｆｅａｔｕｒｅｓ）。例えば、パック３２０の外側エッジに凹状のレッジ４０３が形成され、その上にエッジリングが載置されうる。加えて、リフトピンアセンブリのためのカウンタボア開孔４０５が、プラテン３１０及びパック３２０を通して形成されうる。パック３２０の基板支持面にわたって、コーティング４１０が形成され、凹状のレッジを横切ってパックの外側エッジまで延びるように共形的に形成されうる。コーティング４１０はまた、カウンタボア開孔のより小さい内径部分を長くするなど（ｓｕｃｈ ａｓ ｌｏｎｇ）、開孔４０５の側壁４１２に沿って延びうる。これは、いくつかの実施形態では、リフトピン孔でのガスの発火を防止するのに役立ちうる。

［００５２］静電チャックは、誘電体パックを有することが多く、パックにわたって温度デルタを形成し、パックを通してＲＦの漏洩を引き起こす可能性がある。本技術のいくつかの実施形態による低電力プラズマ処理において、誘電体パックは、パックを通した損失によるプラズマの発生に更に対処しうる。損失の影響を制限するために、本技術は、代わりに、誘電体コーティングを形成し、これは、いくつかの実施形態では、厚さが約１ｍｍ以下に維持され、厚さが約８００μｍ以下、厚さが約６００μｍ以下、厚さが約５００μｍ以下、厚さが約４００μｍ以下、厚さが約３００μｍ以下、厚さが約２００μｍ以下、又はこれ未満に維持されうる。しかし、パック表面の完全な被覆を確保して短絡を制限又は防止するために、厚さが約１００μｍ以上又は約２００μｍ以上に維持されてもよい。コーティング４１０は、任意の材料で作られ、いくつかの実施形態では、エッジリング３３０と同じ材料で形成されてもよく、セラミック又は他の誘電材料、例えば、酸化アルミニウム、若しくは任意の他の酸化物、窒化物、炭化物など、又は基板支持アセンブリからの短絡を制限しうる組み合わせ材料でありうる。

［００５３］いくつかの実施形態では、凹状チャネルがパック３２０の表面に沿って形成され、これにより、ヘリウム、アルゴン、又はいくつかの他のガスのガス流などの流体の流れを、ペデスタルシャフトを通してパックの表面にわたって上に流れるようにすることが可能でありうる。流体は基板支持アセンブリを通る供給中に冷却されうるので、ガスは、基板の裏側からの基板の冷却を促進しうる。したがって、パックを通る流体の流れを調整することによって、支持アセンブリのみからの伝導冷却よりも改善された冷却が提供されうる。例えば、処理工程中及び／又は処理工程後に流体の流れを増加させることによって、基板の温度が、より容易に堆積設定点温度に戻されうる。別々の流体流路を提供する複数の凹状チャネルを提供することにより、異なる領域が異なる速度で冷却され、基板にわたって不均一な温度分布に対応しうる。その結果、処理工程中に生じる熱負荷の問題は、本技術による基板支持アセンブリで対応され、各堆積サイクルで一貫した基板温度を保証することによって堆積工程の均一性が改善されうる。

［００５４］図５は、本技術のいくつかの実施形態による基板支持アセンブリ３００の概略部分断面図を示し、上述のリフトピンアセンブリ３３５の追加の態様、並びに支持アセンブリの追加の特徴を示しうる。図示されるように、基板支持アセンブリ３００は、プラテン構成要素の裏側に沿って延びる導電性シールド３２５を含みうる。プラテン絶縁体３１５は、導電性シールドの上に載置されうる。導電性プラテン３１０は、絶縁体上に位置付けられ、基板支持アセンブリ及び基板を冷却するために、先に説明したようないくつかの流体チャネルを画定しうる。基板支持アセンブリ３００は、前述のように、パック３２０及びエッジリング３３０を含みうる。

［００５５］リフトピンアセンブリ３３５は、図示されたように、導電性シールド３２５、プラテン絶縁体３１５、プラテン３１０、及びパック３２０を通って延びうる。リフトピンアセンブリは、リフトピン孔内部でのプラズマ生成を制限するとともに、パックを通って開孔に流入しうるヘリウムの閉じ込めを制限するように形成されうる。図示され、上で説明されたように、カウンタボア開孔がパックを貫通して形成され、より小さい直径の開孔部分がパック表面まで延びている。リフトピン５２０は、上部プラグによって特徴付けられ、この上部プラグは、パックを通る開孔からのアクセスのすぐ下に位置付けられうる。例えば、リフトピン５２０は、パックの基板支持表面から約２ｍｍ以下、凹状であってもよく、パックの表面から約１ｍｍ以下、約８００μｍ以下、約７００μｍ以下、約６００μｍ以下、約５００μｍ以下、約４００μｍ以下、約３００μｍ以下、約２００μｍ以下、又はこれ未満、凹状であってもよい。

［００５６］ライナ５２５は、パックを通る開孔内に嵌め込まれ、パック３２０の内側エッジ（ｉｎｎｅｒ ｅｄｇｅ）に対して載置されうる。ライナ５２５は、リフトピンが延びうる内部経路を画定し、図示されたように、リフトピンが凹状でライナ上に載置できるテーパ状の入口を画定しうる。ライナは、ホルダ５３０によって保持され、ホルダ５３０は、導電性シールド３２５、プラテン絶縁体３１５、及びプラテン３１０内に嵌め込まれうる。ライナ及びホルダの各々は、いくつかの実施形態では、誘電性又は絶縁性の構成要素で形成されうる。カウンタウェイト５３５は、リフトピン５２０の基板接触端とは反対側の端部に接続され、基板処理中にリフトピンを凹状の位置に維持しうる。リフトピンアセンブリは、動作中は受動的であり、垂直に凹状の基板支持アセンブリによって作動されうる。カウンタウェイトは、基板支持体が動作位置から後退すると下から接触され、支持体から基板を持ち上げるために、アセンブリを通してリフトピンを上に延ばすことができる。本技術のいくつかの実施形態には、任意の数のリフトピンアセンブリが含まれうる。

［００５７］静電チャックとして動作しうる導電性構成要素のため、リフトピンアセンブリ開孔を通る経路は、構成要素間のアーク放電のためのアクセスを提供しうる。したがって、いくつかの実施形態では、ホルダは、電位を下げ、導電性構成要素からのアーク放電を制限しうるねじれた経路を形成することなどによって、ライン距離を増加させるように、形成され、アセンブリ構成要素と接続されうる。例えば、ホルダ５３０の一部は、プラテン３１０内に延びうる。更に、ホルダ５３０は、図示されたような環状ノッチなどの凹部を画定し、その中にプラテン絶縁体の一部が位置付けられうる。

［００５８］図６Ａは、本技術のいくつかの実施形態による基板支持アセンブリ３００の概略部分断面図を示し、アセンブリを通って延びるパージ経路の追加の特徴を示しうる。チャンバの処理領域は真空圧で維持されうるが、ペデスタルシャフト内の内部構成要素は、大気圧近くに維持されうる。低温動作中に、これらの領域内で結露が発生する可能性があり、ＲＦロッドでアークが発生したり、基板支持アセンブリ内部で他の腐食が発生したりする可能性がある。したがって、いくつかの実施形態では、システム内部での結露を確実に制限又は防止できるように、ＲＦロッド及び関連する構成要素の周りに延びる追加のパージ経路が形成されうる。

［００５９］図示されるように、パージ経路６０５は、ペデスタルシャフト及びプラテン絶縁体３１５を通って延びうる。次いで、パージ経路６０５は、ＲＦロッドがシャフトを通って延びる中心領域内に横方向に延びうる。いくつかの実施形態では、ＲＦロッド絶縁体３５０とプラテン３１０内部の他の構成要素との間に隙間が形成されうる。図示されるように、窒素又は任意の他の材料でありうるパージ流がプラテン３１０に衝突すると、その流れは、プラテンの下方及び周り、並びにロッド絶縁体の外周方向、及びロッド絶縁体３５０の周りの内側及び外側に方向付けられうる。パージ経路は、ロッド絶縁体の外部に沿って下方に延び、ロッド絶縁体とＲＦロッドとの間など、ロッド絶縁体の内部に沿って下方に延びうる。これにより、基板支持アセンブリから空気を確実にパージして、結露から保護できる。

［００６０］図６Ｂは、本技術のいくつかの実施形態によるロッド絶縁体３５０の概略部分断面図を示す。図示されたように、ロッド絶縁体３５０は、内部表面に沿ってレッジ６１０を画定し、上記のようにプラテン３１０の周りに延びうる端部から内径を収縮させうる。次いで、ロッド絶縁体がペデスタルを通してＲＦロッドの長さに沿って延びると、直径が短縮されうる。加えて、ロッド絶縁体３５０は、ロッド絶縁体がプラテン３１０に当接しうるロッド絶縁体の端に、１つ又は複数の凹部６１５を画定しうる。凹部６１５は、ＲＦロッドに沿ってパージするために、パージガスがロッド絶縁体の外側から内側に延びることを確実にしうる。アクセスは、プラテン絶縁体内部に凹んだ領域に形成されうるので、ＲＦ漏洩が制御又は防止されうる。これについては、図６Ｃに更に示されており、パージ経路６０５は、ペデスタルシャフト３０５の上へプラテン絶縁体３１５内に延びることが示されている。追加の凹部６２０が形成され、絶縁体上に載置されると、プラテン絶縁体とプラテンとの間に側方チャネルを形成しうる。次いで、チャネルは、ＲＦロッド周囲でのパージのために中央チャネル内への流体アクセスを提供しうる。

［００６１］処理チャンバ１００及び／又は処理チャンバ２００は、本技術のいくつかの実施形態において、半導体構造のための材料の形成、エッチング、又は硬化を含みうる処理方法のために利用されうる。チャンバは、上述の基板支持アセンブリ構成要素又はフィーチャのいずれかを含みうる。記載のチャンバは限定的なものと見なされるべきではなく、記載されるような動作を実行するように構成されうる任意のチャンバが同様に使用されてもよいと理解されたい。図７は、本技術のいくつかの実施形態による処理方法７００における例示的な工程を示す。この方法は、上述の処理チャンバ１００又は処理チャンバ２００を含む、様々な処理チャンバ及び１つ又は複数のメインフレーム又はツールで実行されうる。方法７００、いくつかのオプションの工程を含みうる。これらの工程は、本技術による方法のいくつかの実施形態に具体的に関連付けられても関連付けられなくてもよい。例えば、工程の多くは、構造形成のより広い範囲を提供するために記載されているが、本技術にとって重要ではなく、又は容易に理解されるであろう代替の方法論によって実行されてもよい。

［００６２］方法７００は、列挙された工程の開始前に、追加の工程を含みうる。例えば、追加の処理工程は、半導体基板上に構造を形成することを含み、これには、材料の形成と除去の両方を含みうる。例えば、トランジスタ構造、メモリ構造、又は任意の他の構造が形成されうる。事前の処理工程は、方法７００が実行されうるチャンバにおいて実行されてもよく、又は方法７００が実行されうる１つ又は複数の半導体処理チャンバに基板を供給する前に、１つ又は複数の他の処理チャンバにおいて処理が実行されてもよい。それにもかかわらず、方法７００は、オプションで、上述の処理チャンバ２００などの半導体処理チャンバの処理領域、又は上述のような構成要素を含みうる他のチャンバに半導体基板を供給することを含みうる。基板は基板支持体上に堆積され、基板支持体は、基板支持体２１０などのペデスタルであり、基板支持アセンブリ３００であるか又はこれを含み、上述の処理空間１２０などのチャンバの処理領域に存在しうる。

［００６３］処理される基板は、半導体処理で使用される任意の数の材料であるか、又はこれらを含みうる。基板材料は、ケイ素、ゲルマニウム、酸化ケイ素若しくは窒化ケイ素を含む誘電体材料、金属材料、又はこれらの材料の任意の数の組み合わせでありうるか又はこれらを含み、基板、又は基板上に形成された材料であってもよい。フィーチャは、本技術による任意の形状又は構成によって特徴付けられうる。いくつかの実施形態では、フィーチャは、基板内部に形成されたトレンチ構造又は開孔でありうるか又はこれらを含みうる。フィーチャは、任意の形状又はサイズによって特徴付けられうるが、いくつかの実施形態では、フィーチャは、より高いアスペクト比、又はフィーチャの深さ対フィーチャにわたる幅の比率によって特徴付けられてもよい。例えば、いくつかの実施形態では、フィーチャは、約５：１以上のアスペクト比によって特徴付けられ、約１０：１以上、約１５：１以上、約２０：１以上、約２５：１以上、約３０：１以上、約４０：１以上、約５０：１以上、又はこれを上回るアスペクト比によって特徴付けられうる。加えて、フィーチャは、約２０ｎｍ以下の寸法などの、２つの側壁の間を含むフィーチャにわたる狭い幅又は直径によって特徴付けられ、約１５ｎｍ以下、約１２ｎｍ以下、約１０ｎｍ以下、約９ｎｍ以下、約８ｎｍ以下、約７ｎｍ以下、約６ｎｍ以下、約５ｎｍ未満以下、又はこれを下回るフィーチャにわたる幅によって特徴付けられうる。

［００６４］いくつかの実施形態では、方法７００は、堆積のための基板の表面を準備するために実行されうる、前処理などのオプションの処理工程を含みうる。準備されると、方法７００は、構造を収容する半導体処理チャンバの処理領域に１つ又は複数の前駆体を供給することを含みうる。前駆体は、１つ又は複数のケイ素含有前駆体、並びにケイ素含有前駆体と共に供給される不活性ガス又は他のガスなどの１つ又は複数の希釈剤又はキャリアガスを含みうる。本方法は、流動性シリコン膜の製造に関連して説明されるが、記載された方法及び／又はチャンバは、本技術の実施形態に従って任意の数の材料を製造するために使用されうることを理解されたい。工程７０５で、ケイ素含有前駆体を含む堆積前駆体からプラズマが形成されうる。プラズマは、処理領域内で形成され、これにより、堆積された材料が基板上に堆積可能となりうる。例えば、いくつかの実施形態では、前述のようにプラズマ出力を面板に印加することによって、処理領域内に容量結合プラズマが形成されうる。例えば、上述の高周波電源は、基板上のフィーチャ内部に材料を堆積させるために、低減された有効プラズマ出力で動作しうる。

［００６５］工程７１０で、ケイ素含有前駆体のプラズマ放出物から基板上に、ケイ素含有材料が堆積されうる。材料は、いくつかの実施形態では、流動性のケイ素含有材料であり、アモルファスシリコンであってもアモルファスシリコンを含んでもよい。堆積された材料は、ボトムアップ型の間隙充填を提供するために、基板上のフィーチャに少なくとも部分的に流入されうる。図示されたように、ある量の材料が基板の側壁に残る可能性があるが、堆積された材料はフィーチャの底部に流れ込む可能性がある。堆積される量は比較的少ない可能性があるが、側壁に残っている材料はその後の流れを制限しうる。

［００６６］堆積中に印加される電力は、低電力プラズマであり、解離を制限し、堆積された材料への水素の取り込み量を維持しうる。この取り込まれた水素は、堆積された材料の流動性に寄与しうる。したがって、いくつかの実施形態では、プラズマ電源は、約１００Ｗ以下のプラズマ出力を面板に供給し、約９０Ｗ以下、約８０Ｗ以下、約７０Ｗ以下、約６０Ｗ以下、約５０Ｗ以下、又はこれを下回る電力を供給しうる。この電力は、先ほど説明したように、パルス周波数及びデューティサイクルで高周波電源を動作させることによって更に減衰され、上記のように、約１０Ｗ以下の有効電力が生成され、又は約５Ｗ以下の有効電力が生成されうる。

［００６７］堆積量に続いて、本技術のいくつかの実施形態では、形成された材料を高密度化するように構成された処理又は硬化プロセスが形成され、有利には、フィーチャの側壁上の材料を洗浄又は再びエッチングしうる。このプロセスは、堆積と同じチャンバ内で実行され、フィーチャを充填するために循環プロセスで実行されうる。いくつかの実施形態では、ケイ素含有前駆体の流れが停止され、処理領域がパージされうる。パージに続いて、処理チャンバの処理領域に、処理前駆体が流入されうる。処理前駆体は、水素、ヘリウム、アルゴン、又は膜と化学的に反応しない可能性がある別の不活性材料でありうるか、又はこれらを含みうる。工程７１５では、処理領域内部に形成された容量結合プラズマでもありうる処理プラズマが形成されうる。堆積プラズマは、面板又はシャワーヘッドに高周波プラズマ出力を印加することによって形成されうるが、いくつかの実施形態では、係合される別の電源を含まないことがある。処理は、前述のように基板支持体と接続された高周波電源と低周波電源の両方を利用しうる。処理中に、高周波電源は第１の電力レベルで動作し、低周波電源は第２の電力レベルで動作しうる。、本技術の実施形態では、２つの電力レベルは、類似していても異なっていてもよい。

［００６８］高周波電源は、堆積プラズマ中にパルス状の低有効電力で動作しうるが、処理中には連続波構成で動作しうる。これは、前述のプラズマ出力のいずれかにおいて行われうる。低周波電源は、処理中にパルスモードで動作しうる。これは、前述のパルス周波数及び／又はデューティサイクルのいずれかにおいて行われうる。

［００６９］堆積工程中に、低周波電源が動作されなくてもよい。上述のように、低電力での繰り返し可能なプラズマ生成ができるようにするために、各堆積工程中のプラズマ生成を確実にするために、トリガシーケンスが利用されうる。トリガシーケンスは、第１の期間及び第２の期間を含み、まとめて堆積期間が形成されうる。いくつかの実施形態において堆積を制限するために、堆積期間は、約３０秒以下であり、約２０秒以下、約１５秒以下、約１０秒以下、約８秒以下、約６秒以下、約５秒以下、約４秒以下、又はこれ未満でありうる。第１の期間は、第２の期間より短くてもよく、第１の期間は、堆積プロセスへの影響を制限しつつ、プラズマ生成を確実に発生させるために使用されうる。したがって、いくつかの実施形態では、第１の期間は、約２秒以下であり、約１秒以下、約０．５秒以下、約０．４秒以下、約０．３秒以下、約０．２秒以下、約０．１秒以下、約０．０９秒以下、約０．０８秒以下、約０．０７秒以下、約０．０６秒以下、約０．０５秒以下、又はこれ未満でありうる。

［００７０］いくつかの実施形態では、第１の期間中に高周波電源によって、第１の電力が印加され、これは、第２の期間中に高周波電源によって印加される第２の電力よりも高くなりうる。例えば、第１の期間中に、第１の電力は、約５０Ｗ以上であり、約８０Ｗ以上、約１００Ｗ以上、約１２０Ｗ以上、約１４０Ｗ、約１６０Ｗ以上、約１８０Ｗ以上、約２００Ｗ以上、又はこれを上回りうる。次いで、高周波電源は、堆積時間の残りの間、上述の有効電力のいずれかで、第２の期間中に電力を印加しうる。加えて、堆積時間中に高周波電源が一貫して動作しうるが、第１の期間中には、点火を確実にするために、上記の任意の電力レベルで低周波電源が印加されうる。別の例では、高周波電源は、第２の期間中に所望の有効電力を切り替える前に、第１の期間中にマルチレベルのパルス構成で動作しうる。マルチレベルのパルスは、例えば、約５０マイクロ秒以下、約４０マイクロ秒以下、約３０マイクロ秒以下、約２０マイクロ秒以下、又はこれ未満など、各々が０．１秒未満であり、且つ第１の期間中に発生しうる、いくつかのパルスを含みうる。パルスは、パルスの第１の分画により高い最初のパルスを含み、それに続いて、パルスの第２の分画により低い第２パルスを含みうる。パルスの２つの部分は、前述の任意の電力レベルで発生しうる。

［００７１］処理工程中に、工程７２０で、基板の温度を維持するために、基板支持アセンブリが使用され、その後の堆積工程の前に温度制御を継続しうる。例えば、基板支持アセンブリを通した伝導冷却に加えて、いくつかの実施形態では、高電力処理動作中に基板温度を更に制御するために、裏側ガスが供給及び調整されうる。同時に、又は加えて、より方向性を持って供給されるプラズマ放出物は、フィーチャの底部に形成された残りの膜に浸透し、工程７２５で、膜を高密度化するために水素の取り込みを低下させうる。処理に続いて、後続の堆積サイクルの前に温度を堆積設定点まで下げるために裏側ガスが流し続けられてもよい。

［００７２］堆積は数ナノメートル以上に形成されうるが、前述のようにエッチングプロセスを実行することによって、高密度化された材料の厚さは、約１００Å以下の厚さになるように制御され、約９０Å以下、約８０Å以下、約７０Å以下、約６０Å以下、約５０Å以下、約４０Å以下、約３０Å以下、約２０Å以下、約１０Å以下、又はこれを下回りうる。堆積した材料の厚さを制御することにより、厚さ全体を通した変換がより容易に実行され、従来のプロセスに共通する浸透の問題（ｐｅｎｅｔｒａｔｉｏｎ ｉｓｓｕｅ）が解決されうる。次に、フィーチャに至るまで高密度化された材料を生成し続けるために、このプロセスが任意の数のサイクルで完全に繰り返されうる。

［００７３］形成工程のいずれかの間に使用される堆積前駆体に関して、任意の数の前駆体が本技術で使用されうる。使用されうるケイ素含有前駆体は、シラン（ＳｉＨ_４）、ジシラン（Ｓｉ_２Ｈ_６）、又はシクロヘキサシラン、四フッ化ケイ素（ＳｉＦ_４）、四塩化ケイ素（ＳｉＣｌ_４）、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）、オルトケイ酸テトラエチル（ＴＥＯＳ）、並びにケイ素含有膜の形成に使用されうる他の任意のケイ素含有前駆体を含む他のオルガノシランを含みうるが、これらに限定されない。ケイ素含有材料は、いくつかの実施形態では、窒素を含まない、酸素を含まない、及び／又は炭素を含まないものでありうる。工程のいずれかにおいて、Ａｒ、二原子水素、Ｈｅ、又は窒素、アンモニア、若しくは他の前駆体などの他の材料を含みうる不活性前駆体などの１つ又は複数の追加の前駆体が含まれうる。

［００７４］温度及び圧力も、本技術の動作に影響を与える可能性がある。例えば、いくつかの実施形態では、膜の流れを容易にするために、プロセスは、約２０℃以下の温度で実行され、約１０℃以下、約０℃以下、－１０℃以下、約－２０℃以下、約－３０℃以下、又はこれを下回る温度で実行されうる。温度は、処理中及び高密度化の間を含む方法全体を通して、これらの範囲のいずれかに維持されうる。チャンバ内部の圧力は、プロセスのいずれについても、約１０Ｔｏｒｒ以下のチャンバ圧力など、比較的低く維持され、圧力は、約８Ｔｏｒｒ以下、約６Ｔｏｒｒ以下、約５Ｔｏｒｒ以下、約４Ｔｏｒｒ以下、約３Ｔｏｒｒ以下、約２Ｔｏｒｒ以下、約１Ｔｏｒｒ以下、又はこれ未満で維持されうる。加えて、いくつかの実施形態では、堆積及び処理の間、圧力は異なるレベルに維持されうる。例えば、圧力は、堆積中、約１Ｔｏｒｒ以上（約２Ｔｏｒｒ以上、約３Ｔｏｒｒ以上、又はこれを上回るなど）に維持され、圧力は、堆積中、約１Ｔｏｒｒ以下（約０．８Ｔｏｒｒ以下、約０．５Ｔｏｒｒ以下、約０．１Ｔｏｒｒ以下、又はこれを下回るなど）に維持されうる。本技術のいくつかの実施形態に従ってプロセスを実行することによって、単一の処理チャンバ内部で基板の適切な温度制御を確実にしつつ、ケイ素含有材料又は他の流動性材料を利用する狭いフィーチャの改善された充填が生成されうる。

［００７５］前述の説明では、説明の目的のために、本技術の様々な実施形態の理解を提供するために、多数の詳細が記載されてきた。しかしながら、当業者には、これらの詳細のうちの一部がなくても、或いは、追加の詳細があれば、特定の実施形態を実施できることが明らかであろう。

［００７６］いくつかの実施形態を開示したが、当業者は、実施形態の精神から逸脱することなく、様々な修正例、代替構造物、及び均等物を使用できることを認識されよう。加えて、いくつかの周知のプロセス及び要素は、本技術を不必要に不明瞭にすることを避けるために説明されていない。したがって、上記の説明は、本技術の範囲を限定するものと解釈されるべきではない。更に、方法又はプロセスは、連続的又は段階的に説明されうるが、工程は、同時に行われてもよく、又は列挙されるものと異なる順序で行われてもよいことを理解するべきである。

［００７７］値の範囲が付与されているところでは、文脈上そうでないと明示されていない限り、その範囲の上限値と下限値との間の各介在値は、下限の単位の最小単位まで具体的に開示されている。記載された範囲の任意の記載値又は記載されていない介在値の間の任意の小さい範囲、そしてその記載範囲のその他の任意の記載された値又は介在する値も含まれる。このようなより狭い範囲の上限値及び下限値は、その範囲に個々に含まれるか、又はその範囲から除外される場合がある。限界値のいずれか又は両方がより狭い範囲に含まれるか、又はそのどちらもより狭い範囲に含まれない各範囲は、この技術に更に包含されており、記載された範囲で特別に除外されたいずれかの限界値を対象としている。記載された範囲が、限界値の一方又は両方を含む場合、これらの含められた限界値のいずれか又は両方を除外する範囲も含まれる。

［００７８］本明細書及び特許請求の範囲で使用される単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が他のことを明らかに示していない限り、複数の参照対象を含む。したがって、例えば、「ある前駆体（ａ ｐｒｅｃｕｒｓｏｒ）」が言及されている場合、複数のこのような前駆体が含まれ、「その層（ｔｈｅ ｌａｙｅｒ）」が言及されている場合、当業者に周知の１つ又は複数の層及び均等物への言及が含まれ、その他の形にも同様のことが当てはまる。

［００７９］また、「備える（ｃｏｍｐｒｉｓｅ（ｓ））」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ））」、「含有している（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ））」、及び「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書及び特許請求の範囲で使用された場合、記載された特徴、整数、構成要素、又はステップの存在を特定することを意図しているが、１つ又は複数のその他の特徴、整数、構成要素、工程、動作、又はグループの存在又は追加を除外するものではない。

Claims (20)

1. ペデスタルシャフトと、
   プラテンであって、前記プラテンの第１の表面にわたって流体チャネルを画定する、プラテンと、
   前記プラテンと前記ペデスタルシャフトとの間に位置付けられたプラテン絶縁体と、
   前記プラテンの前記第１の表面に接続され、且つ半導体基板支持体上に支持された基板に接触するように構成された導電性パックと、
   前記プラテン絶縁体の裏側に沿って延び、且つ前記プラテン絶縁体の一部と前記ペデスタルシャフトとの間に接続された導電性シールドと
   を備える、半導体基板支持体。
2. 前記導電性パックの凹状のレッジ上に載置された絶縁性エッジリングであって、前記プラテン絶縁体の外側エッジに沿って径方向外側に延び、且つ前記導電性シールドに接触する絶縁性エッジリング
   を更に備える、請求項１に記載の半導体基板支持体。
3. 前記導電性パックは、前記基板に接触するように構成された表面に沿ってコーティングを含み、前記コーティングは、前記絶縁性エッジリングが載置される前記凹状のレッジに沿って延びる、請求項２に記載の半導体基板支持体。
4. 前記コーティングは、前記絶縁性エッジリングを構成する類似の絶縁性材料を含む、請求項３に記載の半導体基板支持体。
5. 前記プラテン、前記プラテン絶縁体、前記導電性パック、及び前記導電性シールドを通って延びるリフトピンアセンブリ
   を更に備え、前記リフトピンアセンブリは、
   リフトピンと、
   ライナと、
   ホルダと、
   カウンタウェイトと
   を備える、請求項１に記載の半導体基板支持体。
6. 前記ホルダは、前記プラテン絶縁体の一部が配置される凹部を画定する、請求項５に記載の半導体基板支持体。
7. 前記ペデスタルシャフトを通って延びるＲＦロッドであって、前記プラテンと電気的に接続されたＲＦロッド
   を更に備える、請求項１に記載の半導体基板支持体。
8. 前記ＲＦロッドの長さに沿って前記ＲＦロッドの周りに延びるロッド絶縁体
   を更に備える、請求項７に記載の半導体基板支持体。
9. 前記ペデスタルシャフトはハブ上に載置され、前記ロッド絶縁体は、前記ハブ内に延びる、請求項８に記載の半導体基板支持体。
10. 前記ロッド絶縁体は、前記プラテン絶縁体の一部の内部に延びる、請求項８に記載の半導体基板支持体。
11. 前記ペデスタルシャフト及び前記プラテン絶縁体は、前記プラテン絶縁体において前記ロッド絶縁体まで延びるパージ経路を画定する、請求項１０に記載の半導体基板支持装置。
12. 前記パージ経路は、前記ロッド絶縁体の内部及び外部に沿って続く、請求項１１に記載の半導体基板支持体。
13. チャンバ本体と、
    半導体基板を支持するように構成された基板支持体であって、
    ペデスタルシャフトと、
    プラテンであって、前記プラテンの第１の表面にわたって流体チャネルを画定する、プラテンと、
    前記プラテンと前記ペデスタルシャフトとの間に位置付けられたプラテン絶縁体と、
    前記プラテンの前記第１の表面に接続され、且つ前記半導体基板上に支持された基板に接触するように構成された導電性パックと、
    前記プラテン絶縁体の裏側に沿って延び、且つ前記プラテン絶縁体の一部と前記ペデスタルシャフトとの間に接続された導電性シールドと
    を備える、基板支持体と、
    面板であって、前記チャンバ本体、前記基板支持体、及び前記面板が処理領域を画定する、面板と、
    前記面板と接続された高周波プラズマ源と、
    前記基板支持体と接続された低周波プラズマ源と
    を備える、半導体処理システム。
14. 前記基板支持体は静電チャックを備え、前記半導体処理システムは、
    前記基板支持体と接続されたＤＣ電源
    を更に備える、請求項１３に記載の半導体処理システム。
15. 前記低周波プラズマ源は、約２ＭＨｚ以下で動作するように構成され、前記高周波プラズマ源は、約２０％以下のデューティサイクルにおいて、約２０ｋＨｚ以下のパルス周波数で、約１３．５６ＭＨｚ以上で動作するように構成されている、請求項１３に記載の半導体処理システム。
16. 前記高周波プラズマ源は、約５Ｗ以下の有効電力でプラズマを生成するように構成される、請求項１５に記載の半導体処理システム。
17. 前記導電性パックの凹状のレッジ上に載置された絶縁性エッジリングであって、前記プラテン絶縁体の外側エッジに沿って径方向外側に延び、且つ前記導電性シールドに接触する絶縁性エッジリング
    を更に備える、請求項１３に記載の半導体処理システム。
18. 前記導電性パックは、前記基板に接触するように構成された表面に沿ってコーティングを含み、前記コーティングは、前記絶縁性エッジリングが載置される凹状のレッジに沿って延びる、請求項１７に記載の半導体処理システム。
19. 前記基板支持体と接続され、且つ前記基板支持体を通して前記高周波プラズマ源を実質的に接地するように構成された第１のＬ－Ｃフィルタ
    を更に備える、請求項１３に記載の半導体処理システム。
20. 前記面板と接続され、且つ前記低周波プラズマ源を前記チャンバ本体に実質的に接地するように構成された第２のＬ－Ｃフィルタ
    を更に備える、請求項１９に記載の半導体処理システム。

Images