WO2013008824A1 - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
WO2013008824A1
WO2013008824A1 PCT/JP2012/067612 JP2012067612W WO2013008824A1 WO 2013008824 A1 WO2013008824 A1 WO 2013008824A1 JP 2012067612 W JP2012067612 W JP 2012067612W WO 2013008824 A1 WO2013008824 A1 WO 2013008824A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
film
etching
processing gas
wafer
Prior art date
Application number
PCT/JP2012/067612
Other languages
English (en)
French (fr)
Inventor
祐介 平山
一仁 遠江
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020147000518A priority Critical patent/KR101904576B1/ko
Priority to US14/131,704 priority patent/US8975188B2/en
Publication of WO2013008824A1 publication Critical patent/WO2013008824A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Definitions

  • the present invention relates to a plasma etching method for performing etching using plasma.
  • the laminated semiconductor device includes an electrode formed through a substrate made of, for example, a silicon layer, and is electrically connected through this electrode.
  • a resist is applied to the substrate using a coating apparatus, exposed using an exposure apparatus, and then developed using a developing apparatus to form a resist pattern on the resist film.
  • the formed resist pattern is used, for example, as a mask when etching the substrate, thereby forming a hole such as a through hole or a via hole.
  • the thickness of the resist film must be reduced in order to ensure the accuracy of the shape.
  • the etching rate of the silicon layer relative to the etching rate of the resist film that is, the selectivity is not so high. Therefore, when plasma etching is performed for a long time, there is a problem that the mask is removed before the etching is completed.
  • a silicon oxide film is used instead of the resist film as a mask.
  • the silicon oxide film has a higher selection ratio than the resist film with respect to the silicon layer, even if plasma etching is performed for a long time, the mask can be prevented from being removed before the etching is completed.
  • a silicon oxide film formed at a low temperature that is, a low-temperature oxide film may be used as a mask.
  • a silicon oxide film such as a low-temperature oxide film is not a dense film and may have minute lattice defects on the surface.
  • F * fluorine radicals
  • the opening diameter in the bowing portion which is a portion slightly lower than the upper surface portion of the formed hole portion, is larger than the opening diameter of the upper surface portion. Further, in the portion below the bowing portion, the opening diameter gradually decreases as it approaches the bottom of the hole, and becomes the smallest at the bottom of the hole. As a result, the side wall of the hole cannot be formed perpendicular to the surface of the substrate.
  • the present invention has been made in view of the above points, and when forming a hole by etching a silicon layer using a silicon oxide film as a mask, the mask is protected from plasma and the side wall of the hole to be formed is excellent.
  • a plasma etching method is provided.
  • the present invention is characterized by the following measures.
  • the silicon layer in the substrate to be processed in which a silicon oxide film patterned in a predetermined pattern is formed above the silicon layer, is used as a mask with the silicon oxide film as a mask.
  • a plasma etching method of forming a hole by etching with plasma of a processing gas a first deposition step of depositing a protective film on the surface of the silicon oxide film by using a plasma of a second processing gas containing carbon monoxide gas
  • a first etching step of etching the silicon layer by plasma of the first processing gas using the silicon oxide film having the protective film deposited on the surface as a mask and after the first etching step, Second protective film is deposited on the side wall of the formed hole by plasma of the second processing gas.
  • a second etching step of further etching the silicon layer with plasma of the first processing gas using the silicon oxide film having the protective film deposited on the surface as a mask is provided.
  • a plasma etching method is provided in which the deposition step and the second etching step are alternately repeated at least twice.
  • the mask when the hole is formed by etching the silicon layer using the silicon oxide film as a mask, the mask can be protected from plasma, and the side wall of the hole to be formed can be satisfactorily formed.
  • FIG. 1 It is a schematic sectional drawing which shows the structure of the plasma etching apparatus suitable for the plasma etching method which concerns on 1st Embodiment. It is a cross-sectional view which shows typically the structure of the dipole ring magnet attached to the plasma etching apparatus of FIG. It is a figure for demonstrating the electric field and magnetic field which are formed in the chamber of the plasma etching apparatus of FIG. It is a figure which shows the structure of the process gas supply part in the etching apparatus of FIG. It is a flowchart for demonstrating the procedure of each process in the plasma etching method which concerns on 1st Embodiment.
  • FIG. 1 is a schematic cross-sectional view showing a configuration of a plasma etching apparatus suitable for the plasma etching method according to the present embodiment.
  • FIG. 2 is a cross-sectional view schematically showing the configuration of the dipole ring magnet 24.
  • FIG. 3 is a diagram for explaining an electric field and a magnetic field formed in the chamber 1.
  • FIG. 4 is a diagram illustrating a configuration of the processing gas supply unit 23.
  • the plasma etching apparatus is configured as a magnetron reactive ion etching (RIE) type plasma etching apparatus, and has a chamber (processing vessel) 1 made of a metal such as aluminum or stainless steel.
  • RIE magnetron reactive ion etching
  • a table or susceptor 2 for mounting a silicon wafer (hereinafter simply referred to as “wafer”) W as a substrate to be processed is provided.
  • the susceptor 2 is made of aluminum, for example, and is supported by a support portion 4 made of a conductor via an insulating member 3.
  • a focus ring 5 made of, for example, quartz is disposed around the upper surface of the susceptor 2.
  • an electrostatic chuck 6 for holding the wafer W by electrostatic attraction is provided on the upper surface of the susceptor 2.
  • the susceptor 2 and the support part 4 can be lifted and lowered by a lifting mechanism including a ball screw 7, and a lifting drive part (not shown) provided below the support part 4 is covered with a bellows 8 made of stainless steel. Yes.
  • a bellows cover 9 is provided outside the bellows 8.
  • the lower surface of the focus ring 5 is connected to the baffle plate 10, and the focus ring 5 is electrically connected to the chamber 1 through the baffle plate 10, the support portion 4 and the bellows 8.
  • the chamber 1 is grounded.
  • the susceptor 2 and the support part 4 are equivalent to the support part in this invention.
  • the chamber 1 has an upper part 1a having a small diameter and a lower part 1b having a larger diameter than the upper part 1a.
  • An exhaust port 11 is formed in the side wall of the lower portion 1b of the chamber 1, and an exhaust system 12 is connected to the exhaust port 11 through an exhaust pipe.
  • a gate valve 13 for opening and closing the loading / unloading port for the wafer W is also attached to the side wall of the lower portion 1 b of the chamber 1.
  • a first high-frequency power source 15 for plasma generation and reactive ion etching (RIE) is electrically connected to the susceptor 2 through a matching unit 14.
  • the first high frequency power supply 15 supplies a first high frequency power having a first frequency of 40 MHz, for example, to the lower electrode, that is, the susceptor 2.
  • a shower head 20 described later is provided on the ceiling of the chamber 1 as an upper electrode held at a ground potential. Accordingly, the first high frequency power from the first high frequency power supply 15 is supplied between the susceptor 2 and the shower head 20.
  • the susceptor 2 is electrically connected to the first high frequency power supply 15 in parallel with the second high frequency power supply 26 via a separate matching unit 25.
  • the second high-frequency power source 26 supplies a second high-frequency power having a second frequency lower than the first frequency of the first high-frequency power supplied from the first high-frequency power source 15, for example, 3.6 MHz, to the susceptor. 2 is supplied in a superimposed manner.
  • the second high-frequency power from the second high-frequency power source 26 is for preventing the side wall roughness of the hole from occurring when the hole is formed, as will be described later.
  • the electrostatic chuck 6 is obtained by sandwiching an electrode 6a made of a conductive film between a pair of insulating sheets 6b, and a DC power source 16 is electrically connected to the electrode 6a.
  • the wafer W can be attracted and held by electrostatic attraction by a DC voltage from the DC power source 16.
  • a refrigerant chamber 17 extending in the circumferential direction is provided.
  • a refrigerant of a predetermined temperature for example, cooling water
  • the processing temperature of the wafer W on the susceptor 2 can be controlled by the temperature of the refrigerant.
  • the temperature of the susceptor 2 is preferably as low as possible. For example, a coolant of about ⁇ 30 ° C. may be used.
  • a cooling gas such as He gas from the gas introduction mechanism 18 is supplied between the upper surface of the electrostatic chuck 6 and the rear surface of the wafer W via the gas supply line 19.
  • the gas introduction mechanism 18 can independently control the gas pressure, that is, the back pressure, at the wafer central portion and the wafer peripheral portion in order to improve the uniformity of the etching process within the wafer surface.
  • the shower head 20 at the ceiling is provided with a large number of gas discharge ports 22 on the lower surface facing the upper surface of the susceptor 2 in parallel.
  • a buffer chamber 21 is provided inside the gas discharge surface, and a gas supply pipe 23 a from the processing gas supply unit 23 is connected to the gas introduction port 20 a of the buffer chamber 21.
  • a dipole ring magnet 24 extending annularly or concentrically is disposed around the upper portion 1 a of the chamber 1.
  • the dipole ring magnet 24 includes a plurality of, for example, sixteen anisotropic segment columnar magnets 31 arranged at regular intervals in the circumferential direction in a casing 32 made of a ring-shaped magnetic body. Do it.
  • the arrow shown in each anisotropic segment columnar magnet 31 indicates the direction of magnetization, and the direction of magnetization of each anisotropic segment columnar magnet 31 is gradually changed along the circumferential direction as shown in the figure. By shifting, a uniform horizontal magnetic field B directed in one direction as a whole can be formed.
  • a vertical RF electric field EL is formed by the first high frequency power supply 15, and by the dipole ring magnet 24.
  • a horizontal magnetic field B is formed.
  • high-density plasma can be generated in the vicinity of the surface of the susceptor 2.
  • a mixed gas of a fluorine compound gas made of sulfur fluoride or carbon fluoride and oxygen (O 2 ) gas can be used as the processing gas.
  • the fluorine compound gas it is preferable to use a gas having a large number of fluorine atoms in one molecule, for example, sulfur hexafluoride (SF 6 ) gas or sulfur defluoride (S 2 F 10 ) gas.
  • a silicon fluoride gas such as silicon tetrafluoride (SiF 4 ) gas may be added to the processing gas. Therefore, as schematically shown in FIG. 4, the processing gas supply unit 23 includes, for example, an SF 6 gas source 35, an O 2 gas source 36, and an SiF 4 gas source 37, and the flow rates thereof are controlled by a flow rate control valve 35 a, 36a and 37a are provided so as to be individually controllable.
  • the processing gas supply unit 23 includes, for example, a CO gas source 38, and the flow rate thereof is provided so as to be individually controllable by a flow rate control valve 38a.
  • the operation of the plasma etching apparatus having the above configuration is comprehensively controlled by the control unit 40.
  • the control unit 40 includes a process controller 41 that includes a CPU and controls each unit of the plasma etching apparatus, a user interface 42, and a storage unit 43.
  • the user interface 42 is composed of a keyboard on which a process manager inputs commands to manage the plasma etching apparatus, a display that visualizes and displays the operating status of the plasma etching apparatus, and the like.
  • the storage unit 43 stores a recipe in which a control program (software) for realizing various processes executed by the plasma etching apparatus under the control of the process controller 41 and processing condition data are stored. Then, if necessary, an arbitrary recipe is called from the storage unit 43 by an instruction from the user interface 42 and executed by the process controller 41, so that a desired process in the plasma etching apparatus can be performed under the control of the process controller 41. Processing is performed.
  • recipes such as control programs and processing condition data may be stored in computer-readable computer storage media (for example, hard disks, CDs, flexible disks, semiconductor memories, etc.). Is possible.
  • recipes such as control programs and processing condition data can be transmitted from other devices as needed via, for example, a dedicated line and used online.
  • the gate valve 13 is opened, a wafer W made of a silicon layer as a substrate to be processed is loaded into the chamber 1, and the top of the susceptor 2 is loaded. Placed on. Next, the susceptor 2 on which the wafer W is placed is raised to the height position shown in the figure, and the inside of the chamber 1 is exhausted through the exhaust port 11 by the vacuum pump of the exhaust system 12. Then, processing gas is introduced into the chamber 1 from the processing gas supply unit 23 at a predetermined flow rate, and the pressure in the chamber 1 is set to a set value. Further, high frequency power is applied from the first high frequency power supply 15 to the susceptor 2 with a predetermined power.
  • a DC voltage is applied from the DC power source 16 to the electrode 6 a of the electrostatic chuck 6 to support the wafer W by fixing it to the susceptor 2.
  • the processing gas discharged from the shower head 20 is turned into plasma by magnetron discharge, and the plasma turned into plasma is irradiated onto the wafer W. Then, the wafer W is etched by radicals and ions contained in the irradiated plasma.
  • FIG. 5 is a flowchart for explaining the procedure of each step in the plasma etching method according to the present embodiment.
  • 6 to 14 are cross-sectional views schematically showing the state of the wafer in each step of the plasma etching method according to the present embodiment. 6 to 14 show an enlarged area in the vicinity of one opening on the wafer W.
  • the wafer W includes a first mask film 52, a second mask film 53, and a resist film 54 in this order from the lower side on a base 51 made of, for example, a single crystal silicon (Si) layer. Is laminated.
  • a silicon nitride (SiN) film having a thickness dimension t1 can be used, and the thickness dimension t1 can be set to 0.5 ⁇ m, for example.
  • a silicon oxide (SiOx) film having a thickness dimension t2 can be used, and the thickness dimension t2 can be set to 0.5 ⁇ m, for example.
  • first mask film 52 and the second mask film 53 are formed even if the first mask film 52 is a silicon oxide (SiOx) film and the second mask film 53 is a silicon nitride (SiN) film. Good.
  • the uppermost layer of the mask film is not limited to a silicon oxide (SiOx) film and a silicon nitride (SiN) film, and various insulating films and inorganic films can be used.
  • the silicon oxide film in this embodiment means an oxide film of an element containing silicon oxide film or other silicon as a main component.
  • a circular opening 54a is patterned in a plurality of locations in the resist film 54 by performing a photolithography process in advance.
  • a wafer W is carried into a chamber that is the same as or different from the chamber 1 that performs plasma etching, which will be described later, and is placed on the susceptor. Below, the example carried in in the same chamber 1 as the chamber 1 which performs the plasma etching mentioned later is demonstrated.
  • the processing gas is introduced into the chamber 1 from the processing gas supply unit 23 at a predetermined flow rate, and the pressure in the chamber 1 is set to a set value.
  • processing gases SF 6 gas and O 2 gas are introduced into the chamber 1 at a predetermined flow rate.
  • silicon fluoride (SiF 4 ) gas and hydrogen bromide (HBr) gas may be added to the processing gas.
  • the first high frequency power supply 15 supplies the first high frequency power to the susceptor 2 in a state where the wafer W is supported by the DC power supply 16 fixed to the susceptor 2 by electrostatic attraction. Then, the processing gas discharged from the shower head 20 is converted into plasma by magnetron discharge, and the plasma W is irradiated onto the wafer W.
  • openings are formed in the second mask film 53 and the first mask film 52 on the lower layer side in the respective openings 54 a of the resist film 54. 53a and 52a are formed.
  • step S10 the resist film 54 is ashed with plasma obtained by converting a processing gas containing, for example, O 2 gas into plasma.
  • the processing gas is introduced into the chamber 1 from the processing gas supply unit 23 at a predetermined flow rate, and the pressure in the chamber 1 is set to a set value.
  • O 2 gas is introduced into the chamber 1 at a predetermined flow rate.
  • the first high frequency power supply 15 supplies the first high frequency power to the susceptor 2 in a state where the wafer W is supported by the DC power supply 16 fixed to the susceptor 2 by electrostatic attraction. Then, the processing gas discharged from the shower head 20 is converted into plasma by magnetron discharge, and the plasma W is irradiated onto the wafer W.
  • step S11 the resist film 54 is ashed (ashed) and removed as shown in FIG.
  • step S11 the resist film 54 on the second mask film 53 can be completely removed to clean the surface of the second mask film 53. Therefore, in step S10, the second mask Ashing may not be performed until the surface of the film 53 is exposed.
  • step S11 after the resist film 54 is ashed, a protective film 55 is deposited by plasma obtained by converting a processing gas containing carbon monoxide gas (CO gas) into plasma (first deposition step).
  • a processing gas containing carbon monoxide gas (CO gas) into plasma
  • the processing gas is introduced into the chamber 1 at a predetermined flow rate from the processing gas supply unit 23, and the pressure in the chamber 1 is set to a set value.
  • processing gas CO gas is introduced into the chamber 1 at a predetermined flow rate.
  • the first high frequency power supply 15 supplies the first high frequency power to the susceptor 2 in a state where the wafer W is supported by the DC power supply 16 fixed to the susceptor 2 by electrostatic attraction. Then, the processing gas discharged from the shower head 20 is converted into plasma by magnetron discharge, and the plasma W is irradiated onto the wafer W.
  • a protective film 55 is deposited on the surface of the second mask film 53 as shown in FIG. At this time, the protective film 55 is also deposited on the side surface of the opening 53 a formed in the second mask film 53 and the side surface of the opening 52 a formed in the first mask film 52.
  • step S11 when CO gas is used as the processing gas in step S11, carbon radicals C * are generated when the processing gas is turned into plasma.
  • the generated carbon radical C * reaches the surface of the second mask film 53, a deposit containing carbon such as amorphous carbon is deposited. In this embodiment, it is considered that this functions as a protective film in an etching step described later.
  • carbon dioxide (CO 2 ) gas may be used instead of CO gas.
  • step S10 when ashing is not performed until the surface of the second mask film 53 is exposed in step S10, the remaining resist film 54 is removed by plasma in step S11 after step S10. May be. At this time, in step S11, when the generated carbon radical C * reaches the surface of the second mask film 53, the remaining resist film 54 is removed by ashing and deposited as a deposit containing carbon.
  • step S10 ashing by plasma of the processing gas containing O 2 gas in step S10 may be omitted, and step S11 may be performed from the beginning. That is, all of the resist film 54 may be removed by plasma of a processing gas containing CO gas.
  • step S12 the silicon layer 51 is etched by plasma obtained by converting the processing gas containing SF 6 gas into plasma using the second mask film 53 having the protective film 55 deposited on the surface as a mask (first etching). Step).
  • the processing gas is introduced into the chamber 1 from the processing gas supply unit 23 at a predetermined flow rate, and the pressure in the chamber 1 is set to a set value.
  • processing gases SF 6 gas and O 2 gas are introduced into the chamber 1 at a predetermined flow rate.
  • silicon fluoride (SiF 4 ) gas and hydrogen bromide (HBr) gas may be added to the processing gas.
  • the first high frequency power supply 15 supplies the first high frequency power to the susceptor 2 in a state where the wafer W is supported by the DC power supply 16 fixed to the susceptor 2 by electrostatic attraction. Then, the processing gas discharged from the shower head 20 is converted into plasma by magnetron discharge, and the plasma W is irradiated onto the wafer W.
  • the second mask film 53 and the first mask film 52 have the openings 53 a and 52 a in the lower silicon layer 51.
  • the hole 51a is formed up to a depth H1 of one.
  • fluorine radical F * is generated when the processing gas is turned into plasma.
  • fluorine radical F * reaches the silicon layer 51, the following reaction formula (1) 4F * + Si ⁇ SiF 4 (1)
  • SiF 4 is produced by the reaction of the fluorine radical F * with Si. Then, the generated SiF 4 is discharged, whereby the silicon layer 51 is etched.
  • step S13 a protective film 55 is deposited on the side wall of the formed hole 51a by plasma of a processing gas containing CO gas (second deposition step).
  • the processing gas is introduced into the chamber 1 at a predetermined flow rate from the processing gas supply unit 23, and the pressure in the chamber 1 is set to a set value.
  • processing gas CO gas is introduced into the chamber 1 at a predetermined flow rate.
  • the first high frequency power supply 15 supplies the first high frequency power to the susceptor 2 in a state where the wafer W is supported by the DC power supply 16 fixed to the susceptor 2 by electrostatic attraction. Then, the processing gas discharged from the shower head 20 is converted into plasma by magnetron discharge, and the plasma W is irradiated onto the wafer W.
  • a protective film 55 is deposited on the side wall of the hole 51a as shown in FIG. At this time, the protective film 55 is formed on the upper surface of the second mask film 53, the side surface of the opening 53 a formed in the second mask film 53, and the opening 52 a formed in the first mask film 52. It also accumulates on the side.
  • carbon radical C * is generated when the processing gas is turned into plasma, as in step S11.
  • a deposit containing carbon such as amorphous carbon is deposited. In this embodiment mode, it is considered to function as a protective film in the etching step.
  • SiF 4 gas is silicon radical Si * generated when the plasma. Therefore, for example, when CO gas is used as the processing gas in step S13, the carbon radical C * generated when the processing gas is turned into plasma reacts with the silicon radical Si * , so that a deposit having a Si—C bond is formed. accumulate. In this embodiment, it is considered that this also functions as a protective film in the etching step.
  • the protective film 55 may be deposited on the side wall up to the bottom of the formed hole 51a.
  • the side wall of the hole can be prevented from being etched until the bottom of the hole is reached.
  • step S14 the silicon layer 51 is etched by plasma obtained by converting the processing gas containing SF 6 gas into plasma using the second mask film 53 having the protective film 55 deposited on the surface as a mask (second etching). Step).
  • the processing gas is introduced into the chamber 1 from the processing gas supply unit 23 at a predetermined flow rate, and the pressure in the chamber 1 is set to a set value.
  • processing gases SF 6 gas and O 2 gas are introduced into the chamber 1 at a predetermined flow rate.
  • silicon fluoride (SiF 4 ) gas and hydrogen bromide (HBr) gas may be added to the processing gas.
  • the first high frequency power supply 15 supplies the first high frequency power to the susceptor 2 in a state where the wafer W is supported by the DC power supply 16 fixed to the susceptor 2 by electrostatic attraction. Then, the processing gas discharged from the shower head 20 is converted into plasma by magnetron discharge, and the plasma W is irradiated onto the wafer W.
  • the second mask film 53 and the first mask film 52 have the openings 53 a and 52 a in the lower silicon layer 51.
  • the hole 51b is formed up to a depth H2.
  • step S14 prior to etching the silicon layer 51 by a plasma of a processing gas containing SF 6 gas, the side wall of the formed hole 51a, the plasma of the processing gas containing SF 6 gas and O 2 gas first Two protective films may be deposited. At this time, when the processing gas is turned into plasma, oxygen radicals O * and silicon fluoride radicals SiFx * are generated. Then, the oxygen radical O * reacts with the radical SiFx * of silicon fluoride to deposit the second protective film.
  • step S13 second deposition step
  • step S14 second etching step
  • the protective film 55 is deposited on the side wall of the formed hole 51b by plasma of a processing gas containing CO gas (second deposition step). Thereby, as shown in FIG. 12, the protective film 55 is deposited on the side wall of the hole 51b. At this time, the protective film 55 is formed on the upper surface of the second mask film 53, the side surface of the opening 53 a formed in the second mask film 53, and the opening 52 a formed in the first mask film 52. It also accumulates on the side. Further, the protective film 55 may be deposited on the side wall up to the bottom of the formed hole 51b.
  • the second mask film 53 having the protective film 55 deposited on the surface is used as a mask, and the processing gas containing SF 6 gas is converted into plasma by plasma.
  • Layer 51 is etched (second etching step).
  • the hole 51c is formed in the lower silicon layer 51 to the third depth H3. Is formed.
  • Step S13 and Step S14 the hole 51d is formed to the desired depth H in the lower silicon layer 51 as shown in FIG.
  • the mask film can be protected from plasma, and the side wall of the hole to be formed can be perpendicular to the surface of the substrate.
  • a horizontal magnetic field B is applied near the wafer surface by the dipole ring magnet 24.
  • the rotational radius Limor radius
  • the electrons existing near the wafer surface are always in the region close to the wafer surface. Since it is bound, the electron density near the wafer surface increases. Similarly, the plasma density near the wafer surface also increases. Therefore, the etching rate of the silicon layer 51 can be increased.
  • step S12 the silicon layer 51 may be etched while gradually increasing the power value of the first high-frequency power to be supplied. Further, each time step S14 is alternately repeated with step S13, the power value of the first high-frequency power supplied in step S14 may be increased.
  • An example of such a process is shown in Table 1 of FIG.
  • Step S12-1 and Step S12-2 in Table 1 correspond to Step S12 described above.
  • Step S13, Step S23, Step S33, and Step S43 in Table 1 correspond to Step S13 for the first time, the second time, the third time, and the fourth time, respectively.
  • Step S14-2, Step S24-2, Step S34-2, and Step S44-2 in Table 1 correspond to the first step, the second time, the third time, and the fourth step S14, respectively.
  • Step S14-1, Step S24-1, Step S34-1, and Step S44-1 in Table 1 are performed before the silicon layer 51 is etched in the first, second, third, and fourth Steps S14, respectively. And depositing a second protective film.
  • the first high frequency power is set to 2200 W in step S12-1, and the first high frequency power is set to 2300 W in step S12-2. That is, the power value of the first high frequency power to be supplied is increased stepwise.
  • step S12 by increasing the power value of the first high frequency power to be supplied stepwise, the plasma energy can be increased as the etching progresses. Therefore, it is possible to allow radicals required for etching to reach the hole bottom with respect to H 2 that increases with time.
  • the first high-frequency power is set to 2400 W in step S14-2, the first high-frequency power is set to 2550 W in step S24-2, the first high-frequency power is set to 2700 W in step S34-2, In step S44-2, the first high frequency power is set to 2800W. That is, each time step S14 is alternately repeated with step S13, the power value of the first high-frequency power supplied in steps S14-2 to S44-2 is increased stepwise. By increasing the power value of the first high-frequency power supplied in steps S14-2 to S44-2, the number of radicals supplied to the hole bottom can be secured. Therefore, when the shapes of the opening 53a of the second mask film 53 and the opening 52a of the first mask film 52 are transferred to the hole formed in the silicon layer 51, the abnormal shape is suppressed. be able to.
  • the etching of the silicon layer 51 is completed, and a hole 51d is formed to a desired depth H as shown in FIG.
  • the mask can be protected from the plasma, and the side wall of the hole to be formed can be perpendicular to the surface of the wafer. While explaining.
  • FIG. 15 is a cross-sectional view schematically showing the state of the wafer W in each step of the plasma etching method according to the comparative example.
  • step of etching the silicon layer according to the comparative example can be performed by excluding step S11, step S13, step S23, step S33, and step S43 in Table 1, for example.
  • the silicon layer 51 is etched using a pattern made of the second mask film 53 including, for example, a silicon oxide film or another silicon oxide film as a mask. . Since the silicon oxide film has a higher selection ratio than the resist film with respect to the silicon layer, the mask can be prevented from being removed even if plasma etching is performed for a long time.
  • a silicon oxide film formed at a low temperature may be used as the second mask film 53 due to process temperature restrictions or the like.
  • a silicon oxide film formed at a low temperature is not a dense film and may have minute lattice defects on the surface.
  • F * fluorine radicals
  • the opening diameter of the bowing part 51g which is a part slightly lower than the upper surface part 51f of the formed hole part 51e is larger than the opening diameter of the upper surface part 51f.
  • the opening diameter gradually decreases as it approaches the bottom of the hole 51e, and becomes the smallest at the bottom of the hole 51e. As a result, the side wall of the hole 51e cannot be made perpendicular to the surface of the wafer W.
  • the protective film 55 is formed on the second mask film 53 by plasma of a processing gas containing CO gas. It is deposited and the surface of the second mask film 53 is not exposed. Accordingly, when the silicon layer 51 is etched with the processing gas containing fluorine atoms, it is possible to prevent the minute lattice defects existing on the surface of the second mask film 53 from being locally etched, and the second mask. Generation of pits on the surface of the film 53 can be prevented.
  • the protective film 55 when depositing the protective film 55 with a processing gas containing CO gas, since the processing gas does not contain fluorine atoms, minute lattice defects existing on the surface of the second mask film 53 are locally etched. This can prevent the occurrence of pits on the surface of the second mask film 53.
  • the protective film 55 is deposited on the side wall of the hole 51d by the plasma of the processing gas containing CO gas, the depth dimension of the hole 51d formed through the etching increases. Even in this case, the side wall can be prevented from being etched. Therefore, generation
  • the side wall of the hole 51d can be prevented from being etched, the amount of SiF 4 generated inside the hole 51d can be reduced even when the aspect ratio of the hole 51d to be formed is large. Can be reduced. Therefore, it is possible to suppress the partial pressure of SiF 4 in the interior of the hole 51d is increased, it is possible to increase the fluorine radicals F * of the partial pressures of the hole portion 51d, as a result, the etching rate of the silicon layer 51 Can be increased.
  • step S10 to step S12-2 are performed, when step S14 (second etching step) is repeated four times, step S13 before any of each step S14 is omitted, so that Etching for performing step S13 0 to 3 times was performed.
  • step S13 is performed four times as shown in the first embodiment, the openings 52a and 53a of the first mask film 52 and the second mask film 53 are obtained when the step S13 is performed 0 to 4 times.
  • the erosion depth D (see FIG. 15) at which the side walls of the slab were etched laterally and eroded was measured. The results are shown in Table 2 in FIG.
  • the erosion depth D decreases as the number of steps S13 increases. Therefore, according to the present embodiment, it is confirmed that the protective film is deposited by the plasma of the processing gas containing the CO gas, thereby suppressing the mask film from being etched and eroded laterally. It was. (Second Embodiment) Next, a plasma etching method according to the second embodiment of the present invention will be described.
  • the same apparatus as the plasma etching apparatus according to the first embodiment can be used. Therefore, description of the etching apparatus according to this embodiment is omitted.
  • the plasma etching method according to the present embodiment forms a through hole in a wafer using a TSV (Through-Silicon Via) technique in order to form a through electrode in a semiconductor device mounted three-dimensionally. . Therefore, the plasma etching method according to the present embodiment etches a bonded wafer in which a wafer for forming a through hole (hereinafter also referred to as “device wafer”) is bonded to a support wafer via an adhesive. This is different from the first embodiment.
  • 16 and 17 are cross-sectional views schematically showing the state of the wafer in each step of the semiconductor device manufacturing method including the plasma etching method according to the present embodiment.
  • the bonded wafer has a device wafer W and a support wafer SW as shown in FIG.
  • the device wafer W is a substrate on which a semiconductor device such as a transistor is formed on the surface Wa.
  • the support wafer SW is a substrate for reinforcing the thinned device wafer W when the device wafer W is thinned by grinding the back surface Wb.
  • the device wafer W is bonded to the support wafer SW via the adhesive G.
  • the transistor 101 is formed on the surface of a device wafer W made of a silicon wafer or the like, and the interlayer insulating film 102 is formed on the device wafer W on which the transistor 101 is formed. (A in FIG. 16).
  • a wiring structure 103 is formed on the interlayer insulating film 102.
  • the wiring layers 104 and the insulating films 105 are alternately stacked, and via holes 106 that penetrate the insulating films 105 and electrically connect the upper and lower wiring layers 104 are formed (b in FIG. 16). ).
  • the support wafer SW is a substrate that serves as a support that reinforces the thinned device wafer W and prevents warping when the device wafer W is thinned by grinding the back surface Wb, and is made of, for example, a silicon wafer or the like. .
  • the bonded wafer is supported by, for example, a support portion provided in a grinding apparatus, the back surface Wb side of the wafer W is ground, and the thickness T1 before grinding is thinned to a predetermined thickness T2 (see FIG. 16 c).
  • the predetermined thickness T2 can be set to, for example, 50 to 200 ⁇ m.
  • the thickness of the interlayer insulating film 102 and the wiring structure 103 is exaggerated for ease of illustration, but in actuality, the thickness of the interlayer insulating film 102 and the wiring structure 103 is It is extremely small compared to the thickness of the substrate itself of the wafer W (the same applies to FIG. 17).
  • a mask film made of, for example, a first mask film and a second mask film (not shown) is formed on the back surface Wb of the wafer W.
  • a resist is coated on the mask film, exposed, and developed to form a resist pattern (not shown), an opening is formed in the mask film using the resist pattern as a mask, and the remaining resist is used in the first embodiment.
  • ashing ashing is performed.
  • plasma etching similar to that in the first embodiment is performed, and the back surface Wb of the wafer W is etched using the mask film as a mask to form a through hole V.
  • the diameter of the through hole V can be set to 1 to 10 ⁇ m, for example.
  • the depth of the through hole V corresponds to the thickness of the substrate itself of the wafer W after the back surface Wb of the wafer W is ground and thinned, and can be, for example, 50 to 200 ⁇ m.
  • an insulating film 107 such as polyimide is formed so as to cover the inner peripheral surface of the through hole V, and the through electrode is formed in the through hole V whose inner peripheral surface is covered with the insulating film 107 by electrolytic plating or the like. 108 is formed (FIG. 17B).
  • the support wafer SW is peeled off from the wafer W to obtain a wafer W that is thinned and has the through electrodes 108 formed thereon.
  • UV light ultraviolet light
  • the adhesive force of the photoreactive adhesive G can be reduced and peeled off (c in FIG. 17).
  • the plasma etching shown in FIG. 17a can be performed by the plasma etching method according to the first embodiment. That is, a first mask film and a second mask film are formed on the silicon layer, and the second mask film and the first mask film are etched using the resist film formed thereon as a mask to open the openings. The silicon layer is etched using the second mask film and the first mask film as a mask. At that time, a protective film is deposited on the surface of the second mask film or the side wall of the formed hole by plasma of a processing gas containing CO gas. Thus, the second mask film and the first mask film can be protected from plasma, the side wall of the hole to be formed can be perpendicular to the surface of the substrate, and the etching rate of the silicon layer can be increased. it can.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　上方にパターニングされたシリコン酸化膜が形成されてなる被処理基板におけるシリコン層を第１の処理ガスによりエッチングして穴部を形成するプラズマエッチング方法において、一酸化炭素ガスを含む第２の処理ガスによりシリコン酸化膜の表面に保護膜を堆積させる第１の堆積ステップＳ１１と、第１の処理ガスによりシリコン層をエッチングする第１のエッチングステップＳ１２と、穴部の側壁に第２の処理ガスにより保護膜を堆積させる第２の堆積ステップＳ１３と、第１の処理ガスによりシリコン層を更にエッチングする第２のエッチングステップＳ１４とを有し、第２の堆積ステップＳ１３と第２のエッチングステップＳ１４とを少なくとも２回ずつ交互に繰り返す。

Description

プラズマエッチング方法
　本発明は、プラズマによりエッチングを行うプラズマエッチング方法に関する。
　半導体装置の製造分野では、半導体装置の微細化により集積度を上げる試みが行われてきた。近年では三次元実装と呼ばれる半導体装置の積層によって単位面積あたりの集積度を上げる試みが行われている。
　積層された半導体装置は、例えばシリコン層よりなる基板を貫通して形成された電極を具備しており、この電極を介して電気的に接続されるようになっている。このような基板を貫通する電極を形成する際には、塗布装置を用いて基板にレジストを塗布し、露光装置を用いて露光を行った後、現像装置により現像を行ってレジスト膜にレジストパターンを形成する。プラズマエッチング装置では、形成したレジストパターンは、例えばマスクとして、基板をエッチングする際に用いられ、これによって貫通孔又はビアホール等の穴部が形成される。
　例えば基板に貫通孔として穴部を形成する場合、穴部の深さが深いため、プラズマエッチングを長時間行う必要がある。一方、半導体装置の微細化に伴って、形状の精度を確保するために、レジスト膜の厚さを薄くしなくてはならない。ところが、レジスト膜のエッチング速度に対するシリコン層のエッチング速度、すなわち選択比は、あまり高くない。そのため、プラズマエッチングを長時間行うと、エッチング完了前にマスクが除去されてしまうという課題がある。
　そこで、小さな内径寸法と大きな深さ寸法を有し、内径寸法に対する深さ寸法の比であるアスペクト比が大きな穴部を形成する場合には、マスクとして、レジスト膜に替えて、シリコン酸化膜を用いることがある（例えば、特許文献１参照。）。シリコン酸化膜は、シリコン層に対してレジスト膜よりも高い選択比を有するため、プラズマエッチングを長時間行っても、エッチング完了前にマスクが除去されることを防止できる。
特開平１１－９７４１４号公報
　しかし、シリコン層をエッチングして穴部を形成するプロセスでは、マスクとして、例えば低温で形成されたシリコン酸化膜、すなわち低温酸化膜が用いられることがある。低温酸化膜等のシリコン酸化膜は、緻密な膜でなく、表面上に微小な格子欠陥が存在することがある。このようなシリコン酸化膜をマスクとして、フッ素原子を含む処理ガスのプラズマによりエッチングを行うと、これら微小な格子欠陥が、プラズマに含まれるフッ素ラジカル（Ｆ＊）により局所的にエッチングされることがある。そして、シリコン酸化膜の表面に例えばピットが発生することがある。シリコン酸化膜の表面にピットが発生すると、シリコン酸化膜の下層膜まで到達する貫通孔が形成されるおそれがあり、シリコン酸化膜がマスク膜としての機能を損なうおそれがある。
　また、形成される穴部のアスペクト比が大きくなると、形成される穴部の上面部よりも少し下の部分であるボーイング部における開口径が、上面部の開口径よりも大きくなる。更にボーイング部よりも下の部分では、開口径は穴部の底に近づくにつれて徐々に小さくなり、穴部の底で最も小さくなる。その結果、穴部の側壁を基板の表面に対して垂直に形成できない。
　本発明は上記の点に鑑みてなされたものであり、シリコン酸化膜をマスクとしてシリコン層をエッチングして穴部を形成する際に、マスクをプラズマから保護し、形成する穴部の側壁を良好に形成可能なプラズマエッチング方法を提供する。
　上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。
　本発明の一実施例によれば、シリコン層の上方に所定のパターンにパターニングされたシリコン酸化膜が形成されてなる被処理基板における前記シリコン層を、前記シリコン酸化膜をマスクとして、第１の処理ガスのプラズマによりエッチングして穴部を形成するプラズマエッチング方法において、一酸化炭素ガスを含む第２の処理ガスのプラズマにより、前記シリコン酸化膜の表面に保護膜を堆積させる第１の堆積ステップと、表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層をエッチングする第１のエッチングステップと、前記第１のエッチングステップの後、形成された前記穴部の側壁に、前記第２の処理ガスのプラズマにより前記保護膜を堆積させる第２の堆積ステップと、表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層を更にエッチングする第２のエッチングステップとを有し、前記第２の堆積ステップと前記第２のエッチングステップとを少なくとも２回ずつ交互に繰り返す、プラズマエッチング方法が提供される。
　本発明によれば、シリコン酸化膜をマスクとしてシリコン層をエッチングして穴部を形成する際に、マスクをプラズマから保護し、形成する穴部の側壁を良好に形成することができる。
第１の実施の形態に係るプラズマエッチング方法に好適なプラズマエッチング装置の構成を示す概略断面図である。 図１のプラズマエッチング装置に取り付けられるダイポールリング磁石の構成を模式的に示す横断面図である。 図１のプラズマエッチング装置のチャンバ内で形成される電界及び磁界を説明するための図である。 図１のエッチング装置における処理ガス供給部の構成を示す図である。 第１の実施の形態に係るプラズマエッチング方法における各工程の手順を説明するためのフローチャートである。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その１）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その２）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その３）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その４）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その５）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その６）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その７）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その８）である。 第１の実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図（その９）である。 比較例に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図である。 第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図（その１）である。 第２の実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図（その２）である。 一実施の形態に係る各ステップとプロセス条件を示した表１である。 一実施の形態に係る各ステップとプロセス条件を示した表２である。
　次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
　始めに、本発明の第１の実施の形態に係るプラズマエッチング方法について説明する。
　図１は、本実施の形態に係るプラズマエッチング方法に好適なプラズマエッチング装置の構成を示す概略断面図である。図２は、ダイポールリング磁石２４の構成を模式的に示す横断面図である。図３は、チャンバ１内で形成される電界及び磁界を説明するための図である。図４は、処理ガス供給部２３の構成を示す図である。
　プラズマエッチング装置は、マグネトロン反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）型のプラズマエッチング装置として構成されており、例えばアルミニウム又はステンレス鋼等の金属よりなるチャンバ（処理容器）１を有している。
　チャンバ１内には、被処理基板として例えばシリコンウェハ（以下、単に「ウェハ」という。）Ｗを載置するためのテーブル又はサセプタ２が設けられている。サセプタ２は、例えばアルミニウムからなり、絶縁部材３を介して導体よりなる支持部４に支持されている。サセプタ２の上面の周囲には、例えば石英よりなるフォーカスリング５が配置されている。サセプタ２の上面には、ウェハＷを静電吸着力により保持するための静電チャック６が設けられている。サセプタ２と支持部４は、ボールネジ７を含む昇降機構により昇降可能となっており、支持部４の下方に設けられる昇降駆動部（図示せず）は、ステンレス鋼よりなるベローズ８で覆われている。ベローズ８の外側にはベローズカバー９が設けられている。フォーカスリング５の下面はバッフル板１０に接続されており、フォーカスリング５は、バッフル板１０、支持部４及びベローズ８を介してチャンバ１と導通している。チャンバ１は接地されている。
　なお、サセプタ２及び支持部４は、本発明における支持部に相当する。
　チャンバ１は、径が小さい上部１ａと上部１ａより径が大きい下部１ｂとを有する。チャンバ１の下部１ｂの側壁には排気口１１が形成され、排気口１１に排気管を介して排気系１２が接続されている。排気系１２の真空ポンプを作動させることにより、チャンバ１内の処理空間を所定の真空度まで減圧できるようになっている。チャンバ１の下部１ｂの側壁には、ウェハＷの搬入出口を開閉するゲートバルブ１３も取り付けられている。
　サセプタ２には、整合器１４を介してプラズマ生成および反応性イオンエッチング（ＲＩＥ）用の第１の高周波電源１５が電気的に接続されている。第１の高周波電源１５は、例えば４０ＭＨｚの第１の周波数を有する第１の高周波電力を、下部電極すなわちサセプタ２に供給する。
　チャンバ１の天井部には、後述するシャワーヘッド２０が接地電位に保持された上部電極として設けられている。従って、第１の高周波電源１５からの第１の高周波電力は、サセプタ２とシャワーヘッド２０との間に供給される。
　サセプタ２には、第１の高周波電源１５と並列に、第２の高周波電源２６も別個の整合器２５を介して電気的に接続されている。第２の高周波電源２６は、第１の高周波電源１５が供給する第１の高周波電力の第１の周波数よりも低い、例えば３．６ＭＨｚの第２の周波数を有する第２の高周波電力を、サセプタ２に重畳的に供給する。第２の高周波電源２６からの第２の高周波電力は、後述するように、穴部を形成する際に、穴部の側壁荒れが発生することを防止するためのものである。
　静電チャック６は、導電膜よりなる電極６ａを一対の絶縁シート６ｂの間に挟み込んだものであり、電極６ａには直流電源１６が電気的に接続されている。直流電源１６からの直流電圧により、静電引力によりウェハＷを吸着保持することができる。
　サセプタ２の内部には、例えば円周方向に延在する冷媒室１７が設けられている。この冷媒室１７には、外付けのチラーユニット（図示せず）より配管１７ａ、１７ｂを介して所定温度の冷媒たとえば冷却水が循環供給される。冷媒の温度によってサセプタ２上のウェハＷの処理温度を制御できる。エッチングにより形成される穴部の側壁形状を垂直にするために、サセプタ２の温度は低いほど好ましく、たとえば－３０℃程度の冷媒を用いてよい。
　更に、ガス導入機構１８からの冷却ガスたとえばＨｅガスが、ガス供給ライン１９を介して静電チャック６の上面とウェハＷの裏面との間に供給される。ガス導入機構１８は、エッチング加工のウェハ面内均一性を高めるため、ウェハ中心部とウェハ周縁部とでガス圧つまり背圧を独立的に制御できるようになっている。
　天井部のシャワーヘッド２０は、サセプタ２の上面と平行に対向する下面に多数のガス吐出口２２を設けている。ガス吐出面の内側にバッファ室２１が設けられ、バッファ室２１のガス導入口２０ａには、処理ガス供給部２３からのガス供給配管２３ａが接続されている。
　チャンバ１の上部１ａの周囲には、環状または同心状に延在するダイポールリング磁石２４が配置されている。ダイポールリング磁石２４は、図２の横断面図に示すように、リング状の磁性体からなるケーシング３２内に、複数個例えば１６個の異方性セグメント柱状磁石３１を周方向に一定間隔で配列してなる。図２において、各異方性セグメント柱状磁石３１の中に示す矢印は磁化の方向を示しており、図示のように各異方性セグメント柱状磁石３１の磁化の方向を周方向に沿って少しずつずらすことで、全体として一方向に向う一様な水平磁界Ｂを形成することができる。
　従って、サセプタ２とシャワーヘッド２０との間の空間には、図３に模式的に示すように、第１の高周波電源１５により鉛直方向のＲＦ電界ＥＬが形成されるとともに、ダイポールリング磁石２４により水平磁界Ｂが形成される。これらの直交電磁界を用いるマグネトロン放電により、サセプタ２の表面近傍に高密度のプラズマを生成することができる。
 
　処理ガスとして、フッ化硫黄又はフッ化炭素よりなるフッ素化合物ガスと、酸素（Ｏ２）ガスとの混合ガスを処理ガスに用いることができる。フッ素化合物ガスとして、１分子に存在するフッ素の数が多いガス、例えば六フッ化硫黄（ＳＦ６）ガスや十フッ化硫黄（Ｓ２Ｆ１０）ガスを用いることが好ましい。また、フッ素化合物ガスとして、フッ化ケイ素ガス例えば四フッ化ケイ素（ＳｉＦ４）ガスを処理ガスに加えてもよい。従って、処理ガス供給部２３は、図４に模式的に示すように、例えばＳＦ６ガス源３５、Ｏ２ガス源３６及びＳｉＦ４ガス源３７を有し、それぞれの流量を流量制御弁３５ａ、３６ａ、３７ａによって個別に制御可能に設けられている。
　本実施の形態では、更にマスク膜の表面に保護膜を堆積させるためのガスとして、一酸化炭素（ＣＯ）ガスを用いることができる。従って、処理ガス供給部２３は、図４に示すように、例えばＣＯガス源３８を有し、その流量を流量制御弁３８ａによって個別に制御可能に設けられている。
　上記構成のプラズマエッチング装置は、制御部４０によって、その動作が統括的に制御される。この制御部４０には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ４１と、ユーザインターフェース４２と、記憶部４３とが設けられている。
　ユーザインターフェース４２は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
　記憶部４３には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ４１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したりすることも可能である。或いは、制御プログラムや処理条件データ等のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
　このように構成されたプラズマエッチング装置において、プラズマエッチングを行うには、先ずゲートバルブ１３を開にして被処理基板であるシリコン層よりなるウェハＷをチャンバ１内に搬入して、サセプタ２の上に載置する。次いで、ウェハＷが載置されたサセプタ２を図示の高さ位置まで上昇させ、排気系１２の真空ポンプにより排気口１１を介してチャンバ１内を排気する。そして、処理ガス供給部２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。更に、第１の高周波電源１５より所定のパワーで高周波電力をサセプタ２に印加する。また、直流電源１６より直流電圧を静電チャック６の電極６ａに印加し、ウェハＷをサセプタ２に固定することによって支持する。シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。そして、照射したプラズマに含まれるラジカルやイオンによりウェハＷがエッチングされる。
　次に、本実施の形態に係るプラズマエッチング方法について説明する。
　図５は、本実施の形態に係るプラズマエッチング方法における各工程の手順を説明するためのフローチャートである。図６から図１４は、本実施の形態に係るプラズマエッチング方法の各工程におけるウェハの状態を模式的に示す断面図である。なお、図６から図１４では、ウェハＷ上における一つの開口部の付近の領域を拡大して示している。
　先ず、プラズマエッチング方法が適用されるウェハＷの構成の一例について説明する。ウェハＷは、図６に示すように、例えば単結晶シリコン（Ｓｉ）層よりなる基体５１上に、第１のマスク膜５２、第２のマスク膜５３及びレジスト膜５４が、下側からこの順番で積層されてなる。第１のマスク膜５２として、例えば厚さ寸法ｔ１を有する窒化シリコン（ＳｉＮ）膜を用いることができ、厚さ寸法ｔ１を例えば０．５μｍとすることができる。第２のマスク膜５３として、例えば厚さ寸法ｔ２を有する酸化シリコン（ＳｉＯｘ）膜を用いることができ、厚さ寸法ｔ２を例えば０．５μｍとすることができる。
　なお、第１のマスク膜５２及び第２のマスク膜５３は、第１のマスク膜５２が酸化シリコン（ＳｉＯｘ）膜であり、第２のマスク膜５３が窒化シリコン（ＳｉＮ）膜であってもよい。また、マスク膜の最上層としては、酸化シリコン（ＳｉＯｘ）膜、窒化シリコン（ＳｉＮ）膜に限られず、各種の絶縁膜、無機膜を用いることができる。
　また、本実施の形態におけるシリコン酸化膜とは、酸化シリコン膜その他シリコンを主成分として含む元素の酸化膜を意味する。
　レジスト膜５４には、予めフォトリソグラフィ工程を行うことで、例えば円形の開口部５４ａが、複数箇所にパターニングされている。このようなウェハＷを、後述するプラズマエッチングを行うチャンバ１と同一又は別に設けられたチャンバ内に搬入して、サセプタ上に載置する。以下では、後述するプラズマエッチングを行うチャンバ１と同一のチャンバ１内に搬入する例について説明する。
　排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給部２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＳＦ６ガス及びＯ２ガスを所定の流量でチャンバ１内に導入する。必要に応じて、フッ化シリコン（ＳｉＦ４）ガス及び臭化水素（ＨＢｒ）ガスを処理ガスに加えてもよい。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
　そして、プラズマをウェハＷに照射することで、図６に示すように、レジスト膜５４の各々の開口部５４ａにおいて、下層側の第２のマスク膜５３及び第１のマスク膜５２にそれぞれ開口部５３ａ、５２ａが形成される。
　ウェハＷの表面を図６に示す状態とした上で、先ず、ステップＳ１０では、レジスト膜５４を、例えばＯ２ガスを含む処理ガスをプラズマ化したプラズマによりアッシングする。
　排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給部２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、Ｏ２ガスを所定の流量でチャンバ１内に導入する。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
　そして、プラズマをウェハＷに照射することで、図７に示すように、レジスト膜５４がアッシング（灰化）されて除去される。なお、次のステップＳ１１で、第２のマスク膜５３上のレジスト膜５４を完全に除去して第２のマスク膜５３の表面を清浄化することができるため、ステップＳ１０では、第２のマスク膜５３の表面が露出するまでアッシングを行わなくてもよい。
　次いで、ステップＳ１１では、レジスト膜５４がアッシングされた後、一酸化炭素ガス（ＣＯガス）を含む処理ガスをプラズマ化したプラズマにより、保護膜５５を堆積させる（第１の堆積ステップ）。
　排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給部２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＣＯガスを所定の流量でチャンバ１内に導入する。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
　そして、プラズマをウェハＷに照射することで、図８に示すように、第２のマスク膜５３の表面に保護膜５５を堆積させる。このとき、保護膜５５は、第２のマスク膜５３に形成されている開口部５３ａの側面、及び、第１のマスク膜５２に形成されている開口部５２ａの側面にも堆積する。
　例えば、ステップＳ１１でＣＯガスを処理ガスとして用いる場合、処理ガスがプラズマ化する際に炭素ラジカルＣ＊が生成する。生成した炭素ラジカルＣ＊が第２のマスク膜５３の表面に到達すると、例えばアモルファスカーボン等の炭素を含んだ堆積物が堆積する。本実施の形態では、これが後述するエッチングステップにおける保護膜として機能すると考えられる。
　なお、後述するように、炭素ラジカルＣ＊が生成するとともにフッ素ラジカルＦ＊が生成しないことが好ましい。従って、ＣＯガスに代え、二酸化炭素（ＣＯ２）ガスを用いてもよい。
　また、前述したように、ステップＳ１０で第２のマスク膜５３の表面が露出するまでアッシングを行わなかったときは、ステップＳ１０の後、ステップＳ１１において、残ったレジスト膜５４を、プラズマにより除去してもよい。このとき、ステップＳ１１では、生成した炭素ラジカルＣ＊が第２のマスク膜５３の表面に到達すると、残ったレジスト膜５４をアッシングして除去するとともに、炭素を含んだ堆積物として堆積する。
　あるいは、ステップＳ１０のＯ２ガスを含む処理ガスのプラズマによるアッシングを省略し、最初からステップＳ１１を行ってもよい。すなわち、レジスト膜５４を、全てＣＯガスを含む処理ガスのプラズマにより除去してもよい。
　次いで、ステップＳ１２では、表面に保護膜５５が堆積された第２のマスク膜５３をマスクとして、ＳＦ６ガスを含む処理ガスをプラズマ化したプラズマにより、シリコン層５１をエッチングする（第１のエッチングステップ）。
　排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給部２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＳＦ６ガス及びＯ２ガスを所定の流量でチャンバ１内に導入する。必要に応じて、フッ化シリコン（ＳｉＦ４）ガス及び臭化水素（ＨＢｒ）ガスを処理ガスに加えてもよい。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
　そして、プラズマをウェハＷに照射することで、図９に示すように、第２のマスク膜５３、第１のマスク膜５２の各々の開口部５３ａ、５２ａにおいて、下層側のシリコン層５１に第１の深さＨ１まで穴部５１ａが形成される。
　例えばＳＦ６ガスを処理ガスとして用いる場合、処理ガスがプラズマ化する際にフッ素ラジカルＦ＊が生成する。生成したフッ素ラジカルＦ＊がシリコン層５１に到達すると、下記反応式（１）
　４Ｆ＊＋Ｓｉ→ＳｉＦ４　　　　　　　　　　　　　　　　（１）
に示すように、フッ素ラジカルＦ＊がＳｉと反応することによってＳｉＦ４が生成される。そして、生成されたＳｉＦ４が排出されることにより、シリコン層５１がエッチングされる。
　次いで、ステップＳ１３では、形成された穴部５１ａの側壁に、ＣＯガスを含む処理ガスのプラズマにより保護膜５５を堆積させる（第２の堆積ステップ）。
　排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給部２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＣＯガスを所定の流量でチャンバ１内に導入する。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
　そして、プラズマをウェハＷに照射することで、図１０に示すように、穴部５１ａの側壁に保護膜５５を堆積させる。このとき、保護膜５５は、第２のマスク膜５３の上面、第２のマスク膜５３に形成されている開口部５３ａの側面、及び第１のマスク膜５２に形成されている開口部５２ａの側面にも堆積する。
　例えば、ステップＳ１３でＣＯガスを処理ガスとして用いる場合、ステップＳ１１と同様に、処理ガスがプラズマ化する際に炭素ラジカルＣ＊が生成する。生成した炭素ラジカルＣ＊が第２のマスク膜５３の表面に到達すると、例えばアモルファスカーボン等の炭素を含んだ堆積物が堆積する。本実施の形態では、エッチングステップにおける保護膜として機能すると考えられる。
　または、例えばステップＳ１２で式（１）の反応が進行する場合、又は、処理ガスがＳｉＦ４ガスを含む場合、ＳｉＦ４ガスがプラズマ化する際にシリコンラジカルＳｉ＊が生成する。従って、例えばステップＳ１３でＣＯガスを処理ガスとして用いる場合、処理ガスがプラズマ化する際に生成した炭素ラジカルＣ＊が、シリコンラジカルＳｉ＊と反応することによって、Ｓｉ－Ｃ結合を有する堆積物が堆積する。本実施の形態では、これもエッチングステップにおける保護膜として機能すると考えられる。
　なお、ステップＳ１３では、形成された穴部５１ａの底まで、側壁に保護膜５５を堆積させてもよい。これにより、穴部の底面をエッチングする際に、穴部の側壁がエッチングされることを、穴部の底に至るまで抑制することができる。
　次いで、ステップＳ１４では、表面に保護膜５５が堆積された第２のマスク膜５３をマスクとして、ＳＦ６ガスを含む処理ガスをプラズマ化したプラズマにより、シリコン層５１をエッチングする（第２のエッチングステップ）。
　排気系１２の真空ポンプによりチャンバ１内を排気した状態で、処理ガス供給部２３より処理ガスを所定の流量でチャンバ１内に導入し、チャンバ１内の圧力を設定値にする。処理ガスとして、ＳＦ６ガス及びＯ２ガスを所定の流量でチャンバ１内に導入する。必要に応じて、フッ化シリコン（ＳｉＦ４）ガス及び臭化水素（ＨＢｒ）ガスを処理ガスに加えてもよい。また、直流電源１６によりウェハＷをサセプタ２に静電引力により固定することによって支持した状態で、第１の高周波電源１５により第１の高周波電力をサセプタ２に供給する。すると、シャワーヘッド２０より吐出された処理ガスはマグネトロン放電によりプラズマ化され、プラズマ化したプラズマはウェハＷに照射される。
　そして、プラズマをウェハＷに照射することで、図１１に示すように、第２のマスク膜５３、第１のマスク膜５２の各々の開口部５３ａ、５２ａにおいて、下層側のシリコン層５１に第２の深さＨ２まで穴部５１ｂが形成される。
　なお、ステップＳ１４では、ＳＦ６ガスを含む処理ガスのプラズマによりシリコン層５１をエッチングする前に、形成された穴部５１ａの側壁に、ＳＦ６ガス及びＯ２ガスを含む処理ガスのプラズマにより第２の保護膜を堆積させてもよい。このとき、処理ガスがプラズマ化する際に、酸素ラジカルＯ＊及びフッ化シリコンのラジカルＳｉＦｘ＊が生成される。そして、酸素ラジカルＯ＊がフッ化シリコンのラジカルＳｉＦｘ＊と反応することによって、第２の保護膜が堆積する。
　本実施の形態では、ステップＳ１３（第２の堆積ステップ）とステップＳ１４（第２のエッチングステップ）とを少なくとも２回ずつ交互に繰り返す。
　２回目のステップＳ１３では、１回目のステップＳ１３と同様に、形成された穴部５１ｂの側壁に、ＣＯガスを含む処理ガスのプラズマにより保護膜５５を堆積させる（第２の堆積ステップ）。これにより、図１２に示すように、穴部５１ｂの側壁に保護膜５５を堆積させる。このとき、保護膜５５は、第２のマスク膜５３の上面、第２のマスク膜５３に形成されている開口部５３ａの側面、及び第１のマスク膜５２に形成されている開口部５２ａの側面にも堆積する。また、形成された穴部５１ｂの底まで、側壁に保護膜５５を堆積させてもよい。
　２回目のステップＳ１４では、１回目のステップＳ１４と同様に、表面に保護膜５５が堆積された第２のマスク膜５３をマスクとして、ＳＦ６ガスを含む処理ガスをプラズマ化したプラズマにより、シリコン層５１をエッチングする（第２のエッチングステップ）。これにより、図１３に示すように、第２のマスク膜５３、第１のマスク膜５２の各々の開口部５３ａ、５２ａにおいて、下層側のシリコン層５１に第３の深さＨ３まで穴部５１ｃが形成される。
　以下、ステップＳ１３とステップＳ１４とを交互に繰り返すことによって、図１４に示すように、下層側のシリコン層５１に所望の深さＨまで穴部５１ｄが形成される。ステップＳ１３とステップＳ１４とを交互に繰り返すことにより、マスク膜をプラズマから保護することができるとともに、形成する穴部の側壁を基板の表面に対して垂直にできる。
　なお、本実施の形態では、ダイポールリング磁石２４により水平磁界Ｂをウェハ表面付近に印加する。ウェハ表面付近での磁界の大きさを増加させると、電子が磁力線の周りにらせん運動する際の回転半径（ラーマー半径）が小さくなり、ウェハ表面付近に存在する電子が常にウェハ表面に近い領域に束縛されるため、ウェハ表面付近での電子密度が上がる。また、同様に、ウェハ表面付近でのプラズマ密度も増加する。そのため、シリコン層５１のエッチング速度を増加させることができる。
　本実施の形態では、ステップＳ１２において、供給する第１の高周波電力の電力値を段階的に増加させながら、シリコン層５１をエッチングしてもよい。また、ステップＳ１４をステップＳ１３と交互に繰り返す度に、ステップＳ１４において供給する第１の高周波電力の電力値を増加させてもよい。このような工程の例を、実施例１として、図１８の表１に示す。
　表１におけるステップＳ１２－１、ステップＳ１２－２は、前述したステップＳ１２に相当する。表１におけるステップＳ１３、ステップＳ２３、ステップＳ３３、ステップＳ４３は、それぞれ１回目、２回目、３回目、４回目のステップＳ１３に相当する。表１におけるステップＳ１４－２、ステップＳ２４－２、ステップＳ３４－２、ステップＳ４４－２は、それぞれ１回目、２回目、３回目、４回目のステップＳ１４に相当する。
　なお、表１におけるステップＳ１４－１、ステップＳ２４－１、ステップＳ３４－１、ステップＳ４４－１は、それぞれ１回目、２回目、３回目、４回目のステップＳ１４において、シリコン層５１をエッチングする前に、第２の保護膜を堆積させるステップである。
　実施例１では、ステップＳ１２－１で、第１の高周波電力を２２００Ｗとし、ステップＳ１２－２で、第１の高周波電力を２３００Ｗとしている。すなわち、供給する第１の高周波電力の電力値を段階的に増加させている。ステップＳ１２において、供給する第１の高周波電力の電力値を段階的に増加させることにより、エッチングの進行に伴ってプラズマのエネルギーを増加させることができる。従って、時系列と共に増長するＨ２に対しエッチングに必要とされるラジカルを穴底へ届かせる事が可能となる。
　実施例１では、ステップＳ１４－２で、第１の高周波電力を２４００Ｗとし、ステップＳ２４－２で、第１の高周波電力を２５５０Ｗとし、ステップＳ３４－２で、第１の高周波電力を２７００Ｗとし、ステップＳ４４－２で、第１の高周波電力を２８００Ｗとしている。すなわち、ステップＳ１４をステップＳ１３と交互に繰り返す度に、ステップＳ１４－２～ステップＳ４４－２において供給する第１の高周波電力の電力値を段階的に増加させている。ステップＳ１４－２～ステップＳ４４－２において供給する第１の高周波電力の電力値を増加させることにより、穴底へのラジカルの供給数を確保できる。従って、第２のマスク膜５３の開口部５３ａ、第１のマスク膜５２の開口部５２ａの形状をシリコン層５１に形成される穴部に転写するときに、形状が異常になることを抑制することができる。
　以上の工程を行うことによって、シリコン層５１のエッチングが終了し、図１４に示すように、所望の深さＨまで穴部５１ｄが形成される。
　次に、本実施の形態に係るプラズマエッチング方法によれば、マスクをプラズマから保護することができるとともに、形成する穴部の側壁をウェハの表面に対して垂直にできることを、比較例を参照しながら説明する。
　図１５は、比較例に係るプラズマエッチング方法の各工程におけるウェハＷの状態を模式的に示す断面図である。
　また、比較例に係るシリコン層をエッチングする工程は、例えば、表１のステップＳ１１、ステップＳ１３、ステップＳ２３、ステップＳ３３、ステップＳ４３を除いたものとすることができる。
　アスペクト比が大きな穴部５１ｅを形成する場合には、図１５に示すように、例えば酸化シリコン膜その他のシリコン酸化膜を含む第２のマスク膜５３よりなるパターンをマスクとしてシリコン層５１をエッチングする。シリコン酸化膜は、シリコン層に対してレジスト膜よりも高い選択比を有するため、プラズマエッチングを長時間行っても、マスクが除去されることを防止できる。
　しかし、シリコン層をエッチングして穴部を形成するプロセスにおいては、第２のマスク膜５３として、プロセス温度の制約等により低温で形成されたシリコン酸化膜が用いられることがある。低温で形成されたシリコン酸化膜は、緻密な膜でなく、表面上に微小な格子欠陥が存在することがある。このようなシリコン酸化膜を第２のマスク膜５３として、フッ素原子を含む処理ガスのプラズマによりエッチングを行うと、プラズマに含まれるフッ素ラジカル（Ｆ＊）により、これら微小な格子欠陥が局所的にエッチングされることがある。そして、第２のマスク膜５３の表面に例えばピットが発生することがある。第２のマスク膜５３の表面にピットが発生すると、第２のマスク膜５３の下層膜まで到達する貫通孔５３ｂが形成されるおそれがあり、第２のマスク膜５３がマスク膜としての機能を損なうおそれがある。
　また、形成される穴部５１ｅのアスペクト比が大きくなると、形成される穴部５１ｅの上面部５１ｆよりも少し下の部分であるボーイング部５１ｇにおける開口径が、上面部５１ｆの開口径よりも大きくなる。更にボーイング部５１ｇよりも下の部分５１ｈでは、開口径は穴部５１ｅの底に近づくにつれて徐々に小さくなり、穴部５１ｅの底で最も小さくなる。その結果、穴部５１ｅの側壁をウェハＷの表面に対して垂直にできない。
　また、式（１）を用いて前述したように、シリコン層５１がエッチングされる際に、穴部５１ｅの内部ではＳｉＦ４が生成され、生成されたＳｉＦ４は、穴部５１ｅの外部へ排出される必要がある。しかし、形成される穴部５１ｅのアスペクト比が大きく、シリコン層５１のエッチング速度が数十μｍ／分になると、ＳｉＦ４の生成量が多くなり、穴部５１ｅの内部に供給されるフッ素ラジカルＦ＊の量と、穴部５１ｅの外部へ排出される反応生成物ＳｉＦ４の量とが略等しくなる。よって、穴部５１ｅの内部におけるＳｉＦ４の分圧が高くなり、フッ素ラジカルＦ＊の分圧が高くなることが抑制され、結果として、シリコン層５１のエッチング速度を増加させることができないという問題がある。
　一方、本実施の形態では、第２のマスク膜５３をマスクとしてシリコン層５１のプラズマエッチングを行う際に、第２のマスク膜５３上に、ＣＯガスを含む処理ガスのプラズマにより保護膜５５が堆積されており、第２のマスク膜５３の表面が露出していない。従って、フッ素原子を含む処理ガスによりシリコン層５１のエッチングを行う際に、第２のマスク膜５３の表面に存在する微小な格子欠陥が局所的にエッチングされることを防止でき、第２のマスク膜５３の表面にピットが発生することを防止できる。
　また、ＣＯガスを含む処理ガスにより保護膜５５を堆積させる際も、処理ガスがフッ素原子を含まないため、第２のマスク膜５３の表面に存在する微小な格子欠陥が局所的にエッチングされることを防止でき、第２のマスク膜５３の表面にピットが発生することを防止できる。
　従って、第２のマスク膜５３の下層膜まで到達する貫通孔５３ｂが形成されるおそれがなく、第２のマスク膜５３及び第１のマスク膜５２をプラズマから保護することができる。
　また、本実施の形態では、ＣＯガスを含む処理ガスのプラズマにより、穴部５１ｄの側壁に保護膜５５を堆積するため、エッチングが進行して形成される穴部５１ｄの深さ寸法が大きくなった場合でも、側壁がエッチングされることを抑制することができる。よって、ボーイング部の発生を抑制することができる。また、開口径が穴部５１ｄの底に近づくにつれて徐々に小さくなることを防止でき、穴部５１ｄの側壁をウェハＷの表面に対して垂直にすることができる。
　更に、本実施の形態では、穴部５１ｄの側壁がエッチングされることを防止できるため、形成する穴部５１ｄのアスペクト比が大きな場合でも、穴部５１ｄの内部で生成されるＳｉＦ４の量を少なくすることができる。このため、穴部５１ｄの内部におけるＳｉＦ４の分圧が高くなることを抑制でき、穴部５１ｄ内のフッ素ラジカルＦ＊の分圧を高くすることができ、結果として、シリコン層５１のエッチング速度を増加させることができる。
　ここで、ステップＳ１０～ステップＳ１２－２を行った後、ステップＳ１４（第２のエッチングステップ）を４回繰り返す場合において、各々のステップＳ１４のいずれかの前のステップＳ１３を省略することで、合計０～３回ステップＳ１３を行うエッチングを行った。そして、実施例１に示した４回ステップＳ１３を行った場合と合わせ、ステップＳ１３を０～４回行った場合について、第１のマスク膜５２、第２のマスク膜５３の開口部５２ａ、５３ａの側壁が側方へエッチングされ、侵食される侵食深さＤ（図１５参照）を測定した。その結果を、図１９の表２に示す。
　表２に示すように、ステップＳ１３の回数の増加に伴って、侵食深さＤが減少する。従って、本実施の形態によれば、ＣＯガスを含む処理ガスのプラズマにより保護膜を堆積させることによって、マスク膜が側方にエッチングされ、侵食されることを抑制する効果があることが確認された。
（第２の実施の形態）
　次に、本発明の第２の実施の形態に係るプラズマエッチング方法について説明する。
　本実施の形態に係るプラズマエッチング方法では、第１の実施の形態に係るプラズマエッチング装置と同一の装置を用いることができる。従って、本実施の形態に係るエッチング装置については、説明を省略する。
　また、本実施の形態に係るプラズマエッチング方法は、三次元実装される半導体装置に貫通電極を形成するために、ＴＳＶ（Through-Silicon Via）技術を用いてウェハに貫通孔を形成するものである。従って、本実施の形態に係るプラズマエッチング方法は、貫通孔を形成するためのウェハ（以下、「デバイスウェハ」ともいう。）がサポートウェハに接着剤を介して貼り合わされた、貼り合わせウェハをエッチングする点で、第１の実施の形態と相違する。
　図１６及び図１７は、本実施の形態に係るプラズマエッチング方法を含む半導体装置の製造方法の各工程におけるウェハの状態を模式的に示す断面図である。
　貼り合わせウェハは、図１６のｃに示すように、デバイスウェハＷと、サポートウェハＳＷを有する。デバイスウェハＷは、表面Ｗａにトランジスタ等の半導体装置が形成された基板である。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強するための基板である。デバイスウェハＷは、接着剤Ｇを介してサポートウェハＳＷに貼り合わされている。
　本実施の形態に係る半導体装置の製造方法では、始めに、シリコンウェハ等よりなるデバイスウェハＷの表面にトランジスタ１０１を形成し、トランジスタ１０１が形成されたデバイスウェハＷ上に層間絶縁膜１０２を形成する（図１６のａ）。
　次いで、層間絶縁膜１０２上に、配線構造１０３を形成する。層間絶縁膜１０２上に、配線層１０４、絶縁膜１０５を交互に積層するとともに、絶縁膜１０５を貫通して上下の配線層１０４間を電気的に接続するビアホール１０６を形成する（図１６のｂ）。
　次いで、デバイスウェハＷを上下反転させ、デバイスウェハＷの表面Ｗａを、接着剤Ｇを介してサポートウェハＳＷと貼り合わせることによって、貼り合わせウェハを準備する。サポートウェハＳＷは、デバイスウェハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウェハＷを補強し、反りを防ぐ支持体となる基板であり、例えばシリコンウェハ等よりなる。そして、貼り合わせウェハを、例えば研削装置に備えられた支持部に支持し、ウェハＷの裏面Ｗｂ側を研削し、研削前の厚さＴ１が所定厚さＴ２になるように薄化する（図１６のｃ）。所定厚さＴ２を、例えば５０～２００μｍとすることができる。
　なお、図１６では、図示を容易にするために、層間絶縁膜１０２及び配線構造１０３の厚さが誇張して描かれているが、実際は、層間絶縁膜１０２及び配線構造１０３の厚さは、ウェハＷの基体自体の厚さに比べ極めて小さい（図１７においても同様）。
　次いで、ウェハＷの裏面Ｗｂに図示しない例えば第１のマスク膜と第２のマスク膜よりなるマスク膜を形成する。そして、マスク膜上にレジストを塗布し、露光し、現像することによって、図示しないレジストパターンを形成し、レジストパターンをマスクとしてマスク膜に開口部を形成し、残存するレジストを、第１の実施の形態と同様にアッシングして除去する。引き続き、第１の実施の形態と同様のプラズマエッチングを行い、マスク膜をマスクとしてウェハＷの裏面Ｗｂをエッチングして貫通孔Ｖを形成する。そして、貫通孔Ｖが形成されたウェハＷの裏面Ｗｂに残存するマスク膜を例えばエッチングにより除去する（図１７のａ）。貫通孔Ｖの径を、例えば１～１０μｍとすることができる。また、貫通孔Ｖの深さは、ウェハＷの裏面Ｗｂを研削して薄化した後のウェハＷの基体自体の厚さに相当するものであり、例えば５０～２００μｍとすることができる。
　次いで、貫通孔Ｖの内周面を被覆するように、例えばポリイミド等の絶縁膜１０７を形成し、内周面が絶縁膜１０７で被覆された貫通孔Ｖ内に、電解めっき法等により貫通電極１０８を形成する（図１７のｂ）。
　次いで、サポートウェハＳＷをウェハＷから剥がすことによって、薄化され、貫通電極１０８が形成されたウェハＷを得る。例えば紫外光（ＵＶ光）を照射することによって、光反応性の接着剤Ｇの接着力を低下させて剥がすことができる（図１７のｃ）。
　本実施の形態でも、図１７のａに示したプラズマエッチングを、第１の実施の形態に係るプラズマエッチング方法により行うことができる。すなわち、シリコン層の上に、第１のマスク膜、第２のマスク膜を形成し、その上に形成されたレジスト膜をマスクとして第２のマスク膜及び第１のマスク膜をエッチングして開口部を形成し、第２のマスク膜及び第１のマスク膜をマスクとして、シリコン層をエッチングする。そして、その際に、第２のマスク膜の表面又は形成された穴部の側壁に、ＣＯガスを含む処理ガスのプラズマにより保護膜を堆積させる。これにより、第２のマスク膜及び第１のマスク膜をプラズマから保護することができ、形成する穴部の側壁を基板の表面に対して垂直にできるとともに、シリコン層のエッチング速度を高めることができる。
　以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　本国際出願は、２０１１年７月１２日に出願された日本国特許出願２０１１－１５４１７５号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
１　チャンバ（処理容器）
２　サセプタ
４　支持部
１５　第１の高周波電源
２０　シャワーヘッド
２３　処理ガス供給部
２６　第２の高周波電源
３５　ＳＦ６ガス源
３６　Ｏ２ガス源
３８　ＣＯガス源
４０　制御部
５１　基体（シリコン層）
５１ａ　穴部
５１ｂ　側壁
５２　第１のマスク膜
５３　第２のマスク膜
５４　レジスト膜
５５　保護膜
 

Claims (6)

  1. 　シリコン層の上方に所定のパターンにパターニングされたシリコン酸化膜が形成された被処理基板における前記シリコン層を、前記シリコン酸化膜をマスクとして、第１の処理ガスのプラズマによりエッチングして穴部を形成するプラズマエッチング方法において、
    　一酸化炭素ガスを含む第２の処理ガスのプラズマにより、前記シリコン酸化膜の表面に保護膜を堆積させる第１の堆積ステップと、
    　表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層をエッチングする第１のエッチングステップと、
    　前記第１のエッチングステップの後、形成された前記穴部の側壁に、前記第２の処理ガスのプラズマにより前記保護膜を堆積させる第２の堆積ステップと、
    　表面に前記保護膜が堆積された前記シリコン酸化膜をマスクとして、前記第１の処理ガスのプラズマにより前記シリコン層を更にエッチングする第２のエッチングステップと
    を有し、
    　前記第２の堆積ステップと前記第２のエッチングステップとを少なくとも２回ずつ交互に繰り返す、プラズマエッチング方法。
  2. 　前記第２の堆積ステップは、形成された前記穴部の底まで、前記穴部の側壁に前記保護膜を堆積させるものである、請求項１に記載のプラズマエッチング方法。
  3. 　前記被処理基板は、前記シリコン酸化膜上にレジスト膜が形成されてなるものであり、
    　前記第１の堆積ステップは、前記第２の処理ガスのプラズマにより前記レジスト膜を除去するとともに、前記第２の処理ガスのプラズマにより前記シリコン酸化膜の表面に前記保護膜を堆積させるものである、請求項１に記載のプラズマエッチング方法。
  4. 　前記第１の堆積ステップは、酸素ガスを含む第３の処理ガスのプラズマにより、前記レジスト膜を灰化した後、残った前記レジスト膜を前記第２の処理ガスのプラズマにより除去するものである、請求項３に記載のプラズマエッチング方法。
  5. 　前記第１のエッチングステップは、前記被処理基板を支持する支持部に、第１の周波数を有する第１の高周波電力を供給するとともに、供給する前記第１の高周波電力の電力値を段階的に増加させながら、前記シリコン層をエッチングするものである、請求項１に記載のプラズマエッチング方法。
  6. 　前記第２のエッチングステップを前記第２の堆積ステップと交互に繰り返す度に、前記第２のエッチングステップにおいて供給する前記第１の高周波電力の電力値を増加させる、請求項１に記載のプラズマエッチング方法。
PCT/JP2012/067612 2011-07-12 2012-07-10 プラズマエッチング方法 WO2013008824A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020147000518A KR101904576B1 (ko) 2011-07-12 2012-07-10 플라즈마 에칭 방법
US14/131,704 US8975188B2 (en) 2011-07-12 2012-07-10 Plasma etching method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-154175 2011-07-12
JP2011154175A JP5981106B2 (ja) 2011-07-12 2011-07-12 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
WO2013008824A1 true WO2013008824A1 (ja) 2013-01-17

Family

ID=47506107

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/067612 WO2013008824A1 (ja) 2011-07-12 2012-07-10 プラズマエッチング方法

Country Status (5)

Country Link
US (1) US8975188B2 (ja)
JP (1) JP5981106B2 (ja)
KR (1) KR101904576B1 (ja)
TW (1) TWI459465B (ja)
WO (1) WO2013008824A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637867A (zh) * 2013-11-15 2015-05-20 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN106653594A (zh) * 2015-10-30 2017-05-10 中微半导体设备(上海)有限公司 一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915321A (zh) * 2013-01-06 2014-07-09 中国科学院微电子研究所 半导体结构及其制造方法
JP2014225501A (ja) 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6373150B2 (ja) 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP6549765B2 (ja) * 2014-06-16 2019-07-24 東京エレクトロン株式会社 処理方法
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
CN105719965A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 二氧化硅基片的刻蚀方法和刻蚀设备
CN106356330B (zh) * 2015-07-17 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106409751B (zh) * 2015-07-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9595451B1 (en) * 2015-10-19 2017-03-14 Applied Materials, Inc. Highly selective etching methods for etching dielectric materials
JP6604833B2 (ja) * 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
US10541143B2 (en) * 2016-03-30 2020-01-21 Intel Corporation Self-aligned build-up of topographic features
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
JP7071884B2 (ja) * 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
US11171011B2 (en) * 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
JP7333752B2 (ja) * 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR102568003B1 (ko) * 2020-09-18 2023-08-16 도쿄엘렉트론가부시키가이샤 에칭 방법, 플라즈마 처리 장치, 기판 처리 시스템 및 프로그램
US20230386787A1 (en) 2020-10-19 2023-11-30 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
CN112466749B (zh) * 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法
JP7583601B2 (ja) 2020-12-17 2024-11-14 東京エレクトロン株式会社 基板処理方法
KR102826216B1 (ko) * 2022-12-27 2025-06-27 세메스 주식회사 실리콘 질화물을 포함하는 패턴구조 형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103358A (ja) * 2008-10-24 2010-05-06 Denso Corp 半導体装置の製造方法
JP2010287823A (ja) * 2009-06-15 2010-12-24 Denso Corp 半導体装置の製造方法
WO2011036819A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US5637189A (en) * 1996-06-25 1997-06-10 Xerox Corporation Dry etch process control using electrically biased stop junctions
EP0822582B1 (en) * 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
JPH1197414A (ja) 1997-09-25 1999-04-09 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法
JP3063710B2 (ja) * 1997-11-17 2000-07-12 日本電気株式会社 半導体装置の製造方法
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US6696365B2 (en) * 2002-01-07 2004-02-24 Applied Materials, Inc. Process for in-situ etching a hardmask stack
US6709917B2 (en) * 2002-05-13 2004-03-23 International Business Machines Corporation Method to increase the etch rate and depth in high aspect ratio structure
US20040192058A1 (en) * 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
JP2007012819A (ja) * 2005-06-29 2007-01-18 Toshiba Corp ドライエッチング方法
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7807583B2 (en) * 2006-08-25 2010-10-05 Imec High aspect ratio via etch
US7981812B2 (en) * 2007-07-08 2011-07-19 Applied Materials, Inc. Methods for forming ultra thin structures on a substrate
CN101925983A (zh) * 2007-12-21 2010-12-22 苏威氟有限公司 用于生产微机电系统的方法
JP2009182059A (ja) * 2008-01-29 2009-08-13 Toshiba Corp ドライエッチング方法
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
JP5172417B2 (ja) * 2008-03-27 2013-03-27 Ｓｐｐテクノロジーズ株式会社 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
JP4987928B2 (ja) * 2009-09-24 2012-08-01 株式会社東芝 半導体装置の製造方法
JP2011108690A (ja) * 2009-11-12 2011-06-02 Panasonic Corp 半導体装置及びその製造方法
US20110174774A1 (en) * 2010-01-21 2011-07-21 Ying-Chih Lin Method of descumming patterned photoresist

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103358A (ja) * 2008-10-24 2010-05-06 Denso Corp 半導体装置の製造方法
JP2010287823A (ja) * 2009-06-15 2010-12-24 Denso Corp 半導体装置の製造方法
WO2011036819A1 (ja) * 2009-09-28 2011-03-31 株式会社 東芝 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637867A (zh) * 2013-11-15 2015-05-20 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN104637867B (zh) * 2013-11-15 2017-11-10 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN106653594A (zh) * 2015-10-30 2017-05-10 中微半导体设备(上海)有限公司 一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法
CN106653594B (zh) * 2015-10-30 2019-05-28 中微半导体设备(上海)股份有限公司 一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法

Also Published As

Publication number Publication date
TWI459465B (zh) 2014-11-01
US20140134846A1 (en) 2014-05-15
TW201316408A (zh) 2013-04-16
KR20140050627A (ko) 2014-04-29
KR101904576B1 (ko) 2018-10-04
US8975188B2 (en) 2015-03-10
JP2013021192A (ja) 2013-01-31
JP5981106B2 (ja) 2016-08-31

Similar Documents

Publication Publication Date Title
JP5981106B2 (ja) プラズマエッチング方法
JP5830275B2 (ja) プラズマエッチング方法
KR102080246B1 (ko) 패턴 형성 방법 및 기판 처리 시스템
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
KR101384589B1 (ko) 반도체 장치의 제조 방법
EP2819151B1 (en) Plasma etching method and plasma etching apparatus
JP4877747B2 (ja) プラズマエッチング方法
JP4827083B2 (ja) プラズマエッチング装置およびプラズマエッチング方法
US9607811B2 (en) Workpiece processing method
JP6298391B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2014096499A (ja) プラズマエッチング方法及びプラズマエッチング装置
WO2013051282A1 (ja) 半導体装置の製造方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP4722725B2 (ja) 処理方法およびプラズマエッチング方法
JP2018101697A (ja) パーティクル除去方法及び基板処理方法
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5089871B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12811465

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147000518

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14131704

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12811465

Country of ref document: EP

Kind code of ref document: A1