CN100459096C - 构造集成电路的方法和相应的集成电路 - Google Patents

构造集成电路的方法和相应的集成电路 Download PDF

Info

Publication number
CN100459096C
CN100459096C CNB2005100659861A CN200510065986A CN100459096C CN 100459096 C CN100459096 C CN 100459096C CN B2005100659861 A CNB2005100659861 A CN B2005100659861A CN 200510065986 A CN200510065986 A CN 200510065986A CN 100459096 C CN100459096 C CN 100459096C
Authority
CN
China
Prior art keywords
ditch
integrated circuit
packing material
substrate
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100659861A
Other languages
English (en)
Other versions
CN1697155A (zh
Inventor
亚历山大·马丁
戴维·比利亚努埃瓦
弗雷德里克·萨尔韦蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
SGS Thomson Microelectronics SA
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA, Koninklijke Philips Electronics NV filed Critical SGS Thomson Microelectronics SA
Publication of CN1697155A publication Critical patent/CN1697155A/zh
Application granted granted Critical
Publication of CN100459096C publication Critical patent/CN100459096C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种构造集成电路(IC)的方法，包括在衬底(1)内创建中空隔离沟(2)和在衬底的有源区(12)中和上制造有源组件(5)，在所述沟(2)之间存在定位，其特征在于：沟(2)的创建包括：初始阶段，在制造有源组件(5)之前执行，且包括在衬底(1)中形成沟(2)和以填充材料(4)来填充沟(2)；以及最终阶段，在制造有源组件(5)之后执行，且包括有源组件(5)的封装(6)、通过封装材料(6)创建对每一个填充沟的进口(64)、通过每一个进口来去除填充材料(4)、以及通过相应的进口(64)来插塞每一个沟的开口。

Description

构造集成电路的方法和相应的集成电路
技术领域
本发明涉及一种集成电路，更具体地，包括中空隔离沟(hollowisolating trenches)的创建。
背景技术
集成电路通常包括例如晶体管的有源器件，通过隔离区，例如通过深沟隔离(DTI)和浅沟隔离(STI)彼此分离。由于空气是非常好的电绝缘体，因此有利地，绝缘沟为中空。
常规地用来构造包括中空隔离沟的集成电路的技术通常在于：在制造有源器件之前，完全制造中空隔离沟。
更具体地，根据这些公知的技术，对该沟进行蚀刻，然后，将其开(opening)插塞(plug)有诸如氧化层的保角涂层。也就是说，为了避免在插塞操作中或多或少完全填充该沟，重要的是使沟的开口不要太大。结果，利用这些现有技术的方法仅能够获得窄沟，从而表现为减小的空气容积。
本发明的目的是提出一种对该问题的解决方案。
发明内容
本发明的一个目的是获得所需尺寸的中空隔离沟，且在特别宽的沟中表现出较大的空气容积。
本发明的另一目的是利用实现传统图案的填充材料和用来制造栅极材料和相关触点的方法来创建中空隔离沟。
本发明还可以用来在有源器件之间获得中空隔离沟，通过在沟中所围住的气体(例如，空气或真空等)的电容率提供对静电耦合效应的减小，换句话说，泄漏的减小与沿沟的寄生传导沟道的出现相关联。
有利地，根据本发明的沟还提供了对由传统沟制造中的技术步骤引起的有源区中的机械应变的松弛(relaxation)。
因此，本发明提出了一种构造集成电路的方法，包括在衬底内创建中空隔离沟和在衬底的有源区中和上制造有源组件，所述有源组件位于所述沟之间。
根据本发明的一般特征，沟的创建包括：
-初始阶段，在制造有源组件之前执行，且包括在衬底中形成沟和以填充材料来填充沟；以及
-最终阶段，在制造有源组件之后执行，且包括有源组件的封装、通过封装材料创建对每一个填充沟的进口(access)、通过每一个进口来去除填充材料、以及通过相应的进口来插塞每一个沟的开口。
通过将两个阶段中的沟的创建与组件封装层的使用组合来提供对沟的进口，以便将其清空然后插塞其开口，可以定义所需的形态因子，实现了在诸如保持较大空气容积的同时对任意尺寸的沟进行插塞，特别是宽沟。
因此，根据本发明的方法实现了包括所需尺寸的中空隔离沟和表现出要获得的提升的隔离特性的集成电路。
根据本发明的一个实施例，有利地，对沟的进口是比沟的顶部窄的井，并且沟的开口的插塞典型地包括将插塞材料保角沉积在井中。
根据本发明的第二实施例，优选地，所述填充材料是能够相对于衬底的材料和封装材料选择性去除的材料，并且所述填充材料的去除包括诸如选择性地蚀刻填充材料。
根据本发明的第三实施例，所述填充材料可以是锗(Ge)或硅锗(Si-Ge)合金。
根据本发明的第四实施例，至少一些所述沟可以是浅沟、或者是非常深的沟。
本发明还提出了一种通过如上所定义的方法获得所述集成电路。
附图说明
通过查看作为非限定性的实施例和实现方法以及附图的详细描述，本发明的其他优点和特征将变得明显，其中：
-图1和2示意地示出了根据本发明的集成电路；以及
-图3到13示意地示出了根据本发明的方法的主要步骤。
具体实施方式
图1和2示出了包括有源组件的集成电路IC，例如通过中空隔离沟彼此隔离的MOS晶体管。
图1和2分别示出了晶体管的长度方向和宽度方向的视图。
所述集成电路包括衬底1，其中在衬底的有源区12之间已经制造了中空沟2。
在衬底的有源区中和上已经实现了晶体管5。所述有源器件由也插塞所述沟的开口的封装层6封装。
在封装层6中已经制造了漏极/源极触点10。类似地，在图2中，在封装层6中已经实现了栅极触点11。
现在，接下来将更详细地描述根据本发明的方法实现的主要步骤，以便获得图1和2所示的集成电路。
为了简化，图3到6示出了半沟和半晶体管，应该理解，这些图具有对称的垂直轴。
在图3中，在衬底1(典型地为硅)上形成顶上为氮化硅Si3N4 32层的二氧化硅SiO2 31层。然后，沉积抗蚀掩模33，其中形成了与沟的开口相对应的开口。
然后，按照本质上已知的方式，对层32和31进行蚀刻。然后，按照本质上已知的方式对沟20进行蚀刻，例如通过化学和等离子蚀刻。
在STI型沟的情况下，沟20的深度诸如为大约0.3μm，而对于DTI型的沟，其大约为5μm。
然后，该沟填充有(图4)填充材料4。例如，该材料是能够相对于衬底和构造集成电路时所使用的其他材料(例如封装材料)选择性地去除的材料。可选择性去除材料的示例包括锗(Ge)和硅锗合金(SiGe)。
其中0＜x＜1的合金Si1-xGex和其中0＜x≤0.95且0＜y≤0.5的合金Si1-xGexCy是值得一提的。优选地，与硅和SiO2相比，SiGe合金具有相对较高的锗含量(x≥0.1，优选地，0.1≤x≤0.3)，用于更好的蚀刻选择性。
在该示例实施例中，所述填充材料通过沉积诸如TEOS型的材料，来填充该沟。也就是说，外延(epitaxy)也是可行的。
通过蚀刻来去除任意过量材料(SiGe、氮化硅等)，并且如果需要，对衬底的表面进行化学-机械抛光步骤。
沟的填充之后跟随有根据本质上已知的传统构造步骤的有源组件5的制造，如图5所示。
在图5中，还部分地示出了晶体管5的绝缘栅极50，侧面为绝缘间隔体51，在这种情况下为多层(SiO2，Si3N4)。
然后，按照已知的方式来执行晶体管封装(图6)。例如，通过沉积三重层6，即，一个包括SiO2氧化物的第一层61、Si3N4氮化物第二层62和SiO2氧化物第三层63，能够实现该封装。该步骤之后跟随有对电路表面的化学-机械抛光。
然后，在封装层6中制造井(well)64，以便达到填充有填充材料4的沟20的上表面。
如图7a所示，利用用来定义井口的尺寸的抗蚀掩模63来蚀刻该井64。通过本质上已知的连续蚀刻来执行该蚀刻，直到达到填充材料4为止。
根据封装层的厚度和隔离沟的尺寸来确定井的比例，以便获得所需的形态因子。通常，该井最好窄于沟的上部(开口)，并且其高度最好是其宽度的两倍，以便避免在后续的填充步骤中产生气泡。
图7b示出了浅沟(STI)。该沟的深度c为0.30μm，并且其宽度为0.21μm。对于厚度b等于0.20μm的封装层，例如，将选择宽度在0.10和0.15μm之间的井。
然后，针对如图7c所示的深沟(DTI)的情况，选择相同的井，其中d＝0.80μm且c＝5μm。
一旦已经制成了进口井(access well)8，则通过所述进口井从沟中去除填充材料4(图8)。通过填充材料4的选择性蚀刻来执行该去除8。
可以通过任意已知的方法来执行锗或SiGe合金的选择性去除，例如使用氧化化学品，例如包括40ml的70％HNO3+20ml的H2O2+5ml的0.5％HF，或者通过各向同性的等离子蚀刻。
然后，插塞所述进口井(图9)。通过将插塞材料(9)保角沉积在井中，例如类似于封装层6的SiO2 63的SiO2，能够实现该插塞。有利地，该保角涂层的厚度是进口井8的宽度的一半。井插塞之后跟随有对电路表面实现的化学-机械抛光步骤(图10)。
当已经沉积了保角层时，逐渐填充该井，并且将插塞材料的层90沉积在沟2的侧面上。然而，如同井那样来插塞沟的开口。
因此，与沟的尺寸无关，进口井定义了要插塞的沟的开口，并且通过该井能够插塞井的开口，而不会在沟内沉积太多材料，因此能够保留充分的空气容积，而与沟的尺寸无关。
自然地，本领域的技术人员将能够根据这些沟和封装层来选择井的尺寸，以便获得所需的结果。
还将注意，在第一阶段中，沟填充材料4充当对封装层沉积的支撑，然后，封装层沉积在井蚀刻阶段中保持其一致性。此外，该井用于去除填充材料以便恢复中空沟，然后封闭中空沟。
图11示出了其上在封装层中蚀刻了漏极/源极触点的位置100的电路的长度方向视图。然后，以金属来填充这些位置，以便形成漏极/源极触点10(图12)。
类似地，图13示出了其上蚀刻或光刻了栅极触点的电路的宽度方向视图，然后，所述栅极触点11填充有金属。

Claims (7)

1.一种构造集成电路的方法，包括在衬底(1)内创建中空隔离沟(2)和在衬底的有源区(12)中和上制造有源组件(5)，所述有源组件位于所述沟(2)之间，其特征在于：沟(2)的创建包括：在制造有源组件(5)之前执行的初始阶段，且包括在衬底(1)中形成沟(2)和以填充材料(4)来填充沟(2)；以及最终阶段，在制造有源组件(5)之后执行，且包括有源组件(5)的封装(6)、通过封装材料(6)创建对每一个填充沟的进口(64)、通过每一个进口来去除填充材料(4)、以及通过相应的进口(64)来插塞每一个沟的开口。
2、根据权利要求1所述的方法，其特征在于：对沟(2)的进口是比沟的顶部窄的井，并且沟(2)的开口的插塞包括将插塞材料(9)保角沉积在井(64)中。
3、根据权利要求1所述的方法，其特征在于：所述填充材料(4)是能够相对于衬底(1)的材料和封装材料(6)选择性去除的材料，并且所述填充材料(4)的去除(8)包括选择性地蚀刻填充材料(4)。
4、根据权利要求1所述的方法，其特征在于：所述填充材料(4)是锗或硅锗合金。
5、根据权利要求1所述的方法，其特征在于：至少一些所述沟(2)是浅沟。
6、根据权利要求1所述的方法，其特征在于：至少一些所述沟(2)是深沟。
7、一种集成电路，其特征在于通过权利要求1所述的方法来获得所述集成电路。
CNB2005100659861A 2004-04-21 2005-04-19 构造集成电路的方法和相应的集成电路 Active CN100459096C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0404222 2004-04-21
FR0404222 2004-04-21

Publications (2)

Publication Number Publication Date
CN1697155A CN1697155A (zh) 2005-11-16
CN100459096C true CN100459096C (zh) 2009-02-04

Family

ID=34942099

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100659861A Active CN100459096C (zh) 2004-04-21 2005-04-19 构造集成电路的方法和相应的集成电路

Country Status (4)

Country Link
US (1) US7309640B2 (zh)
EP (1) EP1589572B1 (zh)
JP (1) JP2005311370A (zh)
CN (1) CN100459096C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2242652B1 (en) * 2007-12-19 2015-03-18 Hewlett-Packard Development Company, L.P. Fuse chambers on a substrate
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US20100310961A1 (en) * 2009-06-06 2010-12-09 Dr. Robert Daniel Clark Integratable and Scalable Solid Oxide Fuel Cell Structure and Method of Forming
JP5729745B2 (ja) 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5689606B2 (ja) * 2010-02-18 2015-03-25 猛英 白土 半導体装置及びその製造方法
US8609508B2 (en) * 2010-12-08 2013-12-17 Stmicroelectronics, Inc. Method of fabricating an integrated circuit having a strain inducing hollow trench isolation region
CN103178000B (zh) * 2011-12-20 2014-11-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9269609B2 (en) * 2012-06-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor isolation structure with air gaps in deep trenches
US8962430B2 (en) 2013-05-31 2015-02-24 Stmicroelectronics, Inc. Method for the formation of a protective dual liner for a shallow trench isolation structure
US9653477B2 (en) * 2014-01-03 2017-05-16 International Business Machines Corporation Single-chip field effect transistor (FET) switch with silicon germanium (SiGe) power amplifier and methods of forming
US12112981B2 (en) * 2020-04-27 2024-10-08 United Microelectronics Corp. Semiconductor device and method for fabricating semiconductor device
CN117393536A (zh) * 2020-04-27 2024-01-12 联华电子股份有限公司 半导体元件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888300A (en) * 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
US20030234433A1 (en) * 2002-06-21 2003-12-25 Tran Luan C. Semiconductor constructions, and methods of forming semiconductor constructions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119238A (ja) * 1988-10-28 1990-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
US6096656A (en) * 1999-06-24 2000-08-01 Sandia Corporation Formation of microchannels from low-temperature plasma-deposited silicon oxynitride
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
US6406975B1 (en) 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
US6812525B2 (en) * 2002-06-25 2004-11-02 International Rectifier Corporation Trench fill process
JP2004103613A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置とその製造方法
FR2844396B1 (fr) * 2002-09-06 2006-02-03 St Microelectronics Sa Procede de realisation d'un composant electronique integre et dispositif electrique incorporant un composant integre ainsi obtenu
EP1480266A3 (fr) * 2003-05-20 2006-03-15 STMicroelectronics S.A. Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888300A (en) * 1985-11-07 1989-12-19 Fairchild Camera And Instrument Corporation Submerged wall isolation of silicon islands
US20030234433A1 (en) * 2002-06-21 2003-12-25 Tran Luan C. Semiconductor constructions, and methods of forming semiconductor constructions

Also Published As

Publication number Publication date
US7309640B2 (en) 2007-12-18
EP1589572B1 (fr) 2020-03-11
JP2005311370A (ja) 2005-11-04
CN1697155A (zh) 2005-11-16
US20050245043A1 (en) 2005-11-03
EP1589572A1 (fr) 2005-10-26

Similar Documents

Publication Publication Date Title
CN100459096C (zh) 构造集成电路的方法和相应的集成电路
CN101635277B (zh) 为了无空隙的间隙填充制程的间隙壁外型塑造工程
CN105355540B (zh) 半导体器件及其制造方法
TW201351565A (zh) 半導體裝置及其製造方法
CN102130171B (zh) 半导体元件和用于制造半导体元件的方法
WO2003044833A2 (en) Method for limiting divot formation in post shallow trench isolation processes
CN104078462A (zh) 半导体器件及其制造方法
JPH05160251A (ja) 集積回路製造方法
JPH0758196A (ja) スマート・パワー・チップ用基板にトレンチを形成する方法
US9865747B2 (en) Etch stop region based fabrication of bonded semiconductor structures
CN107785273A (zh) 半导体器件及其制造方法
US20040132234A1 (en) Semiconductor device having silicon on insulator and fabricating method therefor
WO2006025037A1 (en) Contacting and filling deep-trench-isolation with tungsten
CN107785426A (zh) 一种半导体器件及其制造方法
CN113517233A (zh) 半导体结构及其制备方法
CN104282614B (zh) 一种形成浅沟槽隔离结构的方法
KR100525797B1 (ko) 소자분리막 구조 및 제조 방법
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN104681555B (zh) 一种集成电路及其制造方法和电子装置
US9337259B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
TW200421525A (en) Method of forming shallow trench isolation(STI) with chamfered corner
CN106972020A (zh) 一种半导体器件及其制作方法、电子装置
JP2005353657A (ja) 半導体装置およびその製造方法
KR101025739B1 (ko) 넥프리 수직게이트를 구비한 반도체장치 제조 방법
JP2008130829A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KONINKL PHILIPS ELECTRONICS NV

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100715

Address after: Monte Carlo, France

Co-patentee after: Koninkl Philips Electronics NV

Patentee after: SGS-Thomson Microelectronics S. R. L.

Address before: Monte Carlo, France

Co-patentee before: Koninklijke Philips Electronics N.V.

Patentee before: SGS-Thomson Microelectronics S. R. L.

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20130802

Owner name: KONINKL PHILIPS ELECTRONICS NV

Free format text: FORMER OWNER: SGS-THOMSON MICROELECTRONICS S. R. L.

Effective date: 20130802

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130802

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Monte Carlo, France

Patentee before: SGS-Thomson Microelectronics S. R. L.

Patentee before: Koninkl Philips Electronics NV