TWI472781B - 元件分析的系統與方法 - Google Patents

元件分析的系統與方法 Download PDF

Info

Publication number
TWI472781B
TWI472781B TW101126522A TW101126522A TWI472781B TW I472781 B TWI472781 B TW I472781B TW 101126522 A TW101126522 A TW 101126522A TW 101126522 A TW101126522 A TW 101126522A TW I472781 B TWI472781 B TW I472781B
Authority
TW
Taiwan
Prior art keywords
resistance
ring oscillator
component
analysis
metal layer
Prior art date
Application number
TW101126522A
Other languages
English (en)
Other versions
TW201323896A (zh
Inventor
Wojciech Jakub Poppe
Ilyas Elkin
Puneet Gupta
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/528,725 external-priority patent/US9425772B2/en
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201323896A publication Critical patent/TW201323896A/zh
Application granted granted Critical
Publication of TWI472781B publication Critical patent/TWI472781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

元件分析的系統與方法
本發明係關於檢查半導體晶片元件操作。特別地，本發明係關於用以檢查關聯於元件特性及特徵之影響的系統及方法。
電子系統及電路已對現今社會的進步做出顯著的貢獻且用於許多應用中以達成有利的結果。許多電子技術(例如數位電腦、計算機、音頻裝置、視頻設備、及電話系統)已在多數商業、科學、教育及娛樂領域中有助於對分析及通訊資料提高生產率及降低成本。電子裝置執行操作的方式可能對效能及最終結果具有顯著的影響。然而，傳統上要正確分析有關一裝置如何操作之不同態樣之影響的嘗試通常受到限制，且可能非常繁瑣及複雜。
隨著製程尺寸的縮小(例如先進半導體製程產生等)，要一致地再製出完全相同的圖案通常變得越來越困難。製程變化性可能造成顯著的良率降低而導致矽的浪費。介層孔及接觸變化性為良率損失的重要原因，因為其印刷非常具有挑戰性，且一般在金屬及介層孔/接觸層之間需要非常精細的對準。介層孔電阻量測結構已被設計及實施，但過去的傳統方法一般需要類比電阻量測(如直接藉由示波器、經由四點探針方法、其他方法、Kelvin技術等)或非常受限的數位嘗試(如零或無限電阻、僅偵測開路(only detect open)等)且通常包含非常大量的介層孔(如百萬個介層孔等)。因為每一晶圓可具有數百個晶片及多個介層孔層(例如高達12個或更多等)，傳統對更細節或詳盡量測的嘗試通 常非常困難且可能包含大量的成本。
以下描述元件特性分析系統及方法。在一具體實施例中，環形振盪器包含：至少一反轉級，可操作以造成一信號轉換；一目標元件，對在環形振盪器中之一信號轉換(例如改變、傳播等)具有相對增加的衝擊或影響；以及一輸出元件，用以輸出目標元件對信號轉換之衝擊的一指示。目標元件可包括從一金屬層至另一金屬層的複數個介層孔。從一金屬層至另一金屬層的複數個介層孔係組態於一胞中。該複數個介層孔可對應一介層孔層。在一範例實施中，輸出係連接至一分析元件。分析元件可包括介層孔電阻與晶圓變數的相互關係且產生一晶圓地圖。分析元件可包括介層孔電阻與一晶圓的相互關係。
在一具體實施例中，方法包含：執行一支配特性環形振盪程序；以及分析支配特性環形振盪程序的結果。分析可包括決定關聯於支配特性環形振盪程序之介層孔電阻特性的一延遲。分析可包括將關聯於支配介層孔電阻特性振盪環之至少一者的一延遲與一程序變數相關聯。分析可包括反捲積(例如電晶體速度、金屬電阻等)。
現在將詳細參考本發明之較佳具體實施例，附圖內將說明其範例。雖然本發明將結合較佳具體實施例來說明，將瞭解到這並不用於將本發明限制在這些具體實施例上。相反地，本發明係意圖涵蓋後附申請專利範圍所定義之本發明精神及範疇所 包含之變化、修改與均等。此外，在下列本發明的詳細說明中，將提出許多特定細節以提供對本發明的通盤瞭解。不過，熟此技藝者將瞭解到本發明可無這些特定細節而實施。在其他實例中，已知的方法、程序、元件和電路並未詳述，如此就不會不必要地模糊本發明的態樣。
本發明系統及方法幫助各種元件(例如介層孔電阻、接觸電阻等)之特性的分析且特性可用於各種其他分析(例如製造分析、製程分析等)。在一具體實施例中，新穎的特性支配(characteristic dominated)環形振盪器系統包括一元件或元件種類(例如介層孔電阻、接觸電阻等)，其對環形振盪器中的信號(例如時脈、延遲等)具有增加的比較性影響。可針對支配元件特性或特徵的指示而分析產生的頻率，其可用於決定製造及操作問題的指示。應了解，支配特性元件可能以各種方式影響信號轉換。支配特性可能影響從一元件至另一元件之信號轉換的傳播。在一具體實施例中，支配特性元件(例如介層孔電阻、接觸電阻等)係連接至環形振盪器的路徑。支配特性可能影響從一狀態至另一狀態(例如邏輯0、邏輯1、低電壓、高電壓等)之信號轉換。在一具體實施例中，支配特性元件(例如介層孔電阻、接觸電阻等)係連接至環形振盪器之反轉元件的電源供應路徑。有關支配特性環形振盪器及延遲指示之分析的額外資訊將在以下詳細描述中提出。
圖1為根據本發明一具體實施例之範例特性支配環形振盪器100的方塊圖。特性支配環形振盪器100包括反轉元件111、反轉元件112、反轉元件113、目標元件121、目標元件122、 目標元件123、控制元件140及輸出175。反轉元件可操作以造成一信號中至少一各別反轉轉換。信號中反轉的轉換或傳播至後續反轉元件係由目標元件121、122及123的各別「支配」特性所影響(例如延遲等)。在一具體實施例中，目標元件(例如介層孔、接觸等)包括一增加或支配的電阻特性(例如增加的介層孔電阻、增加的接觸電阻等)。控制元件140可操作以控制信號的狀態。輸出175可操作以輸出信號。
在一具體實施例中，目標元件的支配特性(例如介層孔電阻、接觸電阻等)比其他元件(例如反轉元件、控制元件等)對信號轉換或傳播具有增加或較大的相對衝擊(impact)或影響(influence)(例如時脈、延遲等)。在一範例實施中，增加的衝擊係影響了所產生的輸出頻率。在一範例實施中，若目標元件之電阻比其他元件(例如反轉元件、控制元件等)之電阻更大或更高，目標元件對信號轉換之延遲的影響將比其他元件電阻(例如反轉元件電阻、控制元件電阻等)更大或依比例而更加顯著。
在一具體實施例中，一創新態樣包括增加相對高的電阻負載(例如介層孔電阻、接觸電阻等)至於環形振盪器的其他元件(例如反轉級、控制元件等)之間的連接元件或目標元件。在一範例實施中，在環形振盪器的元件或級之間之相對高的連接電阻負載包括增加在支配特性環形振盪器之連接路徑中所包括之介層孔的數量(例如在兩反轉級之間之連接路徑中更多的介層孔等)。可增加介層孔直到關聯於介層孔的電阻對關聯於環形振盪器路徑的頻率改變具有支配或增加的影響。
圖2為根據本發明一具體實施例之範例介層孔電阻支配之環形振盪器200的方塊圖。介層孔電阻支配環形振盪器200包括反轉元件211、反轉元件212、反轉元件213、介層孔電阻支配元件221、介層孔電阻支配元件222、介層孔電阻支配元件223、控制元件230及輸出275。反轉元件可操作以造成一信號中至少一各別反轉轉換。介層孔電阻支配元件係連接各別反轉元件且傳播信號於各別反轉元件之間。信號中反轉的轉換或傳播(例如時脈、延遲等)至後續反轉元件係由介層孔電阻支配連接元件(例如221、222、223等)的各別支配特性所影響。控制元件230可操作以控制信號的狀態。在一具體實施例中，控制元件包括連接至致能信號232的一AND閘231。輸出275可操作以輸出一信號。
在一具體實施例中，從一金屬層元件(例如241、242、248、249等)至另一金屬層元件(例如251、252、258、259等)的「額外」介層孔(例如271、272、273、274、297、298、299等)係包括於兩個連續反轉元件(例如212、223等)之間。雖然「額外」介層孔係包括於反轉元件212及223之間，但應了解到「額外」介層孔也可包括於其他元件(例如211及212、213及230等)之間。在一具體實施例中，支配介層孔連接係在金屬層M2及M3之間。在一範例實施中，環形振盪器(RO)反向器級連接係穿過單一類型的介層孔(例如單一介層孔層、介層孔2層等)。RO反向器級連接也可穿過各種介層孔類型(例如多重介層孔層等)。在一實施例中，包括於一金屬中的介層孔稍後係形成支配介層孔電阻，且在其他金屬層中的介層孔對介層孔電阻至信號轉換傳播的影響可忽略。
在一具體實施例中，在RO反向器級之間的目標元件(例如連接、介層孔、接觸等)比RO反向器級之其他方面(例如電晶體等)的電阻明顯更具阻抗性(例如100倍、500倍、1000倍等)。在一具體實施例中，當介層孔或接觸電阻負載係顯著高於驅動電晶體之通道電阻的阻值，環形振盪器頻率可更為介層孔/接觸鏈電阻的函數而不為電晶體速度的函數。甚至可能不需要考慮電晶體速度變化的因素。在一具體實施例中，反轉元件包括低通道電阻驅動器。當電晶體速度變得不重要時，頻率可更直接且一致地轉換為介層孔或接觸電阻。在一類型的介層孔或接觸構成RO之總電阻的支配部分的一具體實施例中，介層孔或接觸支配RO可用以數位地量測每一晶片上的介層孔或接觸電阻。
在一具體實施例中，介層孔連接係組織化於胞(cell)中，其中複數個介層孔(例如100、250等)係包括於一胞中。圖3為根據本發明一具體實施例之範例胞的俯視方塊圖。胞包括在一金屬層中顯示為320的金屬元件以及在另一金屬層中顯示為310的金屬元件，其係選擇性地藉由顯示為330的介層孔而連接。在一範例實施中，在一金屬層中的金屬元件320係定位於第一方向(例如平行晶粒的第一側、晶粒的第一側的對角線等)，且金屬元件330係定位於第一方向的正交方向。複數個(例如2、3、4個等)這些胞可在各級之間串起，使每一反向器經由一介層孔層(例如介層孔2(Via2)、介層孔3(Via3)等)串聯地驅動多次(例如200、250、300等)。
圖4為根據本發明一具體實施例之積體電路一部份之側視 方塊圖。電路包括金屬層410、介層孔層420、金屬層430、介層孔層440、金屬層450、裝置層460、及基板層470。
RO反向器級之間的「額外」電阻(例如Via2階層電阻等)可增加級延遲(例如10倍、20倍等)。在一具體實施例中，約90%的延遲可來自或歸因於RO反向器級之間的Via2電阻。在一範例實施中，電晶體(TX)速度中10%的變化改變頻率1%，而介層孔電阻中10%的變化改變頻率9%。
在一範例實施中，RO係設計以在由Via2電阻所限制之頻率下振盪，其中反向器通道電阻約為200歐姆(注意：未計算接觸/金屬電阻)，且反向器級延遲約為10ps(3X介層孔鏈胞電阻(如300個Via2)約為25,000歐姆)，且Via2 RO級延遲約為100ps。在一範例實施中，電阻係由介層孔電阻所支配且RO頻率係關聯於Via2電阻。
在一具體實施例中，支配特性影響供應至環形振盪器之一元件的電源，其接著影響環形振盪器中的信號轉換。在一範例實施中，支配特性元件(例如介層孔電阻、接觸電阻等)係連接於電源供應路徑至環形振盪器之反轉元件的路徑中。圖13為根據本發明一具體實施例之範例特性支配環形振盪器系統1300的方塊圖。特性支配環形振盪器系統1300包括電源供應系統1301及振盪環1302。電源供應系統1301包括軌條1351、目標元件1321、目標元件1322、目標元件1323、目標元件1329、可程式化控制器1330及軌條1352。環形振盪器1301包括反轉元件1311、1312、1313、及1314。在一具體實施例中，環形振盪器 1302可包括可操作以控制信號之狀態的一控制元件(圖未示)(例如類似於控制元件140等)以及可操作以輸出信號的一輸出(例如類似於輸出175等)。
特性支配環形振盪器系統1300的多個元件係共同地操作以轉換一信號(例如轉換一信號邏輯狀態、轉換一信號電壓位準等)。環形振盪器1302可操作以造成在一信號中的至少一各別反轉轉換。信號轉換係受到由可程式化控制器1330所選擇之各別目標元件的影響。在一具體實施例中，經由環形振盪器之信號中反轉的轉換或傳輸係受到供應至環形振盪器之反轉元件的電源電壓位準的影響(例如延遲等)。在一範例實施中，供應至反轉元件1311、1312、1313、及1314的電源電壓位準係部分由目標元件(例如1321、1322、1323、1329等)的各別選擇或啟動而決定。在一範例實施中，可程式化控制器包括休眠電晶體(例如1331、1332、1333、1339等)，其係選擇性地致能(例如藉由EN1、EN2、EN3、ENn等)。供應至軌條1302的電壓係由一所選目標元件所造成之自軌條1301的電壓降所決定。
在一具體實施例中，目標元件(例如介層孔、接觸等)包括增加或支配的電阻性特性(例如增加的介層孔電阻、增加的接觸電阻等)。在一具體實施例中，目標元件的支配特性(例如介層孔電阻、接觸電阻等)對經由環形振盪器之信號轉換或傳輸具有增加或更大的相對衝擊或影響(例如時脈、延遲等)。在一範例實施中，增加的衝擊係影響所產生的輸出頻率。在一範例實施中，所選目標元件的電阻更大或更高，供應至反向器的電壓越低且信號中的轉換越慢。在一具體實施例中，供應的電流為直流 (DC)，且無或只有最小的交流(AC)，其消除或大大地降低了與電容相關的影響。在一範例實施中，在電源供應饋送中包括目標元件影響係消除或大大地降低了關聯於其他元件環形振盪器元件製程的影響(例如可不考慮環形振盪器反向器製造程序影響的因素等)。
圖14為根據本發明一具體實施例之範例特性支配環形振盪器系統1400的方塊圖。特性支配環形振盪器系統1400係類似於特性支配環形振盪器系統1300，除了目標元件1423係指向至金屬層2而非介層孔層3的支配特性。特性支配環形振盪器系統1400包括電源供應系統1401及振盪環1402。電源供應系統1401包括軌條1451、目標元件1421、目標元件1422、目標元件1423、目標元件1429、可程式化控制器1430及軌條1452。環形振盪器1401包括反轉元件1411、1412、1413、及1414。在一範例實施中，可程式化控制器包括休眠電晶體(例如1431、1432、1433、1439等)，其係選擇性地致能(例如藉由EN1、EN2、EN3、ENn等)。在一具體實施例中，環形振盪器1402可包括可操作以控制信號之狀態的一控制元件(圖未示)(例如類似於控制元件140等)以及可操作以輸出信號的一輸出(例如類似於輸出175等)。
目標元件對信號傳輸的影響(例如狀態改變、傳輸等)可為目標元件之各種特性或特徵的函數。目標元件可包括各種特性(例如電阻、電容等)，其為相關於目標元件之特性或製程的函數(例如可為M2/Via2/M3偏位、尺寸、間距、蝕刻、CMP等的函數)。
在一具體實施例中，RO頻率係關聯於介層孔/接觸電阻。RO頻率及介層孔接觸電阻可為各種事件的函數(例如微影重疊偏位、蝕刻、CMP等)。在一具體實施例中，微影具有非常特有的特徵(signature)。在一範例實施中，微影係非常地取決於佈局。在一佈局中的小偏移可能是在另一佈局中非常顯著的偏移。
在一具體實施例中，目標元件可組態以對應或指示各種特性或特徵(例如偏位、缺陷、錯誤、其他效應等)。在一具體實施例中，在介層孔支配電阻性負載中之元件(例如介層孔元件、金屬層元件等)的佈局或組態係修改(例如改變組態、改變寬度、改變長度、更高的微影敏感度)以使其對各種特性或特徵(例如偏位、缺陷、錯誤、其他效應等)更加敏感。
應理解，介層孔類型目標元件可包括各種介層孔電阻支配特性(例如寬介層孔、窄介層孔、許多介層孔等)。在一範例實施中，若具有特定敏感度之一類型的RO(例如窄介層孔圍繞等)開始更強烈的偏離，可做出一決定以將偏離歸因於特性或特徵(例如偏位、缺陷、錯誤、其他效應等)或特定佈局類型所具有的敏感度。
圖8為根據本發明一具體實施例之對製程變化具有不同敏感度之介層孔電阻RO的方塊圖。組態810顯示第一水平金屬層元件811、第二水平金屬層元件812及垂直介層孔元件813係組態以形成一縮減連接圍繞區域(reduced coupling enclosure area)。縮減連接圍繞區域可實施以增加對偏位的敏感度。組態820顯示在垂直介層孔元件823中的偏移將介層孔移出或跨立 (straddling)於圍繞區域，且其不是第一水平金屬層元件821及第二水平金屬層元件822的好連接。組態830顯示第一水平金屬層元件831、第二水平金屬層元件832及垂直介層孔元件833係組態以形成一放大連接圍繞區域。放大連接圍繞區域可實施以降低對偏位的敏感度。組態840顯示在垂直介層孔元件843中的偏移並未將介層孔移出或跨立於圍繞區域，且其仍為第一水平金屬層元件841及第二水平金屬層元件842的一個相當不錯的連接。在一具體實施例中，介層孔的寬度可為50奈米，且金屬元件的寬度為100奈米。在一範例實施中，從置中介層孔的邊緣至金屬層的邊緣之外伸距離為50奈米。
在一具體實施例中，有對製程具有不同敏感度之多個介層孔敏感RO。在一範例實施中，針對一介層孔層及RO檢查RO的組合以幫助識別問題的根本原因。可程式化偏位可用以量化偏位的量。
在一具體實施例中，目標元件對臨界尺寸或大小敏感。在一範例實施中，在介層孔底部有相對較小的臨界尺寸，而在介層孔頂部有相對較大的臨界尺寸。
RO輸出的結果可使用作為製造程序監視器。在一具體實施例中，結果為便利的數位形式。程序監視也可便利地對各種等級的粒度(granularity)(例如每一元件、每一晶片、每一晶圓等)及各種類型的故障(例如CP、FT等)執行。在一遮罩內可有多個測試點或區域。介層孔及接觸電阻改變可用以估計介層孔及接觸故障率。在一具體實施例中，這可藉由具有每一晶片一實例 且最佳為更多之最小量而完成。在一範例實施中，因為片電阻改變以及蝕刻變化，可預期某些晶圓等級變化，但在較高的點密度下，可識別標線或遮罩(微影)等級系統。
以這些結果，晶圓地圖可用以偵測在晶圓等級的電阻不連續性。圖5為根據本發明一具體實施例之晶圓地圖的方塊圖。圖像510顯示強條紋圖案。表格511顯示頂部前兩個晶片的良率低30%。在圖像510中，顯示無或弱條紋圖案。表格521顯示每一標線有8個晶片。在一具體實施例中，無其他Via2測試結構存在於晶圓中的每一晶片。
在一具體實施例中，即使介層孔電阻中的小變化可形成非常顯著的圖案，其可接著關聯於晶片低良率。顯著的良率差異可接著用以外推增加的介層孔故障率。因此，將晶片故障關聯於在晶圓中介層孔電阻的不連續性可為用以識別良率減損的另一工具。在一具體實施例中，針對一介層孔及接觸層具有對反向器級電晶體電阻具有高介層孔/接觸電阻之至少一單獨RO，係致能對具有一RO之介層孔及接觸層的了解。將多個介層孔/接觸類型或等級平均可用以減去晶圓等級特徵，其降低了微影所造成的缺陷。最後，因為可忽略具有較高介層孔故障率的晶片，良率提升團隊可專注在新的問題上。製程的改良也可以更多的指標或更大的粒度來追蹤及量化，而非僅以良率(例如Via2電阻、良率問題之原因的指示等)。圖6為根據本發明一具體實施例之不同介層孔層比較地圖的方塊圖。圖像610係針對Via3目標元件支配環形振盪器。圖像620係針對Via2目標元件支配環形振盪器。在一具體實施例中，除了Via3支配的電阻性負載， 相同RO係在相同位置。
圖7A為根據本發明一具體實施例之缺乏與電晶體速度關連之圖形指示。在一具體實施例中，目標為量測接觸電阻，而非電晶體速度。圖7B為與量測電阻高關連之圖形指示的方塊圖。在一具體實施例中，與以四點探針所量測的接觸電阻有強烈相互關聯(correlation)。
應理解，雖然本說明書係以介層孔電阻進行描述，但也可分析各種電阻來幫助製程監測(例如介層孔電阻、接觸電阻等)。在一範例實施中，延遲或電晶體速度係由一環形振盪器對一固定時段增量一計數器而轉換為數位值。數位計數器結果可由各種機制(例如掃描鏈、JTAG鏈等)讀出。因此，相較於傳統機制的嘗試，環形振盪器(RO)頻率可在高容量ATE試驗器上很便宜地量測。
圖9為根據本發明一具體實施例之範例分析系統900的方塊圖。分析系統900包括特性支配環形振盪器系統910及分析元件920。應理解，特性支配環形振盪器系統910可包括各式的實施(例如100、200、1300、1400等)。特性支配環形振盪器系統910可包括至少一目標元件(例如121、221、1321等)。特性支配環形振盪器系統910可包括至少一控制元件(如140、230等)。亦應理解，分析元件920可包括各式的實施。在一具體實施例中，特性支配環形振盪器910的輸出係饋入分析元件920。分析元件920可包括具有特性支配環形振盪器系統910的晶片內元件、無特性支配環形振盪器系統910的晶片外元件、晶片 內及晶片外元件的組合。亦應理解，分析元件920可執行各種不同的分析。在一範例實施中，分析可包括轉換延遲、電阻功率消耗的決定、製造程序合規性及缺陷等。
圖10為根據本發明一具體實施例之範例分析系統的方塊圖。分析系統1000包括支配特性環形振盪器系統1010及分析元件1020。支配特性環形振盪器系統1010包括振盪環，其包含連接於一環形路徑中的反轉元件1011、1012、1013、目標元件1021、1022、1023、及控制器1031。輸出1004係從支配特性環形振盪器系統1010發送至分析元件1020。分析元件1020包括計數器1021及處理元件1022。亦應理解，分析元件1020可執行各種不同的分析。在一範例實施中，分析可包括轉換延遲、電阻功率消耗的決定、製造程序合規性及缺陷等。
圖11為根據本發明一具體實施例之範例分析方法1100的流程圖。在一具體實施例中，分析方法1100係由一分析元件(例如920、1020等)所執行。
在方塊1110中，執行支配特性環形振盪程序。在一具體實施例中，支配特性環形振盪程序包括信號的拉高及拉低，其中至後續元件之信號反轉的至少一轉換係由一支配特性所影響。支配特性可相關於目標元件特性。在一範例實施中，振盪包括在邏輯1狀態到邏輯0狀態之間的轉換。在一具體實施例中，第二邏輯狀態為第一邏輯狀態的相反(opposite)或反向(inverse)。在一具體實施例中，支配特性影響(例如介層孔電阻、接觸電阻等)係增加或使得轉換傳輸延遲比在支配特性不影響 轉換的情況下更長或更大。在一具體實施例中，所產生的延遲很大而支配了環形振盪器頻率。在一範例實施中，延遲可被數位地量測。
在方塊1120中，執行分析程序。在一具體實施例中，分析支配特性環形振盪程序(例如類似方塊1110等)的結果。應理解，可執行各種不同的分析。分析可洞察各種特性及特徵(例如金屬介層孔電阻及組態、接觸電阻及組態等)，其可用以改善製程以及改善製程模擬。在任何元件(例如介層孔層、接觸層、金屬層等)中的顯著偏差可反應給製程團隊。從環形振盪器獲取此資訊係致能在許多生產批量的高容量資料收集，其幫助對各種問題(例如製程偏移、故障、操作困難等)之更正確的統計分析。
圖12為根據本發明一具體實施例之範例分析程序1200的流程圖。在一範例實施中，分析程序1200係類似於方塊1120的分析程序。在一範例實施中，分析程序1200係類似於由一分析元件(例如920、1020等)所執行的分析。
在方塊1210中，接收相關於一支配特性的一指示。在一具體實施例中，指示包括在一信號中的轉換，其中至少一轉換延遲受到一支配特性影響。
在方塊1220中，決定相關於信號轉換的一時脈特性，其中時脈轉換係受到一支配特性影響。在一具體實施例中，時脈特性為從一元件至另一元件之信號轉換中的一延遲。應理解，時脈特性可由各種支配特性(例如介層孔電阻、接觸電阻、高通道 電阻、低通道電阻、高連接電容、低連接電容等)所影響。
在方塊1230中，基於信號轉換時脈而分析裝置的特性。在一具體實施例中，轉換時脈分析包括對從一元件至另一元件之信號轉換中之一延遲的分析。應理解，可分析各種特性。在一具體實施例中，執行各種元件特性(例如金屬層特性、介層孔層特性、接觸特性等)的分析。目標元件可包括各種屬性(例如電阻、電容等)，且可分析關聯於目標元件屬性或敏感度的特性或製程(例如可為M2/Via2/M3偏位、尺寸、間距、蝕刻、CMP等的函數)。可在各種等級(例如晶片等級、晶圓等級、系統等級等)分析各種項目。可執行各種統計分析(例如平均化等)以整理出不規則的因素(例如晶圓等級特徵等)。
在一範例實施中，信號轉換時脈可用以檢查製造程序及裝置操作。轉換延遲可用以外推針對包括於振盪環中的元件以及半導體晶片的其他元件之電阻的量測以及連接電容的量測。其他元件可包括在接近元件之半導體晶片之區域中的元件或是具有類似支配特性環形振盪器(例如100、200等)之特性的元件。在一範例實施中，關聯於環形振盪器之支配特性(例如介層孔電阻、接觸電阻、線路金屬電阻等)的量測係基於環形振盪器中的轉換延遲而外推。量測可外推至環形振盪器之外之半導體晶片的其他元件(算術邏輯單元、暫存器等)的金屬層特性之分析及量測。
在一具體實施例中，分析包括決定相關於一支配介層孔電阻的延遲，且延遲可關聯於一製程變異。分析可包括反捲積介 層孔電阻、缺陷等。在一具體實施例中，可基於轉換延遲時間來分析裝置的特性。應理解，可分析各種特性。在一具體實施例中，來自包括電阻支配介層孔之環形振盪器的結果係相較於電路的spice模擬。若實際實體的實行係運作較快，則指示電阻將高於預期。
在一具體實施例中，分析結果顯示各種結論。系統標線等級圖案為明確遮罩/微影相關。輕微的Via2電阻增加係顯示M2/Via2偏位問題。M2/Via2偏位問題則指出顯著增加的Via2故障率。通過CP/Ft之頂部晶粒部分可能具有影響系統速度之無法偵測的高電阻介層孔。在一範例實施中，當製程可能為問題來源的可能性相當高時，分析有助於降低或避免解決速度問題所浪費的時間。在一具體實施例中，藉由使目標元件對微影圖案問題(例如三薄層(trefoil)、散焦、色度(chroma)、較高階像差等)敏感，分析可導向至微影透鏡問題。
應理解，支配特性可為經由一環形振盪器對信號轉換或傳輸具有一可偵測影響的一特性。支配特性對可偵測影響可為絕對意義的支配或可為相對意義的支配。在一具體實施例中，目標元件電阻沒有比第二其他元件(例如反向器、控制器等)在絕對意義上更具支配性，且若第二其他元件電阻並未改變，則目標元件電阻的改變對信號轉換之轉換或傳輸的改變具有支配性或可偵測的影響，因為其他元件電阻並未改變。在一具體實施例中，在絕對意義上介層孔電阻(例如10歐姆、100歐姆等)小於其他元件的電阻(例如1000歐姆、3000歐姆等)的情況下，若介層孔電阻改變(例如20歐姆、300歐姆等)且其他元件電阻並未 改變，則介層孔電阻對信號轉換延遲中所產生的改變具有支配性的影響。雖然在許多所呈現範例中之目標元件的「支配」特性為電阻，但應理解目標元件的「支配」特性可包括各種特性(例如阻抗、電容、電感等)。
圖15為根據本發明一具體實施例之範例金屬分析系統1500的方塊圖。金屬分析系統1500包括分析元件1501、支配特性環形振盪器1502、支配特性環形振盪器1503、支配特性環形振盪器1504、及支配特性環形振盪器1505。支配特性環形振盪器1502、1503、1504及1505可操作以振盪信號轉換，其中轉換時脈及延遲係受到各別支配特性環形振盪器1502、1503、1504及1505之一支配特性所影響。應理解，支配特性可包括各種不同的特性(例如高通道電阻、低通道電阻、高連接電容、低連接電容等)。分析元件1501可操作以分析關聯於各別支配特性的指示。在一具體實施例中，分析元件1501可操作以分析從支配特性環形振盪器發送之各別信號之轉換中的頻率及延遲。在一範例實施中，分析元件101可操作以將從支配特性環形振盪器所發送之各別信號之轉換中的延遲關聯於至少一支配特性環形振盪器所包括之連接電阻及連接電容。
為了不模糊本發明，許多詳細描述係針對包括電晶體通道電阻(例如驅動反向器閘極等)及連接金屬層佈線的範例具體實施例。更一般地，反轉級包括一角色電阻(role resistance)元件及一連接元件。在一範例實施中，角色電阻元件包括一電晶體通道且連接元件包括一金屬層連接(例如佈線、線路、軌跡等)。角色電阻元件為可用以影響連接元件電阻對轉換時脈或延遲之比 較性衝擊的任何類型元件。角色電阻元件可具有一電阻，其在信號轉換延遲上具有比連接元件電阻更大或更小的比較性衝擊或影響性「角色」。在一具體實施例中，角色電阻元件之電阻比連接元件之電阻更大或更高，則角色電阻元件對轉換之延遲的影響比連接元件電阻更大或依比例而更加顯著。
圖16為根據本發明一具體實施例之範例支配特性環形振盪器1600的方塊圖。在一具體實施例中，類似於支配特性環形振盪器1600的支配特性環形振盪器可使用作為在支配特性分析系統1500中的支配特性環形振盪器(如1502、1503、1504、1505等)。支配特性環形振盪器1600包括反轉級1610、反轉級1620、反轉級1630、控制元件1640及輸出1675。反轉級可操作以造成在一信號中的至少一各別反轉轉換。信號中的各別反轉轉換係受到反轉級之各別支配特性影響。在一具體實施例中，支配特性可影響經由一反轉級之信號轉換的時脈或延遲。應理解，支配特性可包括各種不同的特性(例如高通道電阻、低通道電阻、高連接電容、低連接電容等)。控制元件1640可操作以控制信號的狀態。輸出1675可操作以輸出一信號。
反轉級1610包括角色電阻元件1611及連接元件1612。反轉級1620包括角色電阻元件1621及連接元件1622。反轉級1630包括角色電阻元件1631及連接元件1632。在一具體實施例中，角色電阻元件包括反向器，其可操作以造成信號中的至少一各別反轉轉換，且連接元件可操作以將各別信號轉換傳送到另一級。在一具體實施例中，反向器係組態以包括具有支配通道電阻特性之至少一電晶體(例如反向器驅動器閘極、拉升電晶體 等)。在一具體實施例中，連接元件係組態以具有一支配連接電容特性(例如相對高的連接電容、相對低的連接電容等)。信號中的各別反轉轉換係受到反轉級之各別支配特性的影響。在一具體實施例中，支配特性(例如通道電阻、佈線電阻、連接電容等)可影響經由一反轉級之信號轉換的時脈或延遲。
同樣地，多數的詳細描述係針對包括驅動反向器閘極之電晶體通道電阻之範例性角色電阻元件，而連接元件係描述為金屬層佈線。應理解，多種元件可使用作為角色電阻元件(例如可用以影響連接元件電阻對轉換時脈或延遲之比較性衝擊的任何類型元件等)及任何種類的連接元件(例如金屬層佈線、軌跡、線路等)。在一具體實施例中，角色電阻元件的電阻越大，連接元件電阻對信號轉換延遲的比較性各別衝擊越小。
在一具體實施例中，複數個金屬敏感環形振盪器係包括於一金屬層中。在一具體實施例中，針對每一個別的金屬層使用四環形振盪器策略。在一具體實施例中，四環形振盪器組態係包括於每一個別金屬層中。四環形振盪器可組織為兩群或兩組，其每一具有兩環形振盪器。第一組可包括相對連接或佈線電阻具有高通道電阻的環形振盪器。第二組可相對連接或佈線電阻具有低通道電阻。在一具體實施例中，在每一組內有兩個環形振盪器，第一環形振盪器相對於在另一環形振盪器中的另一反轉級或連接元件係具有高連接電容，而第二環形振盪器相對於在另一環形振盪器中的另一反轉級或連接元件係具有低連接電容。在一具體實施例中，環形振盪器特徵及特性的檢查及分析包括佈線電容及佈線電阻兩者的指示。
圖17為根據本發明一具體實施例之範例支配特性分析系統1700的方塊圖。在一具體實施例中，支配特性分析系統1700係類似於支配特性分析系統1600。支配特性分析系統1700包括分析元件1710、支配特性環形振盪器1720、支配特性環形振盪器1730、支配特性環形振盪器1740、及支配特性環形振盪器350。分析元件1710包括計數器311、計數器312、計數器313、計數器314、及分析元件350。計數器311連接至支配環形振盪器320、計數器312連接至支配環形振盪器330、計數器313連接至支配環形振盪器1740、及計數器314連接至支配環形振盪器1750。
支配特性環形振盪器1720包括反轉級321、322及323、及控制器級324。在一具體實施例中，支配特性環形振盪器發送一信號，其已受到由相對高通道電阻及高連接電容所影響之轉換延遲。在一範例實施中，每一各別反轉級(例如321、322、及323)包括各別高通道電阻反向器(例如361、363、及365)以及各別高電容支配特性連接元件(例如362、364、及366)。控制器級324包括NAND閘367。
支配特性環形振盪器1730包括反轉級331、332及333、及控制器334。在一具體實施例中，支配特性環形振盪器發送一信號，其已受到由相對高通道電阻及低連接電容所影響之轉換延遲。在一範例實施中，每一各別反轉級(例如331、332、及333)包括各別高通道電阻反向器(例如371、373、及375)以及各別低電容支配特性連接元件(例如372、374、及376)。控制器級334 包括NAND閘377。
支配特性環形振盪器1740包括反轉級341、342及343、及控制器344。在一具體實施例中，支配特性環形振盪器發送一信號，其已受到由相對低通道電阻及高連接電容所影響之轉換延遲。在一範例實施中，每一各別反轉級(例如341、342、及343)包括各別高通道電阻反向器(例如381、383、及385)以及各別低電容支配特性連接元件(例如382、384、及386)。控制器級344包括NAND閘387。
支配特性環形振盪器1750包括反轉級351、352及353、及控制器354。在一具體實施例中，支配特性環形振盪器發送一信號，其已受到由相對低通道電阻及低連接電容所影響之轉換延遲。在一範例實施中，每一各別反轉級(例如351、352、及353)包括各別低通道電阻反向器(例如391、393、及395)以及各別低電容支配特性連接元件(例如372、374、及376)。控制器級354包括NAND閘397。
每一計數器311、312、313、及341係計數在來自每一各別支配環形振盪器(例如320、330、340、及350)之各別信號中的轉換。計數器311、計數器312、計數器313及計數器314係連接至分析元件350。分析元件1750分析計數資訊以決定各別支配特性環形振盪器之支配特性的影響。
圖18為根據本發明一具體實施例之範例金屬分析方法1800的流程圖。
在方塊1810中，執行支配特性環形振盪程序。在一具體實施例中，支配特性環形振盪程序有助於連接電容及電阻的分離。在一具體實施例中，支配特性環形振盪程序包括信號的拉高及拉低，其中至少一轉換係由支配特性所影響。在一範例實施中，支配特性環形振盪程序包括在邏輯1狀態到邏輯0狀態之間的轉換。接收在第一狀態中的一信號並輸出在第二狀態中的一信號，其中在接收第一邏輯狀態信號及輸出第二邏輯狀態信號之間的一延遲係受到一支配特性所影響。在一具體實施例中，第二邏輯狀態為第一邏輯狀態的相反或反向。在一具體實施例中，電阻電流係增加或使得延遲比在電阻電流不影響轉換的情況下更長。
在方塊1820中，執行分析程序。在一具體實施例中，分析支配特性環形振盪程序的結果。應理解，可執行各種不同的分析。分別對每一金屬層之金屬電容及電阻的理解可用以改善製程以及改善製程模擬。在任何金屬層中的顯著偏差可反應給製程團隊。各種金屬層之電阻及電容之間的相互關係可在時序運行中反饋至提取工具技術檔案及製程邊限(process margins)。由於電容及電阻係分離的，其可用以作為外推至一3D佈局的基礎。從環形振盪器獲取此資訊係致能在許多生產批量的高容量資料收集，其有助於對製程偏移之更正確的統計分析。
在一具體實施例中，分析包括決定相關於支配特性環形振盪程序之一支配特性的延遲。延遲可關聯於一製程變異。分析可包括反捲積電晶體速度、反捲積金屬電阻、及反捲積金屬電 容。在一範例實施中，分析包括：檢查高通道電阻環形振盪器，其中金屬電阻在延遲上扮演非常小的角色；識別電容改變之一指示；結合低通道電阻環形振盪器之檢查與高通道電阻環形振盪器之結果；以及決定密集及稀疏線路之間的金屬電阻差。
圖19為根據本發明一具體實施例之範例支配特性環形振盪程序1900的流程圖。在一具體實施例中，信號係經由反轉級而轉換。
在方塊1910中，執行一高通道電阻低連接電容程序。在一具體實施例中，高通道電阻及低電容係在一反轉級。在一範例實施中，高通道電阻相對於或相較於反轉級之連接電阻為高。低連接電容相對於另一反轉級的連接電容為低。
在方塊1920中，執行一高通道電阻高連接電容程序。在一具體實施例中，高通道電阻及高電容係在一反轉級。在一範例實施中，高通道電阻相對於或相較於反轉級之連接電阻為高，且低連接電容相對於另一反轉級的連接電容為低。
在方塊1930中，執行一低通道電阻低連接電容程序。在一具體實施例中，高通道電阻及低電容係在一反轉級。在一範例實施中，高通道電阻相對於或相較於反轉級之連接電阻為高，且低連接電容相對於另一反轉級的連接電容為低。
在方塊1940中，執行一低通道電阻高連接電容程序。在一具體實施例中，高通道電阻及高電容係在一反轉級。在一範例 實施中，高通道電阻相對於或相較於反轉級之連接或佈線電阻為高，且低連接電容相對於另一反轉級的連接電容為低。
圖20為根據本發明一具體實施例之範例分析程序2000的流程圖。在一範例實施中，分析程序2000係類似於方塊1820的分析程序。在一範例實施中，分析程序2000係類似於由分析元件1501所執行的分析。參考圖15，應理解到，分析元件1501可包括各種實施。分析元件1501可包括具有支配特性振盪環的晶片內元件、無支配特性振盪環的晶片外元件、晶片內及晶片外元件的組合。亦應理解，分析元件1501可執行各種不同的分析。在一範例實施中，分析可包括轉換延遲、通道電阻的決定、連接電容的決定、製造程序合規性及缺陷等。
在方塊2010中，接收相關於一支配特性的一指示。在一具體實施例中，指示包括在一信號中的轉換，其中至少一轉換延遲受到一支配特性影響。
在方塊2020中，決定一轉換延遲時間，其中轉換延遲時間係受到一支配特性影響。應理解，轉換延遲可由各種支配特性(例如高通道電阻、低通道電阻、高連接電容、低連接電容等)所影響。
在方塊2030中，裝置的特性係基於轉換延遲時間而分析。應理解，可分析各種特性。在一具體實施例中，可執行金屬層特性的分析。在一範例實施中，轉換延遲時間可用以檢查製造程序及裝置操作。轉換延遲可用以針對包括於振盪環中的元件 以及半導體晶片的其他元件兩者而外推電阻量測以及連接電容量測。其他元件可包括在接近元件之半導體晶片之區域中的元件或是具有類似金屬分析系統(例如1500、1600、1700等)之元件特性的元件。在一範例實施中，關聯於環形振盪器之支配特性(例如線路金屬電阻、通道金屬電阻、線路連接電容等)的量測係基於環形振盪器中的轉換延遲而外推，且量測係外推至環形振盪器之外之半導體晶片的其他元件(例如算術邏輯單元、暫存器等)的金屬層特性之分析及量測。
在一具體實施例中，連接元件為連接線路(例如金屬線路等)。連接線路可被間隔以具有不同的電容性的特性。圖21為根據本發明一具體實施例之範例連接元件2100的方塊圖。在一具體實施例中，連接元件2100係類似連接元件1612、1622、及1623。連接元件2100包括線路2110、2120、2130、2140，其係組態為具有各別的間距或距離2151、2152、及2153於各線路之間。在一具體實施例中，連接元件2100具有相對高的連接電容支配特性。在一範例實施中，線路之間的間距或距離係保持接近最小值。在一範例實施中，線路之間的間距或距離大約接近各別線路的寬度。在一具體實施例中，佈線電容係乘以米勒效應(Miller effect)，因為鄰近的佈線係大致同時地驅動至相反的電壓。在一範例實施中，每一線路約為50奈米寬，且每一間距約為50奈米寬。
圖22為根據本發明一具體實施例之範例連接元件2200的方塊圖。在一具體實施例中，連接元件2200係類似連接元件212、222、及223。連接元件2200包括線路2210、2220、2230、 2240，其係組態為具有各別的間距或距離2251、2252、及2253於各線路之間。在一具體實施例中，連接元件2200具有一低連接電容支配特性。在一範例實施中，連接間距約接近各別線路之寬度的二至三倍。在一範例實施中，每一線路約為50奈米寬，且每一間距約為100至150奈米寬。
圖23為根據本發明一具體實施例之範例電晶體2300的方塊圖。在一具體實施例中，電晶體2300係類似於包括於反向器1611、1621、及1621中的電晶體。電晶體2300包括源極2310、汲極2320、及閘極2330。在一具體實施例中，電晶體2300具有高通道電阻支配特性。在一具體實施例中，閘極2330為一單寬閘極(single wide gate)。在一範例實施中，閘極2330約為250奈米寬。在一範例實施中，電晶體通道電阻係顯著大於金屬佈線電阻。在一範例實施中，電晶體通道長度為長。在一範例實施中，有一小的寬度/長度比且其對隨機變異較不敏感。
圖24為根據本發明一具體實施例之範例電晶體2400的方塊圖。在一具體實施例中，電晶體2400係類似於反向器1611、1621、及1621中的電晶體。電晶體2400包括複數個源極區域(例如2411、2412、2413、2414、及2415)、複數個汲極區域(例如2421、2422、2423、2424、及2425)、及複數個閘極區域(例如2431、2432、2433、2434、2435、2436、2437、2438、及2439)。在一具體實施例中，電晶體2400具有低通道電阻支配特性。在一範例實施中，電晶體通道電阻係顯著小於金屬佈線電阻。在一範例實施中，電晶體通道長度為短且具有許多指狀物(fingers)。在一範例實施中，有大的寬度/長度比且多個指狀物有 助於隨機變異的降低。在一範例實施中，閘極約為50奈米寬。
在一具體實施例中，低驅動強度環形振盪器包括高電晶體通道電阻，且信號轉換延遲係由電晶體通道電阻及佈線連接電容所支配。在一範例實施中，連接電容係顯著變化，且佈線電阻在影響信號轉換或反轉時脈或延遲上扮演不重要的角色。在一範例實施中，組態可用以推測佈線連接電容。
在一具體實施例中，高驅動強度環形振盪器包括低電晶體通道電阻，且延遲及轉換係由電晶體通道電阻及佈線連接電容兩者所支配。可有多個佈線金屬負載，一個具有高電容且一個具有低電容。在一範例實施中，連接電容係顯著變化，但電阻的變化小(例如由於佈局效應)。先前擷取的電容係用以計算佈線電阻。在一具體實施例中，通道電阻係藉由修改驅動反向器閘極而調變。高驅動強度閘極係用於低通道電阻驅動器。客製化的長通道長度閘極係使用作為高通道電阻閘極。可設計通道長度以增加通道電阻為顯著高於金屬電阻(例如大於10倍到1000倍等)。在通道長度設計上也可考慮由於變化「汙染」之結果所造成的隨機錯誤。在一具體實施例中，使用長通道反向器是重要的，因為小驅動強度最小尺寸(min-size)裝置對隨機摻雜變動非常敏感。在一範例實施中，因為高通道電阻環形振盪器(RO)將為電晶體所支配，最小化隨機錯誤是重要的。高通道電阻RO可能對佈線的連接電容非常敏感。佈線的連接電容可由佈局設計所控制。最小化節距線路可具有增加或是最大化的電容，而較高的間距金屬線路可具有降低或是最小化的電容。基於這四個資料點，反捲積電晶體速度、金屬電阻、及金屬電容為可行 的。
在一具體實施例中，修改電容。在一範例實施中，只有電容被修改。這可利用一連接電容源而完成，其係修改以隨著或逆著被驅動的信號而變化。電阻為固定，因為其為相同佈線，但電容則有變化。圖25為根據本發明一具體實施例之範例性電容修改組態1100的方塊圖。連接電容修改組態2500包括反向器2521及2522、緩衝器2511、2512、及2513、多工器2530、金屬連接線路2540、控制元件2570、及信號連接線路2550。反向器2521係連接至反向器2521、緩衝器2511及緩衝器2512(其係連接至緩衝器2513)。多工器2530係連接至反向器2521、緩衝器2511、VDD信號2581及選擇信號2582。金屬連接線路2540係連接至多工器2530及控制元件2570。信號連接線路2550係連接至緩衝器2513。
連接電容修改組態2500的多個元件係共同地操作以修改連接電容特性。在一具體實施例中，連接電容係可程式化的修改，而電阻為固定。在一具體實施例中，連接電容修改組態2500係包括於類似系統200的一系統中。在一範例實施中，反向器2522係類似在角色電阻元件(例如2611、1621、1631等)中的一反向器，且信號連接線路2550係包括於一連接元件(例如1612、1622等)中且通信地連接一信號於角色電阻元件之間。多工器2530根據選擇信號2582而發送一信號至金屬連接線路2540。在一具體實施例中，有三個可程式化狀態，其包括最佳狀況、中性狀況、及最差狀況。在最佳狀況狀態中，金屬連接線路2540係以與在信號連接線路2550上之一信號相同方向或數值的一信號所 驅動。在中性狀況狀態中，金屬連接線路1140係由固定且不變的數值所驅動。在一範例實施中，在中性狀況狀態中，多工器2530發送VDD信號2581至金屬連接線路2540。在最差狀況狀態中，金屬連接線路1140係以與在信號連接線路2550上之一信號相反方向或數值的一信號所驅動。在一具體實施例中，緩衝器2512及2513係引入一平衡的延遲，以達成金屬連接線路2540及信號連接線路2550的實質同時切換。控制元件2570可控制輸出。
所描述的系統及方法可幫助裝置參數的檢查，其包括對延遲之相對支配特性影響的分析。在一具體實施例中，至少某些連接元件(例如金屬層佈線、軌跡、線路等)對延遲具有相對支配性的影響，且延遲係部分為連接元件之電容及電阻兩者的一函數。在一具體實施例中，系統包含複數個支配特性振盪環，其中複數個支配特性振盪環的每一各別之一係包括一各別支配特性，其基於：相對一通道電阻之一連接電阻；以及相對複數個支配特性振盪環之另一各別之一的一連接電容之一連接電容。系統也可包括一分析元件，其可操作以分析關聯於複數個支配特性振盪環的每一各別之一之各別支配特性(例如金屬佈線電容、金屬佈線電阻等)的一指示。可執行額外的分析，將支配特性延遲影響結果與裝置製造及裝置操作相關聯。
詳細描述的部分係針對方法提出並討論。儘管在本文中以說明此方法操作的圖式揭露其中步驟及順序，但此類步驟及順序只是示範性。各具體實施例充分適於執行各種其他步驟或本文圖式之流程圖中所述步驟的變化，而且可按照本文描繪及說 明之順序以外的順序。
所呈現的系統及方法有助於便利及有效率的分析。應理解，目標元件可比傳統方法消耗更少的資源並產生更有用的資訊。舉例來說，本發明方法所加入之額外元件(例如介層孔、接觸等)(例如1000至2000、100-200等)可顯著地少於在某些傳統方法中所包括之極大量的介層孔(例如500,000、百萬個等)且更有效率。在一具體實施例中，關聯於所呈現系統及方法的元件可粒狀地(granularily)實施(例如消耗相對小的晶粒面積、設置為相對接近晶粒元件等)。粒狀實施的結果可外推至晶粒中的其他元件(例如製造問題、操作問題等)。所呈現的系統及方法也容易地提供可用於各種處理分析的數位資訊。
詳細描述的某些部分係針對可在電腦記憶體上執行之資料位元操作的過程、步驟、邏輯塊、處理、及其他符號表示法而提出。這些說明及表示法係熟習資料處理技術者所使用的方法，以最有效的方式將其運作本質傳達給其他熟習本技術者。過程、電腦執行步驟、邏輯塊、程序等在本文中一般被設想為造成所要結果之步驟或指令的自相一致序列。此等步驟包括物理量之物理操縱。這些量通常(但並非一定)採取的形式是能夠在電腦系統中加以儲存、轉移、結合、比較、及以其他方式操控的電、磁、光或量子信號。已證實有時很方便的是(主要為了一般的使用)將這些信號稱為位元、數值、元件、符號、字元、術語、數字、或類似者。
然而，應明白，所有這些用語及相似用語係關聯於適當的 物理量，且只是應用於這些量的便利標記。應明白，除非另有明確說明，否則如從以下討論顯而易見的，全文中，利用諸如「處理」、「計算(computing)」、「計算(calculating)」、「決定」、「顯示」等用語或類似者的討論是指電腦系統或類似處理裝置(例如電、光、或量子計算裝置)的動作及程序，其操縱及轉換表示為物理(電子)量的資料。這些用語係指處理裝置的動作及程序，其操縱及轉換在電腦系統之元件(例如暫存器、記憶體、其他此類資訊儲存、傳輸或顯示裝置等)內的物理量為在其他元件內之類似表示為物理量的其他資料。
一些具體實施例係在由一或多個電腦或其他裝置執行之電腦可執行指令(諸如程式模組)的一般背景中說明。一般而言，程式模組包括常式、程式、物件、元件、資料結構等，其執行特定工作或實施特定的抽象資料類型。在各種具體實施例中，一般可視需要結合或分散程式模組的功能性。
計算裝置可包括至少某種形式的電腦可讀媒體。電腦可讀媒體可以是能夠由計算裝置存取的任何可用媒體。舉例而言且非限制性，電腦可讀媒體可包含電腦儲存媒體及通信媒體。電腦儲存媒體包括以儲存諸如電腦可讀指令、資料結構、程式模組或其他資料等資訊的任何方法或技術實施的揮發性及非揮發性、可卸除式及非可卸除式媒體。電腦儲存媒體包括但不限於：RAM、ROM、EEPROM、快閃記憶體或其他記憶體技術、CD-ROM、數位影音光碟(DVD)或其他光學儲存器、磁性卡匣、磁帶、磁碟儲存器或其他磁性儲存裝置、或可用以儲存所要資訊及可由計算裝置存取的任何其他媒體。通信媒體一般將電腦 可讀指令、資料結構、程式模組、或其他資料體現於諸如載波或其他傳送機制的調變資料信號，且通信媒體包括任何資訊遞送媒體。用語「調變資料信號」是指使信號特性中的一或多個按照編碼信號中資訊的方式設定或變更的信號。舉例而言且非限制性，通信媒體包括：有線媒體，諸如有線網路或直接有線連接；及無線媒體，諸如音頻、RF、紅外線及其他無線媒體。任何上述的組合亦應包括在電腦可讀媒體的範疇內。
已為了解說及說明而提出本發明特定具體實施例的以上描述。以上描述的目的不在詳盡窮舉或限制本發明於所揭示的精確形式，且顯然可按照以上教示進行許多修改及變化。具體實施例的選擇與說明係為了對本發明的原理及實際應用提出最好的解說，藉此讓熟習本技術者以適於所想特定用途的各種修改，充分利用本發明及各種具體實施例。預期本發明範疇係由本文隨附申請專利範圍及其均等所定義。
100‧‧‧特性支配環形振盪器
111‧‧‧反轉元件
112‧‧‧反轉元件
113‧‧‧反轉元件
121‧‧‧目標元件
122‧‧‧目標元件
123‧‧‧目標元件
140‧‧‧控制元件
175‧‧‧輸出
200‧‧‧介層孔電阻支配環形振盪器
211‧‧‧反轉元件
212‧‧‧反轉元件
213‧‧‧反轉元件
221‧‧‧介層孔電阻支配元件
222‧‧‧介層孔電阻支配元件
223‧‧‧介層孔電阻支配元件
230‧‧‧控制元件
231‧‧‧AND閘
232‧‧‧致能信號
235‧‧‧輸出
241‧‧‧金屬層元件
242‧‧‧金屬層元件
248‧‧‧金屬層元件
249‧‧‧金屬層元件
251‧‧‧金屬層元件
252‧‧‧金屬層元件
258‧‧‧金屬層元件
259‧‧‧金屬層元件
271‧‧‧介層孔
272‧‧‧介層孔
273‧‧‧介層孔
274‧‧‧介層孔
297‧‧‧介層孔
298‧‧‧介層孔
299‧‧‧介層孔
310‧‧‧金屬元件
311‧‧‧計數器
312‧‧‧計數器
313‧‧‧計數器
314‧‧‧計數器
315‧‧‧分析元件
320‧‧‧金屬元件
321‧‧‧反轉級
322‧‧‧反轉級
323‧‧‧反轉級
324‧‧‧控制器級
330‧‧‧介層孔
331‧‧‧反轉級
332‧‧‧反轉級
333‧‧‧反轉級
334‧‧‧控制器
341‧‧‧反轉級
342‧‧‧反轉級
343‧‧‧反轉級
344‧‧‧控制器
351‧‧‧反轉級
352‧‧‧反轉級
353‧‧‧反轉級
354‧‧‧控制器
361‧‧‧反向器
362‧‧‧性連接元件
363‧‧‧反向器
364‧‧‧連接元件
365‧‧‧反向器
366‧‧‧連接元件
367‧‧‧NAND閘
371‧‧‧反向器
372‧‧‧連接元件
373‧‧‧反向器
374‧‧‧連接元件
375‧‧‧反向器
376‧‧‧連接元件
377‧‧‧NAND閘
381‧‧‧反向器
382‧‧‧連接元件
383‧‧‧反向器
384‧‧‧連接元件
385‧‧‧反向器
386‧‧‧連接元件
387‧‧‧NAND閘
391‧‧‧反向器
392‧‧‧連接元件
393‧‧‧反向器
394‧‧‧連接元件
395‧‧‧反向器
396‧‧‧連接元件
397‧‧‧NAND閘
410‧‧‧金屬層
420‧‧‧介層孔層
430‧‧‧金屬層
440‧‧‧介層孔層
450‧‧‧金屬層
460‧‧‧裝置層
470‧‧‧基板層
510‧‧‧圖像
511‧‧‧表格
520‧‧‧圖像
521‧‧‧表格
610‧‧‧圖像
620‧‧‧圖像
810‧‧‧組態
811‧‧‧第一水平金屬層元件
812‧‧‧第二水平金屬層元件
813‧‧‧垂直介層孔元件
820‧‧‧組態
821‧‧‧第一水平金屬層元件
822‧‧‧第二水平金屬層元件
823‧‧‧垂直介層孔元件
830‧‧‧組態
831‧‧‧第一水平金屬層元件
832‧‧‧第二水平金屬層元件
833‧‧‧垂直介層孔元件
840‧‧‧組態
841‧‧‧第一水平金屬層元件
842‧‧‧第二水平金屬層元件
843‧‧‧垂直介層孔元件
900‧‧‧分析系統
910‧‧‧特性支配環形振盪器系統
920‧‧‧分析元件
1000‧‧‧分析系統
1004‧‧‧輸出
1010‧‧‧支配特性環形振盪器系統
1011‧‧‧反轉元件
1012‧‧‧反轉元件
1013‧‧‧反轉元件
1020‧‧‧分析元件
1021‧‧‧目標元件/計數器
1022‧‧‧目標元件/處理元件
1023‧‧‧目標元件
1031‧‧‧控制器
1100‧‧‧分析方法
1200‧‧‧分析方法
1300‧‧‧特性支配環形振盪器系統
1301‧‧‧電源供應系統
1302‧‧‧振盪環
1311‧‧‧反轉元件
1312‧‧‧反轉元件
1313‧‧‧反轉元件
1314‧‧‧反轉元件
1321‧‧‧目標元件
1322‧‧‧目標元件
1323‧‧‧目標元件
1329‧‧‧目標元件
1330‧‧‧可程式化控制器
1331‧‧‧電晶體
1332‧‧‧電晶體
1333‧‧‧電晶體
1339‧‧‧電晶體
1351‧‧‧軌條
1352‧‧‧軌條
1400‧‧‧特性支配環形振盪器系統
1401‧‧‧電源供應系統
1402‧‧‧振盪環
1411‧‧‧反轉元件
1412‧‧‧反轉元件
1413‧‧‧反轉元件
1414‧‧‧反轉元件
1421‧‧‧目標元件
1422‧‧‧目標元件
1423‧‧‧目標元件
1429‧‧‧目標元件
1430‧‧‧程式化控制器
1431‧‧‧電晶體
1432‧‧‧電晶體
1433‧‧‧電晶體
1439‧‧‧電晶體
1451‧‧‧軌條
1452‧‧‧軌條
1500‧‧‧金屬分析系統
1501‧‧‧分析元件
1502‧‧‧支配特性環形振盪器
1503‧‧‧支配特性環形振盪器
1504‧‧‧支配特性環形振盪器
1505‧‧‧支配特性環形振盪器
1600‧‧‧支配特性環形振盪器
1610‧‧‧反轉級
1611‧‧‧角色電阻元件
1612‧‧‧連接元件
1620‧‧‧反轉級
1621‧‧‧角色電阻元件
1622‧‧‧連接元件
1630‧‧‧反轉級
1631‧‧‧角色電阻元件
1632‧‧‧連接元件
1640‧‧‧控制元件
1675‧‧‧輸出
1700‧‧‧支配特性分析系統
1710‧‧‧分析元件
1720‧‧‧支配特性環形振盪器
1730‧‧‧支配特性環形振盪器
1740‧‧‧支配特性環形振盪器
1750‧‧‧支配特性環形振盪器
1800‧‧‧金屬分析方法
1900‧‧‧支配特性環形振盪程序
2000‧‧‧分析程序
2100‧‧‧連接元件
2110‧‧‧線路
2120‧‧‧線路
2130‧‧‧線路
2140‧‧‧線路
2151‧‧‧間距
2152‧‧‧間距
2153‧‧‧間距
2200‧‧‧連接元件
2210‧‧‧線路
2220‧‧‧線路
2230‧‧‧線路
2240‧‧‧線路
2251‧‧‧間距
2252‧‧‧間距
2253‧‧‧間距
2300‧‧‧電晶體
2310‧‧‧源極
2320‧‧‧汲極
2330‧‧‧閘極
2400‧‧‧電晶體
2411‧‧‧源極區域
2412‧‧‧源極區域
2413‧‧‧源極區域
2414‧‧‧源極區域
2415‧‧‧源極區域
2421‧‧‧汲極區域
2422‧‧‧汲極區域
2423‧‧‧汲極區域
2424‧‧‧汲極區域
2425‧‧‧汲極區域
2431‧‧‧閘極區域
2432‧‧‧閘極區域
2433‧‧‧閘極區域
2434‧‧‧閘極區域
2435‧‧‧閘極區域
2436‧‧‧閘極區域
2437‧‧‧閘極區域
2438‧‧‧閘極區域
2439‧‧‧閘極區域
2500‧‧‧連接電容修改組態
2511‧‧‧緩衝器
2512‧‧‧緩衝器
2513‧‧‧緩衝器
2521‧‧‧反向器
2522‧‧‧反向器
2530‧‧‧多工器
2540‧‧‧金屬連接線路
2550‧‧‧信號連接線路
2570‧‧‧控制元件
2581‧‧‧VDD信號
2582‧‧‧選擇信號
附圖係併入及形成本說明書的一部分，其以範例方式而非限制方式描述本發明具體實施例。除非另有明確說明，本說明書中的附圖並未按比例繪製。
圖1為根據本發明一具體實施例之範例特性支配環形振盪器的方塊圖；圖2為根據本發明一具體實施例之範例特性支配環形振盪器的方塊圖；圖3為根據本發明一具體實施例之一胞的方塊圖；圖4為根據本發明一具體實施例之積體電路一部份之側視 方塊圖；圖5為根據本發明一具體實施例之晶圓地圖的方塊圖；圖6為根據本發明一具體實施例之不同介層孔層比較地圖的方塊圖；圖7A為根據本發明一具體實施例之缺乏與電晶體速度相互關連之圖形指示；圖7B為與量測電阻高相互關連之圖形指示的方塊圖；圖8為根據本發明一具體實施例之對製程變化具有不同敏感度之介層孔電阻RO的方塊圖；圖9為根據本發明一具體實施例之範例分析系統的方塊圖；圖10為根據本發明一具體實施例之範例分析系統的方塊圖；圖11為根據本發明一具體實施例之範例分析方法的流程圖；圖12為根據本發明一具體實施例之範例分析程序的流程圖；圖13為根據本發明一具體實施例之範例特性支配環形振盪器系統的方塊圖；圖14為根據本發明一具體實施例之範例特性支配環形振盪器系統的方塊圖；圖15為根據本發明一具體實施例之範例金屬分析系統的方塊圖；圖16為根據本發明一具體實施例之範例支配特性環形振盪器的方塊圖；圖17為根據本發明一具體實施例之範例支配特性分析系統的方塊圖； 圖18為根據本發明一具體實施例之範例金屬分析方法的流程圖；圖19為根據本發明一具體實施例之範例支配特性環形振盪程序的流程圖；圖20為根據本發明一具體實施例之範例分析程序的流程圖；圖21為根據本發明一具體實施例之範例連接元件的方塊圖；圖22為根據本發明一具體實施例之範例連接元件的方塊圖；圖23為根據本發明一具體實施例之範例電晶體的方塊圖；圖24為根據本發明一具體實施例之範例電晶體的方塊圖；以及圖25為根據本發明一具體實施例之範例電容修改組態的方塊圖。
200‧‧‧介層孔電阻支配環形振盪器
211‧‧‧反轉元件
212‧‧‧反轉元件
213‧‧‧反轉元件
221‧‧‧介層孔電阻支配元件
222‧‧‧介層孔電阻支配元件
223‧‧‧介層孔電阻支配元件
230‧‧‧控制元件
231‧‧‧AND閘
232‧‧‧致能信號
235‧‧‧輸出
241‧‧‧金屬層元件
242‧‧‧金屬層元件
248‧‧‧金屬層元件
249‧‧‧金屬層元件
251‧‧‧金屬層元件
252‧‧‧金屬層元件
258‧‧‧金屬層元件
259‧‧‧金屬層元件
271‧‧‧介層孔
272‧‧‧介層孔
273‧‧‧介層孔
274‧‧‧介層孔
297‧‧‧介層孔
298‧‧‧介層孔
299‧‧‧介層孔

Claims (23)

  1. 一種環形振盪器，包含：至少一反轉級，可操作以造成一信號轉換，其中該反轉級係經由一介層孔層而連接至另一元件，其中由於該介層孔層連接之特性的一電阻對經由一環形路徑之一信號的一轉換具有相對顯著的一影響，其中該介層孔層連接係設置以幫助一偏位分析(misalignment analysis)；以及一輸出元件，用以輸出該介層孔電阻對經由該環形振盪器之該信號之該信號轉換之該影響的一指示。
  2. 如請求項1所述之環形振盪器，其中經由該介層孔層之該連接包括在一階層之一第一水平金屬層元件以及在另一階層之一第二水平金屬層元件，且一垂直介層孔元件連接在一階層之該第一水平金屬層元件及在另一階層之該第二水平金屬層元件。
  3. 如請求項2所述之環形振盪器，其中該第一水平金屬層元件、該第二水平金屬層元件、及該垂直介層孔元件係組態以形成一縮減連接圍繞區域以增加對偏位(misalignment)的敏感度。
  4. 如請求項2所述之環形振盪器，其中該第一水平金屬層元件、該第二水平金屬層元件、及該垂直介層孔元件係組態以形成一放大連接圍繞區域以降低對偏位的敏感度。
  5. 如請求項2所述之環形振盪器，其中該垂直介層孔元件相較於該第一水平元件及該第二水平元件為寬。
  6. 如請求項2所述之環形振盪器，其中該垂直介層孔元件相較於該第一水平元件及該第二水平元件為窄。
  7. 如請求項1所述之環形振盪器，其中該介層孔電阻係顯著高於一驅動電晶體的通道電阻。
  8. 一種元件分析的方法，包含：執行一支配特性環形振盪程序，其中一支配特性幫助一偏位分析；以及分析該支配環形振盪程序的結果。
  9. 如請求項8所述之方法，其中該分析包含決定關聯於支配介層孔電阻環形振盪程序之介層孔電阻特性的一延遲。
  10. 如請求項8所述之方法，其中該分析包含將關聯於支配介層孔電阻特性振盪環之至少一者的一延遲與一程序變數相關聯。
  11. 如請求項8所述之方法，其中該分析包含反捲積(deconvolving)電晶體速度。
  12. 如請求項8所述之方法，其中該分析包含反捲積金屬電阻。
  13. 如請求項8所述之方法，其中該分析包含：檢查大圍繞環形振盪器，在大圍繞環形振盪器中介層孔電阻對延遲扮演相對微小的角色；檢查小圍繞環形振盪器，在小圍繞環形振盪器中介層孔電阻對延遲扮演相對大的角色；以及決定由於介層孔不連續性所造成之介層孔電阻差異。
  14. 一種環形振盪器，包含：至少一反轉級，可操作以造成一信號轉換；一目標元件，對在該環形振盪器中之一信號轉換傳播具有相對增加的一衝擊或影響，其中該目標元件幫助一偏位分析；以及一輸出元件，用以輸出該目標元件對該信號轉換之該影響的一指示。
  15. 如請求項14所述之環形振盪器，其中該目標元件包含從一金屬層至另一金屬層的複數個介層孔。
  16. 如請求項15所述之環形振盪器，其中從一金屬層至另一金屬層之該複數個介層孔係組態於一胞(cell)中。
  17. 如請求項14所述之環形振盪器，其中該介層孔對應一介層孔層。
  18. 如請求項14所述之環形振盪器，其中該輸出係連接 至一分析元件。
  19. 如請求項14所述之環形振盪器，其中該分析元件可包含該介層孔電阻與一晶圓變數的相互關係且產生一晶圓地圖(wafer map)。
  20. 如請求項14所述之環形振盪器，更包含一控制元件，其連接至環形路徑以控制該信號之一狀態。
  21. 一種元件分析的方法，包含：執行一支配特性環形振盪程序；以及分析該支配環形振盪程序的結果；其中該分析包含反捲積電晶體速度。
  22. 一種元件分析的方法，包含：執行一支配特性環形振盪程序；以及分析該支配環形振盪程序的結果；其中該分析包含反捲積金屬電阻。
  23. 一種元件分析的方法，包含：執行一支配特性環形振盪程序；以及分析該支配環形振盪程序的結果；其中該分析包含：檢查大圍繞環形振盪器，在大圍繞環形振盪器中介層孔電阻對延遲扮演相對微小的角色；檢查小圍繞環形振盪器，在小圍繞環形振盪器 中介層孔電阻對延遲扮演相對大的角色；以及決定由於介層孔不連續性所造成之介層孔電阻差異。
TW101126522A 2011-07-22 2012-07-23 元件分析的系統與方法 TWI472781B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161511021P 2011-07-22 2011-07-22
US201161512362P 2011-07-27 2011-07-27
US201161513508P 2011-07-29 2011-07-29
US13/528,725 US9425772B2 (en) 2011-07-27 2012-06-20 Coupling resistance and capacitance analysis systems and methods

Publications (2)

Publication Number Publication Date
TW201323896A TW201323896A (zh) 2013-06-16
TWI472781B true TWI472781B (zh) 2015-02-11

Family

ID=47555373

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101126522A TWI472781B (zh) 2011-07-22 2012-07-23 元件分析的系統與方法
TW101126523A TWI592674B (zh) 2011-07-22 2012-07-23 連接電阻與電容分析的系統與方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW101126523A TWI592674B (zh) 2011-07-22 2012-07-23 連接電阻與電容分析的系統與方法

Country Status (5)

Country Link
US (1) US9496853B2 (zh)
CN (1) CN103650345A (zh)
DE (1) DE112012003071T5 (zh)
TW (2) TWI472781B (zh)
WO (1) WO2013016305A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2611885T3 (es) 2011-01-31 2017-05-11 Novartis Ag Derivados heterocíclicos novedosos
US8816715B2 (en) * 2011-05-12 2014-08-26 Nanya Technology Corp. MOS test structure, method for forming MOS test structure and method for performing wafer acceptance test
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
PL2771342T3 (pl) 2011-10-28 2016-11-30 Nowe pochodne puryny i ich zastosowanie w leczeniu chorób
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
TWI491894B (zh) * 2013-12-23 2015-07-11 Azurewave Technologies Inc 無線通訊裝置的級間測試裝置
US9485671B2 (en) 2014-02-27 2016-11-01 Azurewave Technologies, Inc. Inter-stage test structure for wireless communication apparatus
US10156605B2 (en) * 2014-08-29 2018-12-18 Semitronix Corporation Addressable ring oscillator test chip
US10935962B2 (en) * 2015-11-30 2021-03-02 National Cheng Kung University System and method for identifying root causes of yield loss
KR101772808B1 (ko) * 2016-03-18 2017-08-30 연세대학교 산학협력단 Tsv 테스트 및 분석 회로 및 테스트 방법
US10515167B2 (en) 2016-08-05 2019-12-24 Synopsys, Inc. Cell-aware defect characterization and waveform analysis using multiple strobe points
CN115130421A (zh) * 2021-05-20 2022-09-30 台湾积体电路制造股份有限公司 集成电路器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200403779A (en) * 2002-08-27 2004-03-01 Taiwan Semiconductor Mfg Method for evaluating interconnect structure layout and the metal sheet resistance
TW200419688A (en) * 2003-03-31 2004-10-01 Macronix Int Co Ltd Inkless wafer test method
TW200943719A (en) * 2008-02-21 2009-10-16 Advantest Corp Ring oscillator
TW201103116A (en) * 2009-07-06 2011-01-16 Taiwan Semiconductor Mfg Integrated circuit structure
TW201118392A (en) * 2009-11-18 2011-06-01 Univ Nat Sun Yat Sen Testing device for a passive component embedded in SIP
CN102098028A (zh) * 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334983A1 (de) 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5553276A (en) 1993-06-30 1996-09-03 International Business Machines Corporation Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units
JPH08294229A (ja) 1995-04-20 1996-11-05 Nec Corp 半導体集積回路装置
JP3708168B2 (ja) 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP3102398B2 (ja) 1997-12-17 2000-10-23 日本電気株式会社 タイミング信号生成回路
KR20000065711A (ko) 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
KR20010035660A (ko) * 1999-10-01 2001-05-07 김영환 배선연결부에 의한 지연시간 측정방법
JP4103280B2 (ja) 1999-12-24 2008-06-18 株式会社デンソー 力学量センサ装置
EP1281238B1 (en) * 2000-05-11 2008-07-09 Multigig Limited Electronic pulse generator and oscillator
US6535013B2 (en) 2000-12-28 2003-03-18 Intel Corporation Parameter variation probing technique
US6535071B2 (en) * 2001-05-17 2003-03-18 Micron Technology, Inc. CMOS voltage controlled phase shift oscillator
US6724225B2 (en) 2001-06-07 2004-04-20 Ibm Corporation Logic circuit for true and complement signal generator
DE10131675B4 (de) * 2001-06-29 2005-04-07 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
US6853259B2 (en) 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
JP2003168959A (ja) 2001-11-30 2003-06-13 Sharp Corp 発振回路、昇圧回路、不揮発性記憶装置、および半導体装置
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6801096B1 (en) * 2003-01-22 2004-10-05 Advanced Micro Devices, Inc. Ring oscillator with embedded scatterometry grate array
DE10303673A1 (de) 2003-01-24 2004-08-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung
US7064620B1 (en) * 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
US20050007154A1 (en) 2003-07-07 2005-01-13 Patella Benjamin J. System and method for evaluating the speed of a circuit
US7069525B2 (en) * 2003-07-18 2006-06-27 International Business Machines Corporation Method and apparatus for determining characteristics of MOS devices
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR100549621B1 (ko) 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7282975B2 (en) 2003-12-31 2007-10-16 Intel Corporation Apparatus and method to control self-timed and synchronous systems
DE102004001668B4 (de) 2004-01-12 2007-09-13 Infineon Technologies Ag Elektronischer Schaltkreis mit einer Schaltungsanordnung zum Bestimmen und Auswerten der Betriebstemperatur
US7151417B1 (en) 2004-06-16 2006-12-19 Transmeta Corporation System and method for characterizing a potential distribution
US7098691B2 (en) * 2004-07-27 2006-08-29 Easic Corporation Structured integrated circuit device
US7085658B2 (en) * 2004-10-20 2006-08-01 International Business Machines Corporation Method and apparatus for rapid inline measurement of parameter spreads and defects in integrated circuit chips
US20060178857A1 (en) 2005-02-10 2006-08-10 Barajas Leandro G Quasi-redundant smart sensing topology
KR100657171B1 (ko) 2005-04-29 2006-12-20 삼성전자주식회사 리프레쉬 제어회로 및 리프레쉬 제어방법
US7365611B2 (en) * 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
US7489204B2 (en) * 2005-06-30 2009-02-10 International Business Machines Corporation Method and structure for chip-level testing of wire delay independent of silicon delay
US7550998B2 (en) 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US7592876B2 (en) 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7332937B2 (en) 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7449966B2 (en) 2006-05-09 2008-11-11 Intel Corporation Method and an apparatus to sense supply voltage
JP4843034B2 (ja) 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
JP4765858B2 (ja) 2006-09-15 2011-09-07 三菱電機株式会社 温度検出装置
KR100849208B1 (ko) * 2006-10-24 2008-07-31 삼성전자주식회사 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
US8041518B2 (en) * 2007-05-08 2011-10-18 Globalfoundries Inc. Determining die test protocols based on process health
US7795927B2 (en) 2007-08-17 2010-09-14 Raytheon Company Digital circuits with adaptive resistance to single event upset
US7760033B2 (en) 2007-12-31 2010-07-20 Intel Corporation Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage
US7642864B2 (en) 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US7908109B2 (en) * 2008-07-08 2011-03-15 Advanced Micro Devices, Inc. Identifying manufacturing disturbances using preliminary electrical test data
US7868706B2 (en) 2008-10-23 2011-01-11 Advanced Micro Devices, Inc. Oscillator device and methods thereof
KR101593603B1 (ko) 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
US8330478B2 (en) 2009-11-03 2012-12-11 Arm Limited Operating parameter monitoring circuit and method
JP5185304B2 (ja) 2010-02-10 2013-04-17 株式会社東芝 半導体集積回路
US9425772B2 (en) * 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US20130106524A1 (en) 2011-11-01 2013-05-02 Nvidia Corporation System and method for examining leakage impacts
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200403779A (en) * 2002-08-27 2004-03-01 Taiwan Semiconductor Mfg Method for evaluating interconnect structure layout and the metal sheet resistance
TW200419688A (en) * 2003-03-31 2004-10-01 Macronix Int Co Ltd Inkless wafer test method
TW200943719A (en) * 2008-02-21 2009-10-16 Advantest Corp Ring oscillator
TW201103116A (en) * 2009-07-06 2011-01-16 Taiwan Semiconductor Mfg Integrated circuit structure
TW201118392A (en) * 2009-11-18 2011-06-01 Univ Nat Sun Yat Sen Testing device for a passive component embedded in SIP
CN102098028A (zh) * 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法

Also Published As

Publication number Publication date
WO2013016305A3 (en) 2013-03-21
US20130021107A1 (en) 2013-01-24
TW201323896A (zh) 2013-06-16
US9496853B2 (en) 2016-11-15
WO2013016305A2 (en) 2013-01-31
TWI592674B (zh) 2017-07-21
DE112012003071T5 (de) 2014-04-10
TW201323900A (zh) 2013-06-16
CN103650345A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
TWI472781B (zh) 元件分析的系統與方法
Bhushan et al. Ring oscillators for CMOS process tuning and variability control
CN102928763B (zh) 一种晶体管关键参数的可寻址测试电路及其测试方法
US10663513B2 (en) Apparatuses including test segment circuits having latch circuits for testing a semiconductor die
US20150221567A1 (en) Alternating open-ended via chains for testing via formation and dielectric integrity
JP5589224B2 (ja) Ｍｏｓ容量テスト構造と、それに関連した、電圧の関数として容量曲線を測定するための方法
US8409882B2 (en) Differential FET structures for electrical monitoring of overlay
US9425772B2 (en) Coupling resistance and capacitance analysis systems and methods
US7761823B2 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
US10281501B2 (en) Peak current evaluation system and peak current evaluation method
US7932105B1 (en) Systems and methods for detecting and monitoring nickel-silicide process and induced failures
WO2018056068A1 (ja) 半導体装置および半導体装置の動作方法、並びに製造方法
JP2005109056A (ja) 半導体素子の検査装置
TW201543039A (zh) 用於測試探針卡之轉換卡
JP4328791B2 (ja) 被測定素子の特性測定方法及び半導体装置の特性管理システム
US7487487B1 (en) Design structure for monitoring cross chip delay variation on a semiconductor device
US10114914B2 (en) Layout effect characterization for integrated circuits
US7023230B1 (en) Method for testing IDD at multiple voltages
US9536796B2 (en) Multiple manufacturing line qualification
US9514999B2 (en) Systems and methods for semiconductor line scribe line centering
JP2010010515A (ja) 半導体装置およびその試験方法
US20230057198A1 (en) Process variation detection circuit and process variation detection method
JP6218297B2 (ja) 半導体集積回路及び遅延測定回路
JP2007300046A (ja) 半導体評価装置及びそれを用いた評価方法
Balakrishnan Characterization and analysis of process variability in deeply-scaled MOSFETs