CN103650345A - 部件分析系统及方法 - Google Patents

部件分析系统及方法 Download PDF

Info

Publication number
CN103650345A
CN103650345A CN201280032957.3A CN201280032957A CN103650345A CN 103650345 A CN103650345 A CN 103650345A CN 201280032957 A CN201280032957 A CN 201280032957A CN 103650345 A CN103650345 A CN 103650345A
Authority
CN
China
Prior art keywords
resistance
ring oscillator
hole
characteristic
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280032957.3A
Other languages
English (en)
Inventor
沃伊切赫·雅各布·波普
伊利亚斯·埃尔金
皮内特·古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/528,725 external-priority patent/US9425772B2/en
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103650345A publication Critical patent/CN103650345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

描述部件特性分析系统和方法。在一实施例中，环形振荡器包括：至少一逆变级，可操作以引起信号转换；目标部件，对环形振荡器中信号转换（例如，变化、传播，等等）具有相对增加的作用或影响；以及输出部件，用于输出该目标部件对该信号转换作用的指示。目标部件可包括由一金属层到另一金属层的多个通孔。由一金属层到另一金属层的多个通孔可配置于单元中。通孔可对应于通孔层。在示例性实施中，输出耦接分析部件。分析部件可包括由该通孔电阻到晶片改变的关联，并生成晶片MAP图。分析部件可包括由该通孔电阻到晶片的关联。

Description

部件分析系统及方法
相关申请
本申请要求享受以下在先申请的权益和优先权：
申请号为61/511,021、名为"Digital Extraction of Via Resistance and FailureRate"(律所卷号NVID-P-SC-11-0129-USO)，提交于2011年7月22日；
申请号为61/512,362、名为"Digital Extraction of Metal Resistance andCapacitance"(律所卷号NVID-P-SC-11-0128-USO)，提交于2011年7月27日；
申请号为61/513,508、名为"Digital Extraction of Via Resistance and FailureRate"(律所卷号NVID-P-SC-11-0129-US02)，提交于2011年7月29日；
申请号为13/528,725、名为"Coupling Resistance and Capacitance AnalysisSystems and Methods"(律所卷号NVID-P-SC-11-0128-USO)，提交于2012年6月20日；以上申请全文以引用方式合并至此处。
技术领域
本发明涉及检测半导体芯片部件操作。特别地，本发明涉及检测影响相关部件的特性和特征。
背景技术
电子系统和电路以现代社会的进步做出显著的贡献，并用在许多应用中以得到有利的结果。许多电子技术，如数字计算机、计算器、音频设置、视频设备和电话系统，促进在商业、科学、教育和娱乐等大部分领域中分析和交流数据的生产率提升和成本降低。电子设备执行操作的方式可对性能和结果具有显著的影响。然而，传统尝试准确地分析与设备是如何操作的不同方面相关的影响经常被限制并可能非常复杂。
随着工艺尺寸的缩减（例如，随着推进半导体制程世代，等等），经常变得越来越难以一致地复制相同的准确模式。制程可变性可引起显著的产量下降导致硅的浪费。通孔和接触变化是产量损失的显著原因，因为它们非常具有挑战打印并通常需要金属和通孔/接触层之间非常精细的定位。已设计并实施通孔电阻测量结构，但过去的传统方法通常需要模拟电阻测量（例如，直接通过示波器、通过四探针方法、其他方法、开尔文技术，等等），或者是非常有限的数字尝试（例如，零或无穷大电阻、仅检测开路，等等），并且通常包括非常大量的通孔（例如，百万个通孔，等等）。由于每个晶片可具有数百个芯片和多个通孔层（），在更详细或详细测量的传统尝试通常是非常困难的并可涉及显著的成本。
发明内容
描述部件特性分析系统和方法。在一实施例中，环形振荡器包括：至少一逆变级，可操作以引起信号转换；目标部件，对环形振荡器中信号转换（例如，变化、传播，等等）具有相对增加的作用或影响；以及输出部件，用于输出该目标部件对该信号转换作用的指示。目标部件可包括由一金属层到另一金属层的多个通孔。由一金属层到另一金属层的多个通孔可配置于单元中。通孔可对应于通孔层。在示例性实施中，输出耦接分析部件。分析部件可包括由该通孔电阻到晶片改变的关联，并生成晶片MAP图。分析部件可包括由该通孔电阻到晶片的关联。
在一实施例中，方法包括：执行主导特性环形振荡过程；以及分析主导特性环形振荡过程的结果。分析可包括确定与主导特性环形振荡过程的通孔电阻特性相关的延迟。分析可包括将与至少一主导通孔电阻特性振荡环相关的延迟关联到过程改变。分析可包括去卷积（例如，晶体管速度、金属电阻，等等）。
附图说明
纳入本说明书和形成本说明书一部分的附图通过示例或不是通过限制的方式解释本发明。该说明书所参考的附图，除非特别说明，应理解为不是按比例绘制的。
图1为本发明一实施例中特性主导环形振荡器的方框图。
图2为本发明一实施例中特性主导环形振荡器的方框图。
图3为本发明一实施例中单元的方框图。
图4为本发明一实施例中穿过集成电路一部分的侧视方框图。
图5为本发明一实施例中晶片MAP图的方框图。
图6为本发明一实施例中不同通孔屋对比MAP图的方框图。
图7A为本发明一实施例中缺乏与晶体管速度相关的图形指示。
图7B为与测量电阻高相关的图形指示的方框图。
图8为本发明一实施例中具有对制程改变不同敏感度的通孔电阻RO的方框图。图9为本发明一实施例中分析系统的方框图。
图10为本发明一实施例中分析系统的方框图。
图11为本发明一实施例中分析方法的流程图。
图12为本发明一实施例中分析过程的流程图。
图13为本发明一实施例中特性主导环形振荡器系统的方框图。
图14为本发明一实施例中特性主导环形振荡器系统的方框图。
图15为本发明一实施例中金属分析系统的方框图。
图16为本发明一实施例中主导特性环形振荡器的方框图。
图17为本发明一实施例中主导特性分析系统的方框图。
图18为本发明一实施例中金属分析方法的流程图。
图19为本发明一实施例中主导特性环形振荡过程的流程图。
图20为本发明一实施例中分析过程的流程图。
图21为本发明一实施例中耦合部件的方框图。
图22为本发明一实施例中耦合部件的方框图。
图23为本发明一实施例中晶体管的方框图。
图24为本发明一实施例中晶体管的方框图。
图25为本发明一实施例中电容改进配置的方框图。
具体实施方式
现参考优选实施和附图详细地描述地描述本发明。虽然将结合优选实施例描述本发明，可以理解，它们并不旨在于将本发明限于这些实施例。相反的，本发旨在涵盖替代、改进、等价物，其可包括于所附权利要求定义的发明范围和精神中。此外，在本发明的以下详细描述中，对许多具体细节进行了阐述，以便彻底理解本发明。然而，本领域技术人员应该清楚，本发明可以在没有这些具体细节的情况下实施。在其他实例中，为避免本发明的不必要地模糊方面，公知的方法、步骤、部件、和电路并未详细地描述。
本系统和方法有利于分析各种部件的特性（例如，通孔电阻、接触电阻，等等），该特征可用于各种其他分析（例如，生产分析、过程分析，等等）。
在一实施例中，新型的特性主导环形振荡器系统包括一部件或部件的类型（例如，通孔电阻、接触电阻，等等），其对环形振荡器中的信号传播具有相对增加的作用或影响（例如，时间、延迟，等等）。可分析所得到的频率，以指示主导部件特性或特征，其可用于确定制作和操作问题的指示。可以理解，主导特性部件可以各种方式作用或影响信号转换传播。主导特性可作用从一部件到另一部件的信号传化。在一实施例中，主导特性部件（例如，通孔电阻、接触电阻，等等）耦接环形振荡器的路径。主导特性可作用从一状态到另一状态变化的信号转换（例如，逻辑0、逻辑1、低电压、高电压，等等）。在一实施例中，主导特性部件（例如，通孔电阻、接触电阻，等等）耦接环形振荡器的逆变部件（inversion component）的供电路径。关于主导特性环形振荡器的其他信息和延迟指示的分析在以下具体实施例部分阐述。
图1为本发明一实施例中特性主导环形振荡器100的方框图。特性主导环形振荡器100包括逆变部件111、逆变部件112、逆变部件113、目标部件121、目标部件122、目标部件123、控制部件140和输出175。逆变部件可操作以引起信号中至少一各自的逆变转换。信号中的逆变转换或传播到随后的逆变部件受目标部件121、122和123的各自“主导”特性的影响（例如，被延迟，等等）。在一实施例中，目标部件（例如，通孔、接触，等等）包括增加的或主导的电阻特性（例如，增加的通孔电阻、增加的接触电阻，等等）。控制部件140可操作以控制信号的状态。输出175可操作以转出信号。
在一实施例中，目标部件的主导特性（例如，通孔电阻、接触电阻，等等），与另一部件（例如，逆变部件、控制部件，等等）相比，具有对信号转换或传播（例如，计时、延迟，等等）相对增加或更大的作用或影响。在示例性实施中，增加的作用影响所得到的输出频率。在示例性实施中，与另一部件（例如，逆变部件、控制部件，等等）的电阻相比目标部件的电阻越大越高，与其他部件（例如，逆变部件电阻、控制部件电阻，等等）电阻相对目标部件对信号转换延迟的作用越大或越显著。在一实施例中，在特定振荡环的主导目标部件是同类的（例如，通孔层2、通孔屋3、金属层2，等等）。
在一实施例中，创新的方面包括增加对目标部件的负载（例如，通孔电阻、接触电阻，等等）、或增加在环振荡器的其他部件（例如，逆变级、控制部件，等等）之间的耦合部件。在示例性实施中，环振荡器的部件或阶段间的耦合电阻负载包括增加在主导特性环形振荡器的耦合路径（例如，两逆变级间的耦合路径中通孔更多）中的通孔的数目。可增加通孔，直到与通孔相关的电阻对与环形振荡器路径相关的频率变化具有主导的或增加的作用。
图2为本发明一实施例中特性通孔电阻主导环形振荡器200的方框图。通孔电阻主导环形振荡器200包括逆变部件211、逆变部件212、逆变部件213、通孔电阻主导部件221、通孔电阻主导部件222、通孔电阻主导部件223、控制部件230和输出275。逆变部件可操作以引起信号中至少一各自的逆变转换。通孔电阻主导部件耦合各自的逆变部件、并传播各自的逆变部件间的信号。信号中逆变的转换或传播（例如，计时、延迟，等等）至随后的逆变部件，受通孔电阻主导耦合部件（例如，221、222、223，等等）的各自主导特性的作用。控制部件230可操作以控制信号的状态。在一实施例中，控制部件包括耦接到使能信号232的与门231。输出275可操作以输出信号。
在一实施例中，从一金属层部件（例如，241、242、248、249，等等）到另一金属层部件（例如，251、252、258、259，等等）的“其他”通孔（例如，271、272、273、274、297、298、299，等等）包括在两依次逆变部件（例如，212、223，等等）之间。虽然“其他”通孔包括在逆变部件212和223之间，可以理解，“其他”通孔还可包括在其他部件之间（例如，211和212、213和230，等等）。在一实施例中，主导通孔连接在金属层M2和M3之间。
在示例性实施中，环形振荡器（RO）逆变级连接穿过单一类型的孔（例如，单个通孔层、两通孔层，等等）。RO逆变级连接还可穿过各种类型通孔（例如，多通孔层，等等）。在一实施例中，在一金属层中的通孔形成主导通孔电阻，在其他金属层中的通孔对信号转换传播的通孔电阻的作用可以忽略。
在一实施例中，RO逆变级间目标部件（例如，连接、通孔、接触，等等）的电阻明显大于（例如，100倍、500倍、1000倍，等等）RO逆变级的其他方面（例如，晶体管，等等）的电阻。在一实施例中，当通孔和接触电阻负载显著高于驱动晶体管的沟道电阻的电阻时，环形振荡器频率更可为通孔/接触链电阻的函数而不是晶体管速度的函数。有可能，晶体管速度变化甚至将不需要析出因数。在一实施例中，逆变部件包括低沟道电阻驱动器。随着晶体管速度变得不显著，频率可更直接和一致地转换为通孔或接触电阻。在一实施例中，一种类型的通孔或接触电阻构成RO总电阻的主导部分，通孔或接触主导RO可用于数字化测量每个芯片上的通孔或接触电阻。
在一实施例中，用单元中多个通孔（例如，100、250，等等）来在单元中组织通孔连接。图3为本发明一实施例中单元的顶视方框图。单元包括通常在一金属层中通常以320所示的金属部件和在另一金属层中通常以310所示的金属部件，以310所示的金属部件可选择地由通常以330所示的通孔耦合。在示例性实施中，在一金属层中的金属部件320定向在第一方向上（例如，平行于芯片的第一侧、芯片第一侧的对角，等等），金属部件330定向在与第一方向垂直的方向上。这些单元的一些（例如，2个、3个、4个，等等）可被串于每级间，这样每个逆变器穿过通孔层（例如，通孔2、通孔3，等等）多次（例如，200次、250次、300次，等等）串联。
图4为本发明一实施例中通过集成电路一部分的侧视方框图。电路包括金属层410、通孔层420、金属层430、通孔层440、金属层450、设备层460、和基底层470。
RO逆变级（例如，通孔2层电阻，等等）间的“其他”电阻可增加阶段延迟（例如，10倍、20倍，等等）。在一实施例中，近90%的延迟可来自或归因于RO逆变级间的通孔2电阻。在示例性实施中，晶体管速度10%的变化改变频率1%，通孔电阻10%的变化改变频率9%。
在示例性实施中，RO被设计以由通孔2电阻限制的频率振荡，其中逆变器沟道电阻近200欧姆（注意：不算接触/金属电阻），逆变级延迟近10皮秒（3X通孔链单元电阻（例如，300个通孔2）近25,000欧姆），通孔2RO级延迟近100皮秒。在示例性实施中，通孔电阻是主导，RO频率接近于通孔2电阻。
在一实施例中，主导特性作用于供给环形振荡器的部件的电压，其反作用于环形振荡器中的信号转换。在示例性实施中，主导特性部件（例如，通孔电阻、接触电阻，等等）耦接环形振荡器的逆变部件（inversion component）的供电路径。图13为本发明一实施例中特性主导环形振荡系统1300的方框图。特性主导环形振荡系统1300包括供电系统1301和振荡环1302。供电系统1301包括轨（rail）1351、目标部件1321、目标部件1322、目标部件1323、目标部件1329、可编程控制器1330和轨1352。
环形振荡器1301包括逆变部件1311、1312、1313和1314。在一实施例中，环形振荡器1302可包括可操作以控制信号状态（例如，类似于控制部件140，等等）的控制部件（图未示）、和可操作以输出信号（例如，类似于输出175，等等）的输出。
特性主导环形振荡器系统1300的部件共同操作以转换信号（例如，转换信号逻辑状态、转换信号电平，等等）。环形振荡器1302可操作以引起信号中至少一各自的逆变转换。被可编程控制器1330选择的各自目标部件作用于信号转换。在一实施例中，由供给环形振荡器的逆变部件的电源电压水平（power voltage level）作用（例如，延迟，等等）于穿过环形振荡器的信号中逆变的转换或传播。在示例性实施中，由目标部件（例如，1321、1322、1323和1329，等等）的各自选择或激活部分地确定供给逆变部件1311、1312、1313、1314和1315的电源电压水平。可以理解，环形振荡器可具有各种奇数（例如，3、5、7，等等）个逆变部件。在示例性实施中，可编辑的控制器包括被选择性使能（例如，由EN1、EN2、EN3、ENn，等等）的休眠晶体管（例如，1331、1332、1333、和1339，等等）。由所选择的目标部件引起的从轨1301电压降确定供给轨1302的电压。电压降可来自VDD。
在一实施例中，控制模式（例如，ENO激活，等等）的VDD被缩到（shorted）逆变部件。
在一实施例中，目标部件（例如，通孔、接触，等等）包括增加的或主导的电阻特性（例如，增加的通孔电阻、增加的接触电阻，等等）。在一实施例中，目标部件的主导特性（例如，通孔电阻、接触电阻，等等）具有对经过环形振荡器的信号转换或传播（例如，计时、延迟，等等）增加或相对更大的作用或影响。在示例性实施中，增加的作用影响所得到的输出频率。在示例性实施中，所选择的目标部件的电阻越大或越高，供给逆变器的电压越低，信号的转换越慢。在一实施例中，所提供的电流为DC，没有或极小的AC消除或大大地减少与电容相关的作用。在示例性实施中，包括在电力供给中的目标部件消除或大大地减少作用于与其他部件相关的环形振荡器过程（例如，环形振荡器逆变器制作过程作用可被析出因数，等等）。
图14为本发明一实施例中特性主导环形振荡系统1400的方框图。
特性主导环形振荡器系统1400类似于特性主导环形振荡器系统1300，除了目标部件1423指向金属层2的主导特性而不是通孔层3的主导特性。特性主导环形振荡系统1400包括供电系统1401和振荡环1402。供电系统1401包括轨（rail）1451、目标部件1421、目标部件1422、目标部件1423、目标部件1429、可编程控制器1430和轨1452。环形振荡器1401包括逆变部件1412、1413、1414和1415。在示例性实施中，可编辑的控制器包括被选择性使能（例如，由EN1、EN2、EN3、ENn，等等）的休眠晶体管（例如，1431、1432、1433、和1439，等等）。在一实施例中，环形振荡器1402可包括可操作以控制信号状态（例如，类似于控制部件140，等等）的控制部件（图未示）、和可操作以输出信号（例如，类似于输出175，等等）的输出。
目标部件对信号转换（例如，状态变化、传播，等等）的作用可为各种特性的函数或目标部件特征的函数。目标部件可包括各种性质（例如，电阻、电容，等等），其这些性质可为与目标部件（例如，可为M2/Via2/M3错位（misalignment）的函数、尺寸的函数、间距的函数、金属填充的函数、CMP的函数，等等）相关的过程或特性的函数。
在一实施例中，RO频率接近于通孔/接触电阻。RO频率和通孔接触电阻可为各种光刻重叠错位、光刻、CMP的函数，等等。在一实施例中，光刻具有非常特性的标志。在示例性实施中，光刻为非常的布局依赖性。一布局中的小位移可指示另一布局中非常显著的位移。
在一实施例中，可配置目标部件以对应于或说明各种特性或特征（例如，错位、瑕疵、误差、其他影响，等等）。在实施例中，改进（例如，改变配置、改变宽度、改变长度、更具光刻敏感度，等等）在通孔主导电阻负载中部件（例如，通孔部件、金属层部件，等等）的布局或配置，以使其对各种特性或特征（例如，错位、瑕疵、误差、其他影响，等等）更敏感。
可以理解，目标部件的通孔类型可包括各种通孔电阻主导特性（例如，宽通孔、窄通孔、多个通孔，等等）。在示例性实施中，若一类具有特定敏感度（例如，窄通孔围合（narrow via enclosure），等等）的RO开始偏差越强烈，可做出决定归因于特性或特征（例如，错位、瑕疵、误差、其他影响，等等）的偏差或特定布局类型的其他敏感度。
图8为本发明一实施例中具有对制程改变不同敏感度的通孔电阻RO的方框图。配置810指示配置第一水平金属层部件811、第二水平金属层部件812和垂直通孔部件813以形成减小的耦合围合区域。可对错位增加的敏感度实施减小的耦合围合区域。配置820指示在垂直通孔部件823中的位移移动通孔外侧或跨越围合区域，并不很好的耦合第一水平金属层部件821和第二水平金属层部件822。配置830指示配置第一水平金属层部件831、第二水平金属层部件832和垂直通孔部件833以形成增大的耦合围合区域。可对错位减少的敏感度实施增大的耦合围合区域。配置840指示在垂直通孔部件843中的位移不移动通孔外侧也不跨越围合区域，并仍然相当好的耦合第一水平金属层部件841和第二水平金属层部件842。在一实施例中，通孔的宽度可为50纳米，金属部件的宽度为100纳米。在示例性实施中，从位于中心通孔的边缘到金属层的边缘的悬垂距离为50纳米。
在一实施例中，具有对制程不同敏感度的多个通孔敏感RO。在示例性实施中，检查一通孔层的RO组合，RO帮助识别问题的根本原因。可编程的错位可用于量化错位的数量。
在一实施例中，目标部件对临界尺寸或大小敏感。在示例性实施中，在通孔底具有相对小的临界尺寸，在通孔顶具有相对大的临界尺寸。
RO输出的结果可用作制造过程监控。在一实施例中，结果为方便的数字形式。过程监控还可在各种级别的粒度（例如，每个部件、每个芯片、每个晶片，等等）和各种类型的故障（例如，CP、FT，等等）上方便地执行。还可在掩模中具有多个测试点或范围。通孔和接触电阻改变可用于评估通孔和接触保障率。在一实施例中，可通过每芯片示例的最小值和更优化地实施。在示例性实施中，由于表面电阻变化和刻蚀改变，可期望一些晶片水平的改变，但随着更高密度的点，可识别中间掩模（reticle）或（光刻）掩模系统水平。
随着这些结果，晶片MAP图可用于检测在晶片水平的电阻间断点。图5为本发明一实施例中晶片MAP图的方框图。在图表510中所示为强烈的条纹图形。
在表511中指示两顶芯片具有低于30%的产量。在图表510中所示为无或微弱的条纹图形。表511指示每个中间掩模8个芯片。在一实施例中，在晶片的每个芯片中不存在其他通孔2测试结构。
在一实施例中，即使在通孔电阻中的小变化可形成非常明显的图形，然后该图形可与低产量芯片相关。然后，显著的产量差异可用于推断增加的通孔故障率。因此，将芯片故障与跨越晶片的通孔电阻中的间断点关联可为识别产量贬低者的另一工具。在一实施例中，具有高通孔/接触电阻的至少一各自RO到逆变级，通孔和接触层的晶体管电阻能够观察具有RO的通孔和接触层。平均多个通孔/接触类型或水平还可用于减去减少存在光刻所造成缺陷的晶片级别标识。最终提出队还可集中在可忽略具有高通孔故障率芯片的新问题。还可以与仅仅产量相比更多指标或更大粒度（例如，通孔2电阻、产量问题原因的指示，等等）追踪或量化制程提升。图6为本发明一实施例中不同通孔屋对比MAP图的方框图。图610对应通孔3目标部件主导环形振荡器。图620对应通孔2目标部件主导环形振荡器。在一实施例中，除了通孔3主导电阻负载，在相同位置RO相同。
图7A为本发明一实施例中缺乏与晶体管速度相关的图形指示。在一实施例中，目的在于测量接触电阻而不是晶体管速度。图7B为与测量电阻高相关的图形指示的方框图。在一实施例中，以四点探针测量的接触电阻具有强关联。
可以理解，虽然经常依据通孔电阻描述本说明书，还可分析各种电阻（例如，通孔电阻、接触电阻，等等）以利于过程监控。在示例性实施中，延迟或晶体管速度被环形振荡器转换成数字值以增加固定周期的计数器。数字计数器结果可由多种装置（例如，描述链、JTAG链，等等）读出。因此，环形振荡器（RO）频率与传统装置尝试相比，可在高容量ATE检验器上非常廉价地测量。
图9为本发明一实施例中分析系统900的方框图。分析系统900包括特性主导环形振荡器系统910和分析部件920。可以理解，特性主导环形振荡器系统910可包括各种实施（例如，100、200、1300、1400，等等）。特性主导环形振荡器910可包括至少一目标部件（例如，121、221、1321、1421，等等）。
特性主导环形振荡器910可包括至少一控制部件（例如，140、230，等等）。可以理解，分析部件920可包括各种实施。在一实施例中，特性主导环形振荡器910的输出送入分析部件920中。分析部件920可包括在带有特性主导环形振荡器910芯片上的部件、离开特性主导环形振荡器910芯片的部件、在芯片上和离开芯片的部件的组合。还可以理解，分析部件920可执行各种不同分析。在示例性实施中，分析可包括转换延迟、电阻电源消耗的确定、制造过程服从（compliance）和缺陷，等等。
图10为本发明一实施例中分析系统1000的方框图。分析系统1000包括特性主导环形振荡器1010和分析部件1020。特性主导环形振荡器1010包括含有逆变部件1011、1012、1013的振荡环，目标部件1021、1022、1023，以及耦合环路径的控制器1031。输出1004由特性主导环形振荡器1010向分析部件1020前进。分析部件1020包括计数器1021和处理部件1022。还可以理解，分析部件1020可执行各种不同分析。在示例性实施中，分析可包括转换延迟、电阻电源消耗的确定、制造过程服从（compliance）和缺陷，等等。
图11为本发明一实施例中分析方法1100的流程图。在一实施例中，分析方法1100由分析部件（例如，920、1020，等等）执行。
在区块1110中，执行主导特性环形振荡过程。在一实施例中，主导特性环形振荡过程包括信号的拉上（pull up）和拉下（pull down），其中主导特性作用于至少一转换信号逆变到随后部件。主导特性可与目标部件特性相关联。在示例性实施中，振荡包括逻辑1状态与逻辑0状态间的转换。在一实施例中，第二逻辑状态与第一逻辑状态相反或相逆变。在一实施例中，主导特性作用（例如，通孔电阻、接触电阻，等等）增加，或使转换传播延迟更长或更大，或若主导特性不作用于转换否则将需要更大。在一实施例中，所得延迟大到其主导环形振荡器频率。在示例性实施中，延迟可数字化测量。
在区块1120中，执行分析过程。在一实施例中，分析主导特性通孔环形振荡器过程的结果（例如，类似于区块1110，等等）。可以理解，可执行各种不同的分析。分析可洞察各种特性和特征（例如，金属通孔电阻和配置、接触电阻和配置，等等），这些特性和特征可用于提高过程并提高过程建模。各种部件（例如，通孔层、接触层、金属层，等等）的显著偏差可送回到过程队。由环形振荡器得到该信息能够跨越许多生产进行高容量数据收集，这有利于更准确的统计分析各种问题（例如，过程漂移、失灵、操作困难，等等）。
图12为本发明一实施例中分析过程1200的流程图。在示例性实施中，分析过程1200类似于区块1120的分析过程。在示例性实施中，分析过程1200类似于由分析部件（例如，920、1020，等等）执行的分析。
在区块1210中，接收与主导特性相关的指示。在一实施例中，指示包括信号中转换，其中主导特性作用于至少一转换延迟。
在区块1220中，确定与信号转换时间（例如，延迟，等等）相关的计数特性，其中主导特性作用于转换计时。在一实施例中，计时特性是由从一部件到另一部件的信号转换中的延迟。可以理解，各种主导特性（例如，通孔电阻、接触电阻、高沟道电阻、低沟道电阻、高耦合电容、低耦合电容，等等）可作用于计时特性（例如，转换延迟，等等）。
在区块1230中，基于信号转换计时分析设备的特性。在一实施例中，转换计时分析包括由从一部件到另一部件的信号转换中的延迟分析。可以理解，可分析各种不同的特性。在一实施例中，执行各种部件特性（例如，金属层特性、通孔层特性、接触特性，等等）的分析。目标部件可包括各种性质（例如，电阻、电容，等等），可分析与目标部件性质或敏感度（例如，可为M2/Via2/M3错位的函数、尺寸的函数、间距的函数、刻蚀的函数、CMP的函数，等等）相关的特性或过程。可以各种级别（例如，芯片级别、晶片级别、系统级别，等等）分析各种项目。可执行各种统计分析（例如，平均，等等）以析出异常现象（例如，晶片级别标记，等等）。在一实施例中，若主导特性环形振荡器系统具有特定特性（例如，目标部件中100,000个通孔，电阻增加10%，等等），然后可做出各种推断（例如，1,000,000个通孔中将有1个通孔失败，等等）。
在示例性实施中，信号转换计时（例如，延迟时间，等等）可用于检查制作过程和设备操作。转换延迟可用于推断电阻测量和耦合电容测量，该耦合电容测量是针对包含在振荡环中部件和半导体芯片的其他部件的。其他部件可包括在接近部件的半导体芯片区域中的部件、或具有与主导特性环形振荡器的部件类似特性的部件。在示例性实施中，依据环形振荡器中转换延迟推断环形振荡器的主导特性（例如，通孔电阻、接触电阻、线金属电阻，等等）相关的测量。可推断对除环形振荡器外半导体芯片其他部件的金属层特性（例如，算术逻辑单元、寄存器，等等）的分析和测量。
在一实施例中，分析包括确定与主导通孔电阻相关的延迟，该延迟可与制程改变相关。分析可包括去通孔电阻、瑕疵的卷积（deconvolving），等等。在一实施例中中，基于转换延迟时间分析设备的特性。可以理解，可分析各种不同的特性。在一实施例中，来自包括电阻主导通孔的环形振荡器的结果与电路的SPICE模拟相比较。若实际物理实施的运行更快，然后，具有电阻比所期望更高的指示。在一实施例中，主导特性环形振荡器系统可用于识别严重的故障（例如，开路或无穷大电阻、关键路径的过度延迟，等等）。在一实施例中，主导特性环形振荡器系统可用于识别软故障（例如，特定电阻、非关键路径的延迟，等等）。
在一实施例中，分析结果显示各种结论。系统的中间掩模级别图形是明确地掩模/光刻相关的。通孔2电阻少量增加指示M2/通孔2错位问题。M2/通孔2错位问题返过来指示显著增加的通孔2故障率。传输CP/Ft的顶芯片组部分可具有影响系统速度的不可检测的高电阻通孔。在示例性实施中，当机会显著地高时过程可为问题的源头，分析有利于减少或避免浪费时间、算出速度问题。在一实施例中，通过使目标部件对光刻图形问题（例如，三叶（trifoi）、脱焦、色度、高阶像差，等等）敏感，分析可指向光刻镜头问题。
特性主导环形振荡器系统和方法有利于方便且有效地分析各种特性和特征。在一实施例中，特性主导环形振荡器系统和方法能够测量与各种特性和特征相关的信息，使用与传统方法（例如,500,000通孔、1,000,000通孔，等等）相比更少的资源（例如，100-200通孔、1000-2000通孔，等等）。在示例性实施中，以传统数字格式检索信息。在一实施例中，可以更低花费检索在更大粒度的更大量信息，利用与传统方法（例如，可在芯片上包括更多测量“点”、占据少得多的芯片区域和资源，等等）相比更少的资源。增加的量和粒度（例如，指向芯片的特定区域、可指向特定过程敏感度，等等）可用于对潜在问题进一步的分析。
可以理解，主导特性可以是对穿过环形振荡器的信号转换或传播具有可检测到的作用的特性。主导特性可是绝对意义上的主导，或可是在可检测作用上相对意义上的主导。在一实施例中，若第二其他部件电阻不改变，目标部件电阻与第二其他部件（例如，逆变器、控制器，等等）相比在绝对意义上没有更多的主导，既然其他部件电阻不改变，目标部件电阻的改变对信号转换的转换或传播中改变具有主导的或可检测的作用。在一实施例中，在通孔电阻（例如，10欧姆、100欧姆，等等）在绝对意义上小于另一部件的电阻（例如，1000欧姆、3000欧姆，等等），若改变通孔电阻（例如，20欧姆、300欧姆，等等）而不改变其他部件电阻，则通孔电阻对信号转换延迟所得的变化具有主导作用。
虽然目标部件的“主导”特性在许多所提出的示例（例如，121、122、123，等等）中，可以理解，目标部件的“主导”特性可包括各种特性（例如，阻抗、电容、电感，等等）。
所提出的系统和方法有利于方便和有效的分析。可以理解，与现有方法相比，目标部件可消耗更少资源并产生更多有用的信息。例如，加到本方法（例如，1000到2000，100-200，等等）中的额外部件（例如，通孔、接触，等等）可显著地少并更有效，则非常大数量的通孔（例如，500,000、百万，等等）包括在一些传统方法中。在一实施例中，粒度状地实施与所提出的系统和方法相关的部件（例如，消耗相对小的芯片区域、放置离芯片部件相对近，等等）。从粒度实施的结果可推断出芯片中的其他部件（例如，制造问题、操作问题，等等）。所提出的系统和方法还易于提供可用于各种处理分析的数字分析。
图15为本发明一实施例中金属分析系统1500的方框图。金属分析系统1500包括分析部件1501、主导特性环形振荡器1502、主导特性环形振荡器1503、主导特性环形振荡器1504和主导特性环形振荡器1505。主导特性环形振荡器1502、1503、1504、1505可操作以振荡信号转换，其中各自主导特性环形振荡器1502、1503、1504、1505的主导特性作用于转换计时和延迟。可以理解，主导特性可包括各种不同的特性（例如，高沟道电阻、低沟道电阻、高耦合电容、低耦合电容，等等）。分析部件1501可操作以分析与各自主导特性相关的指示。在一实施例中，分析部件1501可操作以分析由主导特性环形振荡器向前的各自信号转换中的频率和延迟。在示例性实施中，分析部件101可操作以将由主导特性环形振荡器向前的各自信号转换中的延迟，关联到包括在至少一主导特性环形振荡器中的耦合电阻和耦合电容。
为不模糊本发明，一些详细的描述指向包括晶体管沟道电阻（例如，驱动逆变器门，等等）和耦合金属层线的实施例中。更普通的，逆变级包括角色电阻（role resistance）部件和耦合部件。在示例性实施中，角色电阻部件包括晶体管沟道，耦合部件包括金属层耦合（例如，电线（wire）、位线（line）、追踪（trace），等等）。角色电阻部件是可用于任何影响耦合部件电阻对转换计时或延迟的比较作用的部件。
角色电阻部件可具有一电阻，与耦合部件电阻相比，该电阻可对信号转换延迟具有更大或更少的比较作用或“作用”影响。在一实施例中，与耦合部件电阻相比，角色电阻部件的电阻更大或更高，与耦合部件电阻相比，角色电阻部件对转换延迟具有更大或更适当的显著作用。
图16为本发明一实施例中主导特性环形振荡器1600的方框图。在一实施例中，类似于主导特性环形振荡器1600的主导特性环形振荡器可用作主导特性分析系统1500中的主导特性环形振荡器（例如，1502、1503、1504、1505，等等）。主导特性环形振荡器1500包括逆变级1610、逆变级1620、逆变级1630、控制部件1640和输出1675。逆变级可操作以引起信号中至少一各自逆变转换。逆变级的各自主导特性作用于信号中各自逆变转换。在一实施例中，主导特性可作用于穿过逆变级的信号转换的计时或延迟。可以理解，主导特性可包括各种不同的特性（例如，高沟道电阻、低沟道电阻、高耦合电容、低耦合电容，等等）。控制部件1640可操作以控制信号的状态。输出1675可操作以输出信号。
逆变级1610包括角色电阻部件1611和耦合部件1612。逆变级1620包括角色电阻部件1621和耦合部件1622。逆变级1630包括角色电阻部件1631和耦合部件1632。在一实施例中，角色电阻部件包括逆变器，逆变器可操作以引起信号中至少各自逆变转换，耦合部件可操作以将各自信号转换传输到另一阶段。在一实施例中，配置逆变器以包括至少一晶体管（例如，逆变器驱动门、上拉晶体管，等等），其具有主导沟道电阻特性。在一实施例中，配置耦合部件以具有主导耦合电容特性（例如，相对高耦合电容、相对低耦合电容，等等）。逆变级的各自主导特性作用于信号中各自逆变转换。在一实施例中，主导特性（例如，沟道电阻、线电阻、耦合电容，等等）可作用于穿过逆变级的信号转换的计时或延迟。
再次，一些详细的描述针对角色电阻（role resistant）部件，该角色电阻部件包括驱动逆变器门的晶体管沟道电阻，而耦合部件被描述成金属层线。可以理解，各种部件还可用作角色电阻部件（例如，可用于影响耦合部件电阻对转换计时或延迟的相对作用的任何类型部件，等等）和任何类型的耦合部件（例如，金属层线、追踪、位线，等等）。在一实施例中，单独电阻部件的电阻越大，耦合部件电阻对信号转换延迟的比较各自作用越少。
在一实施例中，多个金属敏感环形振荡器包括在金属层中。在一实施例中，四个环形振荡器方案用于每个单个金属层。在一实施例中，四个环形振荡器配置被包括在每个单个金属层中。四个环形振荡器可分成两个组或两个集，每个具有两个环形振荡器。第一集可包括具有涉及耦合或线电阻的高沟道电阻的环形振荡器。
第二集可包括具有涉及耦合或线电阻的低沟道电阻。在一实施例中，在每个集中，具有两个环形振荡器，对于另一环形振荡器中另一逆变级或耦合部件第一环形振荡器具有高耦合电容，对于另一环形振荡器中另一逆变级或耦合部件第二环形振荡器具有低耦合电容。在一实施例中，环形振荡器特征和特性珠检查和分析包括线电容和线电阻的指示。
图17为本发明一实施例中主导特性分析系统1700的方框图。在一实施例中，主导特性分析系统1700类似于主导特性分析系统1600。主导特性分析系统1700包括分析部件1710、主导特性环形振荡器1720、主导特性环形振荡器1730、主导特性环形振荡器1740、和主导特性环形振荡器350。分析部件170包括计数器311、计数器312、计数器313、计数器314和分析部件350。计数器311耦接主导环形振荡器320，计数器312耦接主导环形振荡器320，计数器313耦接主导环形振荡器1740，和计数器314耦接主导环形振荡器1750。
主导环形振荡器1720包括逆变级321、322、323，和控制级324。在一实施例中，主导特性环形振荡器向前传送信号，其已受到相对高沟道电阻和高耦合电容影响转换延迟。在示例性实施中，每个各自逆变级（例如，321、322和323）包括各自高沟道电阻逆变器（例如，361、363和365）和各自高电容主导特性耦合部件（例如，362、364和366）。控制级324包括NAND门367。
主导环形振荡器1730包括逆变级331、332、333，和控制级334。在一实施例中，主导特性环形振荡器向前传送信号，其已受到相对低沟道电阻和高耦合电容影响转换延迟。在示例性实施中，每个各自逆变级（例如，331、332和333）包括各自高沟道电阻逆变器（例如，371、373和375）和各自低电容主导特性耦合部件（例如，372、374和376）。控制级334包括NAND门377。
主导环形振荡器1740包括逆变级341、342、343，和控制级344。在一实施例中，主导特性环形振荡器向前传送信号，其已受到相对低沟道电阻和高耦合电容影响转换延迟。在示例性实施中，每个各自逆变级（例如，341、342和343）包括各自高沟道电阻逆变器（例如，381、383和385）和各自低电容主导特性耦合部件（例如，382、384和386）。控制级344包括NAND门387。
主导环形振荡器1750包括逆变级351、352、353，和控制级354。在一实施例中，主导特性环形振荡器向前传送信号，其已受到相对低沟道电阻和低耦合电容影响转换延迟。在示例性实施中，每个各自逆变级（例如，351、352和353）包括各自高沟道电阻逆变器（例如，391、393和395）和各自低电容主导特性耦合部件（例如，372、374和376）。控制级354包括NAND门397。
每个计数器（例如，311、312、313和341）计数来自每个各自主导环形振荡器（例如，320、330、340和350）的各自信号中转换。计数器311、计数器312、计数器313、计数器314耦接分析部件350。
分析部件1750分析计数信息以确定各自主导特性环形振荡器的主导特性的作用。
图18为本发明一实施例中金属分析方法1800的流程图。
在区块1810中，执行主导特性环形振荡过程。在一实施例中，主导特性环形振荡过程有利于耦合电容和电阻的分离。在一实施例中，主导特性环形振荡过程包括信号的拉上和拉下，其中主导特性作用于至少一转换。在示例性实施中，主导特性环形振荡过程包括逻辑1状态与逻辑0状态间的转换。输出第一状态的信号和第二状态的信号，其中主导特性作用在接收第一逻辑状态信号和输出第二逻辑状态信号间的延迟。
在一实施例中，第二逻辑状态与第一逻辑状态相反或相逆变。在一实施例中，电阻流（resistance current）增加，或若电阻流不作用于转换否则将不需要更长的延迟。
在区块1820中，执行分析过程。在一实施例中，分析主导特性环形振荡过程的结果。可以理解，可执行各种不同的分析。分别洞察每个金属层的金属电容和电阻可用于提升过程和提供过程建模。任何金属层的显著偏差可送回到过程队。各种金属层的电阻和电容的关联可送回到提取工作技术文件（extraction tool tech files）和计时运行的过程冗余（process margins in timingruns）。
电容和电阻被分离，它们可用作外推（extrapolating）到3D布局的基础。由环形振荡器得到该信息能够跨越许多生产进行高容量数据收集，这有利于DRIT过程更准确的统计分析。
在一实施例中，分析包括确定与主导特性环形振荡过程的主导特性相关的延迟。延迟可关联于过程改变。分析可包括去卷积(deconvolving)晶体管速度、去卷积金属电阻和去卷积金属电容。在示例性实施中，分析包括：检查在金属电阻对延迟的作用相对很小处的高沟道电阻环形振荡器；识别电容变化的指示；将低沟道电阻环形振荡器的检查与高沟道电阻环形振荡器的结果组合；以及确定密集和稀疏线间金属电阻的差异。
图19为本发明一实施例中主导特征环形振荡过程1900的流程图。在一实施例中，穿过逆变级转换信号。
在区块1910中，执行高沟道电阻低耦合电容过程。在一实施例中，高沟道电阻和低电容在一逆变级。在示例性实施中，对于或对比于逆变级的耦合电阻，高沟道电阻高。对于或对比于另一逆变级的耦合电容，低耦合电容低。
在区块1920中，执行高沟道电阻高耦合电容过程。在一实施例中，高沟道电阻和高电容在一逆变级。在示例性实施中，对于或对比于逆变级的耦合电阻高沟道电阻高，对于或对比于另一逆变级的耦合电容低耦合电容低。
在区块1930中，执行低沟道电阻低耦合电容过程。
在一实施例中，高沟道电阻和低电容在一逆变级。在示例性实施中，对于或对比于逆变级的耦合电阻高沟道电阻高，对于或对比于另一逆变级的耦合电容低耦合电容低。
在区块1940中，执行低沟道电阻高耦合电容过程。
在一实施例中，高沟道电阻和高电容在一逆变级。在示例性实施中，对于或对比于逆变级的耦合或线电阻，高沟道电阻高，对于或对比于另一逆变级的耦合电容，低耦合电容低。
图20为本发明一实施例中分析过程2000的流程图。在示例性实施中，分析过程2000类似于区块1820的分析过程。在示例性实施中，分析过程2000类似于分析部件1501执行的分析。回头参见图15，可以理解，分析部件1501可包括各种实施。分析部件1501可包括在带有主导特性振荡环的芯片上的部件、离开主导特性振荡环的芯片的部件、在芯片上和离开芯片的部件的组合。还可以理解，分析部件1501可执行各种不同分析。在示例性实施中，分析可包括转换延迟、沟道电阻的确定、耦合电容的确定、制造过程服从和缺陷，等等。
在区块2010中，接收与主导特性相关的指示。在一实施例中，指示包括信号中转换，其中主导特性作用于至少一转换延迟。
在区块2020中，确定转化延迟，其中主导特性作用于转化延迟。可以理解，各种主导特性可作用于转化延迟（例如，高沟道电阻、低沟道电阻、高耦合电容、低耦合电容，等等）。
在区块2030中，基于转换延迟时间分析设备的特性。可以理解，可分析各种不同的特性。在一实施例中，执行金属层特性的分析。在示例性实施中，转换延迟时间可用于检查制作过程和设备操作。转换延迟可用于推断电阻测量和耦合电容测量，该耦合电容测量是针对包含在振荡环中部件和半导体芯片的其他部件的。其他部件可包括在接近部件的半导体芯片区域中的部件、或具有与金属分析系统的部件类似特性的部件（例如，1500、1600、1700，等等）。在示例性实施中，基于环形振荡器中转换延迟推断与环形振荡器的主导特性（例如，线金属电阻、沟道金属电阻、线耦合电容，等等）相关的测量，推断测量以分析和测量除环形振荡器外半导体芯片的其他部件（例如，算法逻辑单元、寄存器，等等）的金属层特性。
在一实施例中，耦合部件是耦合线（例如，金属线，等等）。耦合线可被隔开以具有不同电容特性。图21为本发明一实施例中耦合部件2100的方框图。在一实施例中，耦合部件2100类似于耦合部件1612、1622、1623。耦合部件2100包括线2110、2120、2130、2140，其被配置有线间的各自间距或距离2151、2152、2153。在一实施例中，耦合部件2100具有相对高耦合电容主导特性。在示例性实施中，保持线间间距或距离接近于最小值。在示例性实施中，线间间距或距离大致接近于各自线的宽度。在一实施例中，线电容因密勒效应成倍地增加，几乎同时驱动相邻线至相反电压。在示例性实施中，每个线接近50纳米宽，每个间距接近50纳米宽。
图22为本发明一实施例中耦合部件2200的方框图。在一实施例中，耦合部件2200类似于耦合部件212、222、223。耦合部件2200包括线2210、2220、2230、2240，其被配置有线间的各自间距或距离2251、2252、2253。在一实施例中，耦合部件2200具有相对低耦合电容主导特性。在示例性实施中，耦合距离具有接近各自线的2至3倍宽度。在示例性实施中，每个线接近50纳米宽，每个间距接近100-150纳米宽。
图23为本发明一实施例中晶体管2300的方框图。在一实施例中，晶体管2300类似于在逆变器1611、1621、1621中的晶体管。晶体管2300包括源极2310、漏极2320和栅极2330.在一实施例中，晶体管2300具有高沟道电阻主导特性。在一实施例中，栅极2330为单一宽度栅极。
在示例性实施中，栅极2330接近250纳米宽。
在示例性实施中，晶体管沟道电阻显著地大于金属线电阻。在示例性实施中，晶体管沟道长。在示例性实施中，具有小宽/长比，该宽/长比驿随机改变不敏感。
图24为本发明一实施例中晶体管2400的方框图。在一实施例中，晶体管2400类似于在逆变器1611、1621、1621中的晶体管。晶体管2400包括多个源区域（例如，2411、2412、2413、2414和2415）、多个漏区域（例如，2421、2422、2423、2424和2425）、和多个栅区域（例如，2431、2432、2433、2434、2435、2436、2437、2438和2439）。在一实施例中，晶体管2400具有低沟道电阻主导特性。在示例性实施中，晶体管沟道电阻显著地小于金属线电阻。在示例性实施中，带有许多指（finger）的晶体管沟道长度短。在示例性实施中，具有大宽/长比，多个指有利于减少随机改变。在示例性实施中，栅极接近50纳米宽。
在一实施例中，低驱动力量环形振荡器包括高晶体管沟道电阻，信号转换延迟被晶体管沟道电阻和线耦合电容所主导。在示例性实施中，显著地改变耦合电容，导线电阻对信号逆变或逆变计时或延迟响起的作用非常不明显。在示例性实施中，配置可用于估算出线耦合电容。
在一实施例中，高驱动力量环形振荡器包括低晶体管沟道电阻，信号的转换和延迟被晶体管沟道电阻和线耦合电容所主导。可具有一个带有高电容、一个带有低电容的线金属负载。在示例性实施中，显著地改变耦合电容，但电阻改变微小（例如，由于布局作用）。先前提取的电容可用于计算线电阻。在一实施例中，改进的驱动逆变器门调整沟道电阻。高驱动力量栅用以低沟道电阻驱动器。自定义的长沟道长度栅用作高沟道电阻栅。可设计沟道长度以增加沟道电阻显著地高（例如，10倍至1000倍大或多，等等）于金属电阻。
由于变化“沾染”结果，还可在沟道长度设计考虑随机误差。在一实施例中，重要的是使用长沟道逆变器作为小驱动力量最小尺寸设备非常容易受到随机掺杂波动。在示例性实施中，既然高沟道电阻环形振荡器（RO）将是晶体管主导的，重要的是最小化随机误差。高沟道电阻RO可对导线的耦合电容非常敏感。布局设计可控制导线的耦合电容。
最小间距线可以增加或最大化电容，更高间距金属线可以减少或最小化电容。基于这四个数据点，有可能去卷积晶体管的速度、金属电阻和金属电容。
在一实施例中，变更电容。在示例性实施中，仅变更电容。利用耦合电容源可未完成这些，耦合电容源被改变以随着或违背被驱动信号变化。相同导线的电阻固定，但是电容变化。图25为本发明一实施例中电容改进配置1100的方框图。耦合电容改进配置2500包括逆变器2521和2522，缓冲器2511、2512和2513，MUX2530，金属耦合线2540，控制部件2570，和信号耦合线2550。逆变器2521耦接逆变器2521、缓冲器2511、缓冲器2512，该缓冲器2512耦接缓冲器2513。MUX2530耦接逆变器2521、缓冲器2511、VDD信号2581和选择信号2582。金属耦合线2540耦接MUX2530和控制部件2570。信号耦合线2550耦接缓冲器2513。
耦合电容改进配置2500的部件共同操作以改进耦合电容特性。在一实施例中，耦合电容是可编辑改进的，而电阻是固定的。在一实施例中，耦合电容改进配置2500包括于类似于系统200的系统中。在示例性实施中，逆变器2522类似于角色电阻部件（例如，2611、1621、1631，等等）中的逆变器和耦合部件（例如，1612、1622，等等）中的信号耦合线2550，并互通耦合角色电阻部件间的信号。依据选择信号2582，MUX2530将信号向前传到金属耦合线2540。在一实施例中，三个可编辑状态包括最佳情况、中性情况和最差情况。在最佳情况中，以相同方向或值的信号驱动耦合金属线2540成为信号耦合线2550上的信号。在中性情况中，以固定并无变化的值驱动耦合金属线1140。在示例性实施中，MUX2530将VDD信号2581向前传到中性情况状态中的耦合金属线2540。在最差情况中，以相反方向或值的信号驱动耦合金属线1140成为信号耦合线2550上的信号。在一实施例中，缓冲器2512和2513引入平衡延迟以获得大体同时开关耦合金属线2540和信号耦合线2550。控制部件2570可控制输出。
所述系统和方法可利于检查设备参数对延迟的作用，该设备参数包括相对主导特性的分析。在一实施列中，至少一耦合部件（例如，金属层线、跟踪、线，等等）对延迟具有相对主导作用，延迟部分地为耦合部件的电容和电阻的函数。在一实施例中，系统包括多个主导特性振荡环，其中多个主导特性振荡环中的各自每一个包括各自主导特性，其基于：涉及沟道电阻的耦合电阻；涉及多个主导特性振荡环中各自另一个的耦合电容的耦合电容。系统还可包括可操作以分析各自主导特性（例如，金属线电容、金属线电阻，等等）的指示的分析部件，该各自主导特性与多个主导特性振荡环的各自每一个相关联。可执行其他分析，以将主导特性延迟作用结果与设备制造和设备操作相关联。
1、一种系统包括：多个主导特性振荡环，其中多个主导特性振荡环的各自每一个包括至少一主导特性逆变级，该阶段具有的各自主导特性基于：耦合电阻，涉及沟道电阻；耦合电容，涉及多个主导特性振荡环的各自另一个的耦合电容；以及分析部件，可操作以分析各自主导特性的指示，该各自主导特性与多个主导特性振荡环的各自每一个相关联。
2、概念1的环形振荡器，其中主导特性包括：高沟道电阻，涉及至少一主导特性逆变级的耦合电阻；以及低耦合电容，涉及多个主导特性振荡环的另一个中另一主导特性逆变级的耦合电容。
3、概念1的环形振荡器，其中主导特性包括：高沟道电阻，涉及至少一主导特性逆变级的耦合电阻；以及高耦合电容，涉及多个主导特性振荡环的另一个中另一主导特性逆变级的耦合电容。
4、概念1的环形振荡器，其中主导特性包括：低沟道电阻，涉及至少一主导特性逆变级的耦合电阻；以及高耦合电容，涉及多个主导特性振荡环的另一个中另一主导特性逆变级的耦合电容。
5、概念1的环形振荡器，其中主导特性包括：低沟道电阻，涉及至少一主导特性逆变级的耦合电阻；以及低耦合电容，涉及多个主导特性振荡环的另一个中另一主导特性逆变级的耦合电容。
6、概念1的系统，其中分析包括基于主导特性的指示的识别过程改变。
7、一种方法包括：执行主导特性环形振荡过程；以及分析主导特性环形振荡过程的结果。
8、概念7的方法，其中分析包括确定与主导特性环形振荡过程相关的延迟。
9、概念7的方法，其中分析包括将与至少一主导特性振荡环相关的延迟关联到过程改变。
10、概念7的方法，其中分析包括晶体管速度去卷积。
11、概念7的方法，其中分析包括金属电阻去卷积。
12、概念7的方法，其中分析包括金属电容去卷积。
13、概念7的方法，其中分析包括：检查在金属电阻对延迟的作用相对很小处的高沟道电阻环形振荡器；识别所识别电容变化的指示；将低沟道电阻环形振荡器的检查与高沟道电阻环形振荡器的结果组合；以及确定密集和稀疏线间金属电阻的差异。
14、一种环形振荡器包括：至少一包括逆变和耦合部件的逆变级，其中逆变级包括作用于穿过环形路径的信号转换的主导特性；以及输出，该输出可操作以输出作用于穿过环形路径的信号转换的主导特性的指示。
15、概念14的环形振荡器，其中主导特性包括：高沟道电阻，涉及至少一逆变级的耦合电阻；以及高耦合电容，涉及另一环形振荡器中另一逆变级。
16、概念14的环形振荡器，其中主导特性包括：高沟道电阻，涉及至少一逆变级的耦合电阻；以及低耦合电容，涉及另一环形振荡器中另一逆变级。
17、概念14的环形振荡器，其中主导特性包括：低沟道电阻，涉及至少一逆变级的耦合电阻；以及高耦合电容，涉及另一环形振荡器中另一逆变级。
18、概念14的环形振荡器，其中主导特性包括：低沟道电阻，涉及至少一逆变级的耦合电阻；以及低耦合电容，涉及另一环形振荡器中另一逆变级。
19、概念14的环形振荡器，其中该输出耦接分析部件。
20、概念14的环形振荡器，进一步包括耦接环形路径以控制信号状态的控制部件。
依据方法提出并讨论部分详细的描述。
即使本文以附图揭示和描述该方法操作的步骤和顺序，该步骤和顺序是示例性的。实施例非常适于执行本文的流程图所述的各种其他步骤或步骤的变化，而不是以本文所解释和描述的顺序。
所提出的系统和方法有利于方便和有效的分析。可以理解，与现有方法相比，目标部件可消耗更少资源并产生更多有用的信息。例如，加到本方法（例如，1000到2000，100-200，等等）中的额外部件（例如，通孔、接触，等等）可显著地少并更有效，则非常大数量的通孔（例如，500,000、百万，等等）包括在一些传统方法中。在一实施例中，粒度状地实施与所提出的系统和方法相关的部件（例如，消耗相对小的芯片区域、放置离芯片部件相对近，等等）。从粒度实施的结果可推断出芯片中的其他部件（例如，制造问题、操作问题，等等）。所提出的系统和方法还易于提供可用于各种处理分析的数字分析。
依据可在计算机存储器中执行的数据位操作的程序、步骤、逻辑区块、过程和其他符号表征提出部分的详细描述。这些描述和表征是数据处理界的普通技术人员通常用到的手段，用以有效地将工作的本质传递给本领域的其他技术人员。此处的程序、计算机执行步骤、逻辑块、步骤等通常被认为是步骤的自洽序列或导致所期望结果的指令。步骤包括物理量的物理操作。通常，虽然不是必然的，这些物理量是以电、磁、光、量子信号的形式而能够在计算机系统中被存储、转换、复合、比较或其他操纵。这有时证明是方便的，主要是因为通用的原因，将这些信号称为比特、值、元素、符号、字符、术语、数字等。
然而，应该牢记的是，所有这些或类似的术语与适当的物理量相关联，并且仅仅是应用于这些量的方便标记。除非特别声明否则从以下讨论可明显看出，可以理解，在本申请中，讨论所用的术语，如“处理”、“计算”、“运算”、“决定”、“显示”等，指的是操纵和转换以物理（例如电子）量所表示的数据的计算机系统或类似处理装置（电、光、量子、计算装置）的动作和过程。术语指的是处理设备的动作和过程，共将计算机系统部件（例如，寄存器、存储器、其他这样信息存储、转换或显示设备，等等）中的物理量操控或转变成以其他部件中同样以物理量表示的其他数据。这些实施例可描述在计算机可读指示的通常环境中，由一个或多个计算机或其他设备执行。一般而言，程序模块包括例程、程序、对象、部件、数据结构等，它们执行特定的任务或实施特定的抽象数据类型。通常，程序模块的功能在各种实施例按所期望的组合或分布。
计算设备可包括至少一些形式的计算机可读介质。
计算机可读介质可为任何可被计算机设备访问的可用介质。通过示例的方式，而不是限制，计算机可读介质可包括计算机存储介质和通信介质。计算机存储介质包括易失和非易失、可移除和不可移除介质，其以存储信息的任何方法或技术实施，譬如计算机可读指示、数据结构、程序模块、或其他数据。计算机存储介质包括包括，但不限于，RAM、EEPROM、闪存或其它存储技术、CD-ROM、数字多功能光盘（DVD）或其它光存储、磁带、录音带、磁盘存储或其他磁存储设备、或可用于存储所需信号并可由计算机设备访问的任何介质。通信介质通常包括计算机可读指示、数据结构、程序模块或以调制数据信号诸如载波或其它传输机制的其他数据，并包括任何信息传递介质。术语“调制数据信号”意味着具有一个或多个其特性设置或改变的信号以这样的方式编码信号中的信息。通过举例的方式，而非限制，通信介质包括有线介质，诸如有线网络或直接有线连接，以及无线介质，诸如声学、射频、红外线和其它无线介质。任何上述的组合也应包括在计算机可读介质的范围之内。
本发明具体实施例的前述描述意在于描述和说明。不希望用其穷尽或将发明限制于上述明确的形式，许多改进和变化可能明显落入本发明的教示范围。选择和描述实施例是为了更好地解释发明和其实际应用的原理，从而使本领域的普通技术人员能够利用本发明及其各种实施例的适于所期望特定用途的各种改进。希望本发明的范围由所附权利要求书及其等效物来限定。

Claims (20)

1.一种环形振荡器，包括：
至少一逆变级，可操作以引起信号转换；其中该逆变级穿过通孔层耦接另一部件，其中由通孔层耦合特性所致的电阻对信号穿过环路径的转换具有相对显著的作用；以及
用于输出所述作用的指示的输出部件，所述作用是该通孔电阻对所述信号的穿过所述环形振荡器的信号转换施加的作用。
2.如权利要求1所述的环形振荡器，其中，穿过所述通孔层的所述耦合包括在一层的第一水平金属层部件、在另一层的第二水平金属层部件、耦合在一层的第一水平金属层部件和在另一层的第二水平金属层部件的垂直部件。
3.如权利要求2所述的环形振荡器，其中，该第一水平金属层部件、该第二水平金属层部件和该垂直部件被配置以形成为增加对错位的敏感度而缩小的耦合围合区域。
4.如权利要求2所述的环形振荡器，其中，该第一水平金属层部件、该第二水平金属层部件和该垂直部件被配置以形成为减少对错位的敏感度而扩大的耦合围合区域。
5.如权利要求2所述的环形振荡器，其中与该第一水平部件和该第二水平部件相比，该垂直部件是宽的。
6.如权利要求2所述的环形振荡器，其中与该第一水平部件和该第二水平部件相比，该垂直部件是窄的。
7.如权利要求1所述的环形振荡器，其中该通孔电阻显著地高于驱动晶体管的沟道电阻。
8.一种方法，包括：执行主导特性环形振荡过程；以及分析所述主导特性环形振荡过程的结果。
9.如权利要求8所述的方法，其中，所述分析包括确定与主导通孔电阻环形振荡过程的通孔电阻特性相关的延迟。
10.如权利要求8所述的方法，其中，所述分析包括将与至少一个主导通孔电阻特性振荡环相关的延迟关联到过程改变。
11.如权利要求8所述的方法，其中，所述分析包括对晶体管速度的去卷积。
12.如权利要求8所述的方法，其中，所述分析包括对金属电阻的去卷积。
13.如权利要求8所述的方法，其中所述分析包括：
检查大围合环形振荡器，其中通孔电阻对延迟的作用相对很小；
检查小围合环形振荡器，其中通孔电阻对延迟的作用相对很大；以及
确定由通孔间断点所致的通孔电阻差异。
14.一种环形振荡器，包括：
至少一逆变级，可操作以引起信号转换；
目标部件，其对所述环形振荡器中的信号转换传播具有相对增加的作用或影响；以及
输出部件，其用于输出该目标部件对该信号转换的作用的指示。
15.如权利要求14所述的环形振荡器，其中该目标部件包括从一金属层到另一金属层的多个通孔。
16.如权利要求15所述的环形振荡器，其中从一金属层到另一金属层的该多个通孔配置于单元中。
17.如权利要求14所述的环形振荡器，其中该通孔对应于通孔层。
18.如权利要求14所述的环形振荡器，其中该输出耦接分析部件。
19.如权利要求14所述的环形振荡器，其中该分析部件可包括由该通孔电阻到晶片改变的关联，并生成晶片图。
20.如权利要求14所述的环形振荡器，进一步包括耦接该环形路径以控制该信号状态的控制部件。
CN201280032957.3A 2011-07-22 2012-07-23 部件分析系统及方法 Pending CN103650345A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201161511021P 2011-07-22 2011-07-22
US61/511,021 2011-07-22
US201161512362P 2011-07-27 2011-07-27
US61/512,362 2011-07-27
US201161513508P 2011-07-29 2011-07-29
US61/513,508 2011-07-29
US13/528,725 US9425772B2 (en) 2011-07-27 2012-06-20 Coupling resistance and capacitance analysis systems and methods
US13/528,725 2012-06-20
PCT/US2012/047897 WO2013016305A2 (en) 2011-07-22 2012-07-23 Component analysis systems and methods

Publications (1)

Publication Number Publication Date
CN103650345A true CN103650345A (zh) 2014-03-19

Family

ID=47555373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280032957.3A Pending CN103650345A (zh) 2011-07-22 2012-07-23 部件分析系统及方法

Country Status (5)

Country Link
US (1) US9496853B2 (zh)
CN (1) CN103650345A (zh)
DE (1) DE112012003071T5 (zh)
TW (2) TWI592674B (zh)
WO (1) WO2013016305A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AP2013007043A0 (en) 2011-01-31 2013-08-31 Novartis Ag Novel heterocyclic derivatives
US8816715B2 (en) * 2011-05-12 2014-08-26 Nanya Technology Corp. MOS test structure, method for forming MOS test structure and method for performing wafer acceptance test
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
JP6059731B2 (ja) 2011-10-28 2017-01-11 ノバルティス アーゲー 新規プリン誘導体および疾患の処置におけるその使用
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
TWI491894B (zh) * 2013-12-23 2015-07-11 Azurewave Technologies Inc 無線通訊裝置的級間測試裝置
US9485671B2 (en) 2014-02-27 2016-11-01 Azurewave Technologies, Inc. Inter-stage test structure for wireless communication apparatus
US10156605B2 (en) * 2014-08-29 2018-12-18 Semitronix Corporation Addressable ring oscillator test chip
US10935962B2 (en) * 2015-11-30 2021-03-02 National Cheng Kung University System and method for identifying root causes of yield loss
KR101772808B1 (ko) * 2016-03-18 2017-08-30 연세대학교 산학협력단 Tsv 테스트 및 분석 회로 및 테스트 방법
US10515167B2 (en) 2016-08-05 2019-12-24 Synopsys, Inc. Cell-aware defect characterization and waveform analysis using multiple strobe points
CN115130421A (zh) * 2021-05-20 2022-09-30 台湾积体电路制造股份有限公司 集成电路器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171497A1 (en) * 2001-05-17 2002-11-21 Micron Technology, Inc. CMOS voltage controlled phase shift oscillator
TW200403779A (en) * 2002-08-27 2004-03-01 Taiwan Semiconductor Mfg Method for evaluating interconnect structure layout and the metal sheet resistance
TW200419688A (en) * 2003-03-31 2004-10-01 Macronix Int Co Ltd Inkless wafer test method
US20050012556A1 (en) * 2003-07-18 2005-01-20 International Business Machines Corporation Method and apparatus for determining characteristics of MOS devices
CN1763553A (zh) * 2004-10-20 2006-04-26 国际商业机器公司 在线测量集成电路芯片参数弥散度和缺陷的方法和装置
US7064620B1 (en) * 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
TW200943719A (en) * 2008-02-21 2009-10-16 Advantest Corp Ring oscillator
TW201103116A (en) * 2009-07-06 2011-01-16 Taiwan Semiconductor Mfg Integrated circuit structure
TW201118392A (en) * 2009-11-18 2011-06-01 Univ Nat Sun Yat Sen Testing device for a passive component embedded in SIP

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334983A1 (de) 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5553276A (en) 1993-06-30 1996-09-03 International Business Machines Corporation Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units
JPH08294229A (ja) 1995-04-20 1996-11-05 Nec Corp 半導体集積回路装置
JP3708168B2 (ja) 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP3102398B2 (ja) 1997-12-17 2000-10-23 日本電気株式会社 タイミング信号生成回路
KR20000065711A (ko) 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
KR20010035660A (ko) 1999-10-01 2001-05-07 김영환 배선연결부에 의한 지연시간 측정방법
JP4103280B2 (ja) 1999-12-24 2008-06-18 株式会社デンソー 力学量センサ装置
DE60134736D1 (de) * 2000-05-11 2008-08-21 Multigig Ltd Elektronischer pulserzeuger und oszillator
US6535013B2 (en) 2000-12-28 2003-03-18 Intel Corporation Parameter variation probing technique
US6724225B2 (en) 2001-06-07 2004-04-20 Ibm Corporation Logic circuit for true and complement signal generator
DE10131675B4 (de) * 2001-06-29 2005-04-07 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
US6853259B2 (en) 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
JP2003168959A (ja) 2001-11-30 2003-06-13 Sharp Corp 発振回路、昇圧回路、不揮発性記憶装置、および半導体装置
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6801096B1 (en) * 2003-01-22 2004-10-05 Advanced Micro Devices, Inc. Ring oscillator with embedded scatterometry grate array
DE10303673A1 (de) 2003-01-24 2004-08-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung
US20050007154A1 (en) 2003-07-07 2005-01-13 Patella Benjamin J. System and method for evaluating the speed of a circuit
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR100549621B1 (ko) 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7282975B2 (en) 2003-12-31 2007-10-16 Intel Corporation Apparatus and method to control self-timed and synchronous systems
DE102004001668B4 (de) 2004-01-12 2007-09-13 Infineon Technologies Ag Elektronischer Schaltkreis mit einer Schaltungsanordnung zum Bestimmen und Auswerten der Betriebstemperatur
US7151417B1 (en) 2004-06-16 2006-12-19 Transmeta Corporation System and method for characterizing a potential distribution
US7098691B2 (en) 2004-07-27 2006-08-29 Easic Corporation Structured integrated circuit device
US20060178857A1 (en) 2005-02-10 2006-08-10 Barajas Leandro G Quasi-redundant smart sensing topology
KR100657171B1 (ko) 2005-04-29 2006-12-20 삼성전자주식회사 리프레쉬 제어회로 및 리프레쉬 제어방법
US7365611B2 (en) * 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
US7489204B2 (en) * 2005-06-30 2009-02-10 International Business Machines Corporation Method and structure for chip-level testing of wire delay independent of silicon delay
US7550998B2 (en) 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US7592876B2 (en) 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7332937B2 (en) 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7449966B2 (en) 2006-05-09 2008-11-11 Intel Corporation Method and an apparatus to sense supply voltage
JP4843034B2 (ja) 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
JP4765858B2 (ja) 2006-09-15 2011-09-07 三菱電機株式会社 温度検出装置
KR100849208B1 (ko) * 2006-10-24 2008-07-31 삼성전자주식회사 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
US8041518B2 (en) * 2007-05-08 2011-10-18 Globalfoundries Inc. Determining die test protocols based on process health
US7795927B2 (en) 2007-08-17 2010-09-14 Raytheon Company Digital circuits with adaptive resistance to single event upset
US7760033B2 (en) 2007-12-31 2010-07-20 Intel Corporation Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage
US7642864B2 (en) 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US7908109B2 (en) * 2008-07-08 2011-03-15 Advanced Micro Devices, Inc. Identifying manufacturing disturbances using preliminary electrical test data
US7868706B2 (en) 2008-10-23 2011-01-11 Advanced Micro Devices, Inc. Oscillator device and methods thereof
KR101593603B1 (ko) 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
US8330478B2 (en) 2009-11-03 2012-12-11 Arm Limited Operating parameter monitoring circuit and method
JP5185304B2 (ja) 2010-02-10 2013-04-17 株式会社東芝 半導体集積回路
CN102098028A (zh) 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法
US9425772B2 (en) * 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US20130106524A1 (en) 2011-11-01 2013-05-02 Nvidia Corporation System and method for examining leakage impacts
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171497A1 (en) * 2001-05-17 2002-11-21 Micron Technology, Inc. CMOS voltage controlled phase shift oscillator
TW200403779A (en) * 2002-08-27 2004-03-01 Taiwan Semiconductor Mfg Method for evaluating interconnect structure layout and the metal sheet resistance
TW200419688A (en) * 2003-03-31 2004-10-01 Macronix Int Co Ltd Inkless wafer test method
US7064620B1 (en) * 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
US20050012556A1 (en) * 2003-07-18 2005-01-20 International Business Machines Corporation Method and apparatus for determining characteristics of MOS devices
CN1763553A (zh) * 2004-10-20 2006-04-26 国际商业机器公司 在线测量集成电路芯片参数弥散度和缺陷的方法和装置
TW200943719A (en) * 2008-02-21 2009-10-16 Advantest Corp Ring oscillator
TW201103116A (en) * 2009-07-06 2011-01-16 Taiwan Semiconductor Mfg Integrated circuit structure
TW201118392A (en) * 2009-11-18 2011-06-01 Univ Nat Sun Yat Sen Testing device for a passive component embedded in SIP

Also Published As

Publication number Publication date
TW201323900A (zh) 2013-06-16
TWI472781B (zh) 2015-02-11
US20130021107A1 (en) 2013-01-24
US9496853B2 (en) 2016-11-15
WO2013016305A2 (en) 2013-01-31
WO2013016305A3 (en) 2013-03-21
DE112012003071T5 (de) 2014-04-10
TW201323896A (zh) 2013-06-16
TWI592674B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN103650345A (zh) 部件分析系统及方法
US7627840B2 (en) Method for soft error modeling with double current pulse
US7472038B2 (en) Method of predicting microprocessor lifetime reliability using architecture-level structure-aware techniques
US8336012B2 (en) Automated timing optimization
US8082534B2 (en) Apparatus and method for calculating fault coverage, and fault detection method
JP4667466B2 (ja) 消費電力解析方法及び消費電力解析装置
CN104933252B (zh) 一种面向多抽象层次电路的可靠性评估方法
US9183333B2 (en) Generalized moment based approach for variation aware timing analysis
Juan et al. Statistical thermal evaluation and mitigation techniques for 3D chip-multiprocessors in the presence of process variations
US7702009B2 (en) Timing analysis apparatus and method of timing analysis
CN103810316B (zh) 降低寄生失配的方法
US8448110B2 (en) Method to reduce delay variation by sensitivity cancellation
Chen et al. Analog IC aging-induced degradation estimation via heterogeneous graph convolutional networks
US11568113B2 (en) Variation-aware delay fault testing
Muthukrishnan et al. A technical survey on delay defects in nanoscale digital VLSI circuits
US8281276B2 (en) Method for manufacturing semiconductor integrated circuit and recording medium
Nourani et al. Detecting signal-overshoots for reliability analysis in high-speed system-on-chips
JP2004246557A (ja) 半導体集積回路の検証方法及びレイアウト方法
US7487487B1 (en) Design structure for monitoring cross chip delay variation on a semiconductor device
JP6089627B2 (ja) 消費電力見積り装置および消費電力見積り方法
US10114914B2 (en) Layout effect characterization for integrated circuits
Zhong et al. Efficient variation-aware delay fault simulation methodology for resistive open and bridge defects
Bang et al. Delay uncertainty and signal criticality driven routing channel optimization for advanced dram products
Ma et al. Fast Cell Library Characterization for Design Technology Co-Optimization Based on Graph Neural Networks
Avadhani MD Future of Timing Analysis in VLSI Circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140319