CN101764136B - 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构 - Google Patents
一种可调节垂直栅soi cmos器件沟道电流的叉指型结构 Download PDFInfo
- Publication number
- CN101764136B CN101764136B CN2009102007199A CN200910200719A CN101764136B CN 101764136 B CN101764136 B CN 101764136B CN 2009102007199 A CN2009102007199 A CN 2009102007199A CN 200910200719 A CN200910200719 A CN 200910200719A CN 101764136 B CN101764136 B CN 101764136B
- Authority
- CN
- China
- Prior art keywords
- vertical gate
- soi cmos
- interdigital
- vertical
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOICMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。本发明将多个CMOS器件的栅极通过叉指型拓扑结构并联起来，相当于提高了垂直栅SOI CMOS器件的等效栅宽，可以起到调节其沟道电流的目的。
Description
技术领域
本发明属于微电子与固体电子技术领域，涉及可调节垂直栅SOI CMOS器件沟道电流的叉指型结构。
背景技术
绝缘体上硅(Silicon On Insulator，SOI)是指以“工程化的”基板代替传统的体型衬底硅的基板技术，这种基板通常由以下三层构成：薄的单晶硅顶层，在其上形成蚀刻电路；相当薄的埋层氧化层(Buried Oxide，BOX)，即绝缘二氧化硅中间层；非常厚的体型衬底硅衬底层，其主要作用是为上面的两层提供机械支撑。由于SOI结构中氧化层把其上的硅膜层与硅衬底层分隔开来，大面积的p-n结将被介电隔离(dielectric isolation)取代。源极(source region)和漏极(drain region)向下延伸至埋层氧化层，有效减少了漏电流和结电容，彻底消除了体硅CMOS器件的寄生闩锁效应，具有速度快、功耗低、集成密度高、抗干扰能力强等优点，广泛应用于射频、高压、抗辐照等领域。
由于SOI材料的介质隔离，制作在厚膜SOI衬底上MOS器件上下Si-SiO2界面处的耗尽层没有接触，在它们中间存在一中性体区，这一中性体区使得硅体处于电学浮空状态，产生了两个明显的二级寄生效应，一个是″翘曲效应″，即Kink效应；另一个是器件源漏之间形成的基极开路NPN寄生晶体管效应。这种由于体区处于悬浮状态，电势被抬高，使得碰撞电离产生的电荷无法被迅速移走的现象叫作浮体效应。SOI CMOS器件特有的浮体效应不仅会降低器件增益，降低源漏击穿电压，引起单管闩锁，带来较大的泄漏电流，导致功耗增加，还会引起电路工作的不稳定，带来噪声过冲，对器件和电路性能的影响很大。
SOI CMOS器件中的浮体效应，可以通过一种具有垂直栅结构SOI CMOS器件抑制甚至消除，如图1，2所示，即将传统结构PMOS和NMOS翻倒，从侧部露出其体区，达到将PMOS和NMOS的体区与埋氧层分离的目的，这样一旦开孔引出体电极便可将体区电势箝位，更为方便的是，可以根据实际需要选择接地或接源极，这样就几乎完全消除了SOI CMOS器件中的浮体效应，大大拓展了SOI CMOS器件的优越性。
然而，垂直栅SOI CMOS器件结构的沟道长度可以通过改动版图将其延长，沟道宽度却由于顶层硅厚度的限制，在设计上存在瓶颈，即其最大沟道宽度小于SOI衬底的顶层硅厚度，这样，就无法设计沟道宽度相对较大的垂直栅SOI CMOS器件，对于分立的或类型相同的多个SOI CMOS器件而言，选定特定的顶层硅厚度即可达到设计目的，但是若电路中涉及多种不同沟道宽度的CMOS器件，则必须使其沟道宽度便于调节，这样才能达到调节垂直栅SOI CMOS器件的沟道电流的目的。
发明内容
本发明所要解决的技术问题是：提供一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构。
为解决上述技术问题，本发明采用如下技术方案。
一种调节SOI CMOS沟道电流的叉指型器件由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOI CMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。
作为本发明的一种优选方案，所述叉指型结构包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。
作为本发明的另一种优选方案，所述SOI衬底包括由下至上生长的硅衬底层，埋层氧化层，单晶硅顶层。
作为本发明的再一种优选方案，所述栅氧化层向下延伸至埋层氧化层；所述垂直栅区、NMOS区和PMOS区与硅衬底层之间隔离有埋层氧化层。
作为本发明的再一种优选方案，相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。
作为本发明的再一种优选方案，所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。
本发明的有益效果在于：它将多个CMOS器件的栅极通过叉指型拓扑结构并联起来，相当于提高了垂直栅SOI CMOS器件的栅宽，同时提高了其等效沟道电流。本发明在继承垂直栅SOI CMOS器件消除浮体效应的优势的基础上，采用与普通SOI CMOS兼容的工艺，进一步解决了垂直栅SOI CMOS器件无法调节调沟道宽度，进而调节沟道电流的问题，使得在同样的SOI衬底上可以设计出不同沟道尺寸的垂直栅CMOS器件。
附图说明
图1为垂直栅SOI CMOS器件结构的三维示意图；
图2为垂直栅SOI CMOS器件结构的俯视图；
图3为具有3个垂直栅器件的叉指型结构示意图；
图4为源极、漏极、栅极、体电极引出后的叉指型结构示意图。
主要组件符号说明：
1、NMOS的源区； 2、NMOS的沟道区；
3、NMOS的漏区； 4、NMOS的栅氧化层；
5、NMOS和PMOS共用的栅区； 6、PMOS的栅氧化层；
7、PMOS的漏区； 8、PMOS的沟道区；
9、PMOS的源区； 10、埋层氧化层；
11、硅衬底层； 12、NMOS体电极；
13、PMOS体电极； 14、NMOS漏极；
15、PMOS漏极； 16、NMOS源极；
17、PMOS源极； 18、栅极；
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细说明。
实施例一
本实施例提供一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOI CMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。
所述叉指型结构包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。所述SOI衬底包括由下至上生长的硅衬底层，埋层氧化层，单晶硅顶层。所述栅氧化层向下延伸至埋层氧化层；所述垂直栅区、NMOS区和PMOS区与硅衬底层之间隔离有埋层氧化层。
实施例二
本实施例提供一种可调节SOI CMOS沟道电流，增加沟道等效宽度的叉指型结构，参见图3。该结构包括SOI衬底、多个具有P沟道的PMOS区域、多个具有N沟道的NMOS区域、叉指型共用栅极；其中，同一个CMOS中PMOS和NMOS共用一个栅极，多个CMOS并排分布并共用一个叉指型栅极，相邻CMOS之间NMOS与NMOS并列、PMOS与PMOS并列。这种叉指型结构能够解决SOI CMOS垂直栅结构无法调节栅宽的问题，不仅体现了SOI CMOS垂直栅结构消除浮体效应的优点，还可以根据需要设计不同的沟道宽度，进而设计出具有不同沟道电流的SOI CMOS垂直栅器件。
如图4所示，本实施例的结构特点在于：
1、多个垂直栅SOI CMOS器件并列排布，其中相邻CMOS的PMOS与PMOS相邻，NMOS与NMOS相邻；
2、多个垂直栅SOI CMOS器件的栅极从侧面引出，并形成叉指栅极；
3、CMOS结构制作完毕后，覆盖钝化层；
4、相邻的PMOS和NMOS共用一个体电极，各个CMOS的体电极通过开孔引出后，按图2中所示连接。
5、所有PMOS和NMOS的源极位于同一侧，漏极位于另一侧，按图4中所示开孔布线引出。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。
Claims (5)
1.一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其特征在于：所述叉指型结构由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOI CMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOICMOS器件的栅极从侧面引出形成叉指栅极；所述叉指型结构包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，同一垂直栅SOI CMOS器件的所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。
2.根据权利要求1所述的可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其特征在于：所述SOI衬底包括由下至上生长的硅衬底层，埋层氧化层，单晶硅顶层。
3.根据权利要求2所述的可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其特征在于：所述栅氧化层向下延伸至埋层氧化层；所述垂直栅区、NMOS区和PMOS区与硅衬底层之间隔离有埋层氧化层。
4.根据权利要求1所述的可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其特征在于：相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。
5.根据权利要求1所述的可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其特征在于：所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102007199A CN101764136B (zh) | 2009-12-24 | 2009-12-24 | 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102007199A CN101764136B (zh) | 2009-12-24 | 2009-12-24 | 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101764136A CN101764136A (zh) | 2010-06-30 |
| CN101764136B true CN101764136B (zh) | 2011-11-16 |
Family
ID=42495203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102007199A Expired - Fee Related CN101764136B (zh) | 2009-12-24 | 2009-12-24 | 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101764136B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777564B (zh) * | 2009-12-24 | 2011-06-15 | 中国科学院上海微系统与信息技术研究所 | 一种具有垂直栅结构的soi cmos器件 |
| CN104899343B (zh) * | 2014-03-04 | 2018-07-20 | 中国科学院上海微系统与信息技术研究所 | 交叉栅结构mosfet及多叉指栅结构mosfet的版图设计 |
| CN104124275B (zh) * | 2014-07-24 | 2017-12-29 | 北京大学 | 回形多叉指场效应晶体管及其制备方法 |
| CN104409503B (zh) * | 2014-11-21 | 2017-05-17 | 中国科学院上海微系统与信息技术研究所 | 多叉指栅极结构mosfet的版图设计 |
| US10256158B1 (en) * | 2017-11-22 | 2019-04-09 | Globalfoundries Inc. | Insulated epitaxial structures in nanosheet complementary field effect transistors |
| CN110581125B (zh) * | 2019-09-19 | 2020-12-22 | 中南大学 | 一种集成cmos探测器及制备工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| CN101211916A (zh) * | 2006-12-27 | 2008-07-02 | 联发科技股份有限公司 | 射频集成电路装置 |
| CN101378079A (zh) * | 2007-08-29 | 2009-03-04 | 东部高科股份有限公司 | 半导体器件 |
-
2009
- 2009-12-24 CN CN2009102007199A patent/CN101764136B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| CN101211916A (zh) * | 2006-12-27 | 2008-07-02 | 联发科技股份有限公司 | 射频集成电路装置 |
| CN101378079A (zh) * | 2007-08-29 | 2009-03-04 | 东部高科股份有限公司 | 半导体器件 |
Non-Patent Citations (1)
| Title |
|---|
| 徐大为,戴昌梅,陈慧蓉,张雍蓉.《SOI单元库版图优化研究》.《电子与封装》.2009,第9卷(第8期),31-33. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101764136A (zh) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101764136B (zh) | 一种可调节垂直栅soi cmos器件沟道电流的叉指型结构 | |
| US9780164B2 (en) | Silicon-on-insulator radio frequency device and silicon-on-insulator substrate | |
| CN101931008B (zh) | 一种具有体接触结构的pd soi器件 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN101764102B (zh) | 一种具有垂直栅结构的soi cmos器件的制作方法 | |
| CN103840012A (zh) | 一种结型场效应晶体管及其制备方法 | |
| CN106024607B (zh) | 屏蔽栅功率mosfet的制造方法 | |
| CN103000629B (zh) | 单片式共享高电压漏极的高电流晶体管和低电流晶体管 | |
| CN109346525A (zh) | 一种n型ldmos器件及其制作方法 | |
| CN101789435B (zh) | 一种基于垂直栅soi cmos器件的超结结构及其制作方法 | |
| CN109698196B (zh) | 功率半导体器件 | |
| US20130062662A1 (en) | Semiconductor device | |
| CN103489865B (zh) | 一种横向集成soi半导体功率器件 | |
| US20140159110A1 (en) | Semiconductor device and operating method for the same | |
| CN103762237A (zh) | 具有场板结构的横向功率器件 | |
| CN109755174B (zh) | Bcd器件深沟槽隔离方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN203644791U (zh) | 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件 | |
| CN102983140B (zh) | 半导体结构及其制造方法 | |
| CN101777564B (zh) | 一种具有垂直栅结构的soi cmos器件 | |
| JP2012028451A (ja) | 半導体集積回路装置 | |
| Kong et al. | A novel isolation method for half-bridge power ICs | |
| JP2008066580A (ja) | 誘電体分離型半導体装置及びその製造方法 | |
| CN103681789B (zh) | 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20161224 |