CN105428316A - 金属氧化物半导体场效应管及其制造方法 - Google Patents

金属氧化物半导体场效应管及其制造方法 Download PDF

Info

Publication number
CN105428316A
CN105428316A CN201510749803.1A CN201510749803A CN105428316A CN 105428316 A CN105428316 A CN 105428316A CN 201510749803 A CN201510749803 A CN 201510749803A CN 105428316 A CN105428316 A CN 105428316A
Authority
CN
China
Prior art keywords
gate
polysilicon
field effect
oxide layer
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510749803.1A
Other languages
English (en)
Other versions
CN105428316B (zh
Inventor
张瞾
康剑
任炜强
李�杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN SI SEMICONDUCTORS CO Ltd
Original Assignee
SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN SI SEMICONDUCTORS CO Ltd filed Critical SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority to CN201510749803.1A priority Critical patent/CN105428316B/zh
Publication of CN105428316A publication Critical patent/CN105428316A/zh
Application granted granted Critical
Publication of CN105428316B publication Critical patent/CN105428316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种金属氧化物半导体场效应管，包括由多个相同的单原胞组成的单胞阵列，单原胞包括第一导电类型的衬底、衬底上的第二导电类型阱区、阱区内的第一导电类型掺杂区以及衬底上的分裂栅极，分裂栅极包括衬底上的栅氧化层，栅氧化层上相互分离的第一多和第二多晶硅栅，填充于第一和第二多晶硅栅之间并将其覆盖、将其间隙填充的填充氧化层，以及覆盖第一、第二多晶硅栅及填充氧化层的隔离介质氧化层。本发明还涉及一种金属氧化物半导体场效应管的制造方法。本发明可以降低栅极电荷Qg，以及降低源漏寄生电容Cds的动态值。

Description

金属氧化物半导体场效应管及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种金属氧化物半导体场效应管，还涉及一种金属氧化物半导体场效应管的制造方法。
背景技术
传统的平面型金属氧化物半导体(MOS)场效应管寄生电容与栅极电荷偏大，导致开关速度慢、功率损耗高、温升高、应用频率偏低等问题，电路应用效果较差。主要表现在电路开关频率较高时MOS场效应管器件温升较高，且电路应用频率一旦达到100KHz～300KHz之间，平面型MOS场效应管对频率最直接的体现是温度快速升高至85℃～115℃间，如MOS场效应管长期在这样的频率下高压大电流工作，极易出现不可逆性损坏，最终结果就是电路故障而使电器失效，甚至发生财产或生命事故！
MOS场效应管的寄生电容C和栅极电荷Qg仍是温升高的主要因素。
发明内容
基于此，有必要提供一种能够降低寄生电容的金属氧化物半导体场效应管。
一种金属氧化物半导体场效应管，包括由多个相同的单原胞组成的单胞阵列，所述单原胞包括第一导电类型的衬底、所述衬底上的第二导电类型阱区、所述阱区内的第一导电类型掺杂区以及所述衬底上的分裂栅极，所述分裂栅极从一第一导电类型掺杂区延伸至相邻的另一第一导电类型掺杂区上，所述分裂栅极包括衬底上的栅氧化层，所述栅氧化层上相互分离的第一多晶硅栅和第二多晶硅栅，填充于第一多晶硅栅和第二多晶硅栅之间并部分覆盖第一和第二多晶硅栅、将第一和第二多晶硅栅间的间隙填充的填充氧化层，以及覆盖所述第一多晶硅栅、第二多晶硅栅及填充氧化层的隔离介质氧化层；所述第一和第二导电类型为相反的导电类型。
在其中一个实施例中，所述单原胞还包括：设于所述衬底上的第一导电类型的外延层；所述阱区设于所述外延层内，所述栅氧化层设于所述外延层上；金属层，覆盖所述隔离介质氧化层、并与所述分裂栅极两侧的第一导电类型掺杂区和阱区电性连接。
在其中一个实施例中，所述第一多晶硅栅和第二多晶硅栅的宽度均为1.5微米～5.5微米，高度均为0.4微米～1.2微米。
在其中一个实施例中，所述填充氧化层的厚度为1微米～2.5微米，所述栅氧化层的厚度为900埃～1500埃，所述隔离介质氧化层的厚度为2.5微米～3微米。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
在其中一个实施例中，所述金属氧化物半导体场效应管是功率平面型金属氧化物半导体场效应管。
还有必要提供一种金属氧化物半导体场效应管的制造方法。
一种金属氧化物半导体场效应管的制造方法，包括步骤：提供在表面形成有场氧化层的晶圆，所述场氧化层将晶圆分隔成有源区和终端区域；在晶圆表面形成栅氧化层；在所述栅氧化层上形成多晶硅层；对所述多晶硅层进行刻蚀，于单胞阵列的单原胞中形成相互分离的第一多晶硅栅和第二多晶硅栅；形成部分覆盖第一和第二多晶硅栅、并将第一和第二多晶硅栅间的间隙填充的填充氧化层；所述填充氧化层、第一和第二多晶硅栅一并作为后续的阱区注入和掺杂区注入的阻挡层；以所述填充氧化层、第一多晶硅栅及第二多晶硅栅为阻挡层，分别注入第二导电类型杂质离子和第一导电类型杂质离子，并进行热推阱，在所述栅氧化层下方形成第二导电类型的所述阱区，和所述阱区内第一导电类型的所述掺杂区；形成覆盖所述第一多晶硅栅、第二多晶硅栅及填充氧化层的隔离介质氧化层；所述单原胞的第一多晶硅栅、第二多晶硅栅、栅氧化层、填充氧化层、及隔离介质氧化层组成该单原胞的分裂栅极，所述单原胞在分裂栅极的两侧各设有一所述阱区和一所述掺杂区；所述第一和第二导电类型为相反的导电类型。
在其中一个实施例中，所述提供在表面形成有场氧化层的晶圆的步骤中，所述晶圆包括衬底和衬底上的外延层，所述场氧化层和栅氧化层形成于所述外延层表面，所述阱区形成于所述外延层内。
在其中一个实施例中，还包括刻蚀所述隔离介质氧化层，形成金属层的接触孔的步骤；以及形成覆盖所述隔离介质氧化层、并通过所述接触孔与分裂栅极两侧的掺杂区和阱区电性连接的金属层的步骤。
在其中一个实施例中，所述注入第二导电类型杂质离子形成阱区的步骤中，注入剂量为1e15～8e15原子数/cm2。
上述金属氧化物半导体场效应管，栅极结构为中间去除了中与场效应无关且不对开启起作用的多晶硅条的分裂栅，因此可以降低栅极电荷Qg。在第一多晶硅栅和第二多晶硅栅的间隙形成填充氧化层，增加了源漏电容的间距，能够降低源漏寄生电容Cds的动态值。
附图说明
图1为一实施例中金属氧化物半导体场效应管的单原胞的结构示意图；
图2是一实施例中金属氧化物半导体场效应管的制造方法的流程图；
图3a～3e是采用图2所示方法制造的金属氧化物半导体场效应管在各个制造阶段的剖面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1为一实施例中金属氧化物半导体场效应管的单原胞的结构示意图，其为功率平面型金属氧化物半导体场效应管，包括有源区和有源区四周的终端区域，有源区的主要结构为由多个单原胞组成的单胞阵列。单原胞结构为左右对称的结构，包括第一导电类型的衬底110、衬底110上的第二导电类型阱区130、阱区130内的第一导电类型掺杂区140以及衬底110上的分裂栅极。分裂栅极包括衬底上的栅氧化层150，栅氧化层150上相互分离的第一多晶硅栅152和第二多晶硅栅154，填充于第一多晶硅栅152和第二多晶硅栅之154间并部分覆盖第一和第二多晶硅栅、将第一和第二多晶硅栅间的间隙填充的填充氧化层160，以及覆盖第一多晶硅栅152、第二多晶硅栅154及填充氧化层160的隔离介质氧化层170。分裂栅极从一掺杂区140延伸至相邻的另一掺杂区140上。在本实施例中，金属氧化物半导体场效应管为N沟道场效应管，第一导电类型为N型，第二导电类型为P型；在其他实施例中也可以为P沟道效应管，第一、二导电类型分别为P型和N型。图1中将栅氧化层150起栅氧作用的部分做了涂黑处理。
上述金属氧化物半导体场效应管，栅极结构为中间去除了中与场效应无关且不对开启起作用的多晶硅条的分裂栅，因此可以降低栅极电荷Qg。在第一多晶硅栅152和第二多晶硅栅154的间隙形成填充氧化层160，增加了源漏电容的间距，能够降低源漏寄生电容Cds的动态值。
在图1所示实施例中，位于衬底110上的结构是第一导电类型的外延层120。阱区130设于外延层120内，栅氧化层150设于外延层120上。可以理解的，在其他实施例中，外延层120这层物质也可以用其他工艺来形成。金属氧化物半导体场效应管还包括金属层180。金属层180将隔离介质氧化层170覆盖，并与分裂栅极两侧的第一导电类型掺杂区140和阱区130电性连接。
在其中一个实施例中，第一多晶硅栅152和第二多晶硅栅154的宽度均为1.5微米～5.5微米，高度均为0.4微米～1.2微米。
在其中一个实施例中，填充氧化层160的厚度为1微米～2.5微米，栅氧化层150的厚度为900埃～1500埃，隔离介质氧化层170的厚度为2.5微米～3微米。采用较厚的栅氧化硅层150和隔离介质氧化层170，相当于增大了寄生电容的电极板间距，增加了栅源电容Cgs和源漏电容Cds的动态值，也同样有利于减小寄生电容值。
还有必要提供一种金属氧化物半导体场效应管的制造方法，图2是一实施例中金属氧化物半导体场效应管的制造方法的流程图，包括下列步骤：
S210，提供在表面形成有场氧化层的晶圆(wafer)。
可以在晶圆表面通过热生长或淀积等本领域习知的工艺形成用于隔离的场氧化层，部分场氧化层将晶圆分隔成有源区和终端区域。本实施例中是先在第一掺杂类型的衬底上形成第一掺杂类型的外延层，再于外延层上形成场氧化层。在本实施例中，第一导电类型为N型，第二导电类型为P型。
S220，在晶圆表面形成栅氧化层。
热生长一层薄氧化层作为栅氧层。有必要的话，栅氧化层可以只形成于有源区表面。
S230，在栅氧化层上形成多晶硅层。
可以通过淀积工艺形成多晶硅层。图3a是步骤S230完成后器件的剖面示意图，从下到上包括衬底110、外延层120、栅氧化层150及多晶硅层(图3a中未标示)。
S240，对多晶硅层进行刻蚀，于单胞阵列的单原胞中形成相互分离的第一、第二多晶硅栅。
本发明中的多晶硅栅采用分裂栅结构，即每个原胞中不是一条完整的多晶硅栅，而是将一条多晶硅栅中间挖空，形成相互分离的第一多晶硅栅和第二多晶硅栅。可以对多晶硅层进行普遍性掩膜刻蚀，形成单胞阵列区域单原胞中有效分裂的多晶硅栅。
S250，形成填充氧化层。
在本实施例中，是于栅氧化层150、第一多晶硅栅152及第二多晶硅栅154表面淀积(CVD)二氧化硅层，然后选择性掩蔽刻蚀掉多余的二氧化硅层，形成部分覆盖第一多晶硅栅152和第二多晶硅栅154、并将它们之间的间隙填充的填充氧化层160，参照图3b。本步骤中填充氧化层160的刻蚀应尽量保证精确性，将填充氧化层160以外的二氧化硅层尽量刻蚀干净。
采用第一、第二多晶硅栅以及填充氧化层160一并作为后续的阱区注入和掺杂区注入的阻挡层，对整个平面型MOS场效应管的制造过程无明显变更，也不至于对MOS器件的常规参数(如导通电阻Rdon、反压BVdss、源漏电流Idss、正向饱和压降Vfsd等)产生不利影响。
可以理解的，在其他实施例中，也可以事先形成掩膜层，将需要形成填充氧化层160的部位露出后，直接淀积形成填充氧化层160。
S260，注入形成阱区和掺杂区。
以填充氧化层260、第一多晶硅栅152及第二多晶硅栅154为阻挡层，先注入P型离子，再注入N型杂质离子，并进行热推阱，在栅氧化层150下方形成P型阱区130，和P型阱区130内的N型掺杂区140(作为源/漏)。所有原胞的阱区130离子注入在一个步骤中完成，所有原胞的掺杂区140离子注入在一个步骤中完成。N型掺杂区140的阱深小于P型阱区130，故位于P型阱区130的上部。图3c是步骤S260完成后器件的剖面示意图。
S270，形成隔离介质氧化层。
可以采用化学气相淀积(CVD)工艺，形成覆盖第一多晶硅栅152、第二多晶硅栅154及填充氧化层160的隔离介质氧化层170。如此一来，每个原胞的第一多晶硅栅152、第二多晶硅栅154、栅氧化层150、填充氧化层160、以及隔离介质氧化层170组成该单原胞的分裂栅极，如图3d所示，每个原胞在分裂栅极的两侧各设有一阱区130和一掺杂区140。
上述金属氧化物半导体场效应管的制造方法，采用分裂栅结构，可以降低栅极电荷Qg。填充氧化层160的设置能够增加源漏电容的间距，降低寄生电容Cds的动态值。填充氧化层260、第一多晶硅栅152及第二多晶硅栅154一起形成了N型和P型杂质离子注入的自对准阻挡层，对整个平面型MOS场效应管的制造过程无明显变更，也不至于影响MOS器件的常规参数。
在其中一个实施例中，金属氧化物半导体场效应管的制造方法还包括下列步骤：
S280，刻蚀隔离介质氧化层，形成金属层的接触孔。
选择性地形成掩蔽层并刻蚀隔离介质氧化层170，形成单胞阵列的接触孔。刻蚀出的接触孔深至掺杂区140的表面。
S290，形成金属层。
形成覆盖隔离介质氧化层170、并通过接触孔与分裂栅极两侧的掺杂区140和阱区130电性连接的金属层。在本实施例中，金属层为铝层。在其他实施例中也可以使用本领域习知的用作金属层的金属或合金材质。
各个原胞按照单胞尺寸为步距并列排布，形成MOS场效应管的有源区，组成单胞阵列，并在单原胞源区挖接触孔通过金属层并联到一起，形成MOS器件连接源极和漏极的电极。
在其中一个实施例中，步骤S260的阱区注入剂量为1e15～8e15(即1*1015～8*1015)原子数/cm2。使用较低的阱区注入浓度，能够抵消分裂栅结构对器件的阀值电压Vth和导通电阻的负面影响。
在其中一个实施例中，步骤S240刻蚀后形成的第一多晶硅栅152和第二多晶硅栅154的宽度均为1.5微米～5.5微米，高度均为0.4微米～1.2微米。
在其中一个实施例中，器件最终形成的填充氧化层160的厚度为1微米～2.5微米，栅氧化层150的厚度为900埃～1500埃，隔离介质氧化层170的厚度为2.5微米～3微米。采用较厚的栅氧化层150，配合前述的低浓度阱区掺杂，共同保证器件的阀值电压Vth和导通电阻不受分裂栅结构的负面影响。
上述金属氧化物半导体场效应管，实际应用电路频率350KHz，MOSFET工作温度由传统MOSFET的85～115℃降低到了55～75℃之间，对器件在高频电路中的应用安全特性有明显改善，由此可看出本发明极大地改善了MOSFET的电路应用频率要求特性。
总的来说，本发明极大地优化了MOS器件的电路应用安全特性，尤其是降低了MOS器件工作时的温升达25％～45％，绝对性地增加了器件在市场中的竞争力。对电路应用来说，可适用于更高频率，并减少了功能电路的功耗值，间接起到了绿色节能环保的作用。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种金属氧化物半导体场效应管，包括由多个相同的单原胞组成的单胞阵列，所述单原胞包括第一导电类型的衬底、所述衬底上的第二导电类型阱区、所述阱区内的第一导电类型掺杂区以及所述衬底上的分裂栅极，所述分裂栅极从一第一导电类型掺杂区延伸至相邻的另一第一导电类型掺杂区上，其特征在于，所述分裂栅极包括衬底上的栅氧化层，所述栅氧化层上相互分离的第一多晶硅栅和第二多晶硅栅，填充于第一多晶硅栅和第二多晶硅栅之间并部分覆盖第一和第二多晶硅栅、将第一和第二多晶硅栅间的间隙填充的填充氧化层，以及覆盖所述第一多晶硅栅、第二多晶硅栅及填充氧化层的隔离介质氧化层；所述第一和第二导电类型为相反的导电类型。
2.根据权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述单原胞还包括：
设于所述衬底上的第一导电类型的外延层；所述阱区设于所述外延层内，所述栅氧化层设于所述外延层上；
金属层，覆盖所述隔离介质氧化层、并与所述分裂栅极两侧的第一导电类型掺杂区和阱区电性连接。
3.根据权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述第一多晶硅栅和第二多晶硅栅的宽度均为1.5微米～5.5微米，高度均为0.4微米～1.2微米。
4.根据权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述填充氧化层的厚度为1微米～2.5微米，所述栅氧化层的厚度为900埃～1500埃，所述隔离介质氧化层的厚度为2.5微米～3微米。
5.根据权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
6.根据权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述金属氧化物半导体场效应管是功率平面型金属氧化物半导体场效应管。
7.一种金属氧化物半导体场效应管的制造方法，包括步骤：
提供在表面形成有场氧化层的晶圆，所述场氧化层将晶圆分隔成有源区和终端区域；
在晶圆表面形成栅氧化层；
在所述栅氧化层上形成多晶硅层；
对所述多晶硅层进行刻蚀，于单胞阵列的单原胞中形成相互分离的第一多晶硅栅和第二多晶硅栅；
形成部分覆盖第一和第二多晶硅栅、并将第一和第二多晶硅栅间的间隙填充的填充氧化层；所述填充氧化层、第一和第二多晶硅栅一并作为后续的阱区注入和掺杂区注入的阻挡层；
以所述填充氧化层、第一多晶硅栅及第二多晶硅栅为阻挡层，分别注入第二导电类型杂质离子和第一导电类型杂质离子，并进行热推阱，在所述栅氧化层下方形成第二导电类型的所述阱区，和所述阱区内第一导电类型的所述掺杂区；
形成覆盖所述第一多晶硅栅、第二多晶硅栅及填充氧化层的隔离介质氧化层；所述单原胞的第一多晶硅栅、第二多晶硅栅、栅氧化层、填充氧化层、及隔离介质氧化层组成该单原胞的分裂栅极，所述单原胞在分裂栅极的两侧各设有一所述阱区和一所述掺杂区；所述第一和第二导电类型为相反的导电类型。
8.根据权利要求7所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述提供在表面形成有场氧化层的晶圆的步骤中，所述晶圆包括衬底和衬底上的外延层，所述场氧化层和栅氧化层形成于所述外延层表面，所述阱区形成于所述外延层内。
9.根据权利要求7所述的金属氧化物半导体场效应管的制造方法，其特征在于，还包括刻蚀所述隔离介质氧化层，形成金属层的接触孔的步骤；以及形成覆盖所述隔离介质氧化层、并通过所述接触孔与分裂栅极两侧的掺杂区和阱区电性连接的金属层的步骤。
10.根据权利要求7所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述注入第二导电类型杂质离子形成阱区的步骤中，注入剂量为1e15～8e15原子数/cm2。
CN201510749803.1A 2015-11-05 2015-11-05 金属氧化物半导体场效应管及其制造方法 Active CN105428316B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510749803.1A CN105428316B (zh) 2015-11-05 2015-11-05 金属氧化物半导体场效应管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510749803.1A CN105428316B (zh) 2015-11-05 2015-11-05 金属氧化物半导体场效应管及其制造方法

Publications (2)

Publication Number Publication Date
CN105428316A true CN105428316A (zh) 2016-03-23
CN105428316B CN105428316B (zh) 2018-05-15

Family

ID=55506417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510749803.1A Active CN105428316B (zh) 2015-11-05 2015-11-05 金属氧化物半导体场效应管及其制造方法

Country Status (1)

Country Link
CN (1) CN105428316B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713035A (zh) * 2018-12-29 2019-05-03 上海擎茂微电子科技有限公司 一种平面栅双极型晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567595A (zh) * 2003-06-24 2005-01-19 北京大学 一种双栅金属氧化物半导体晶体管及其制备方法
CN1645624A (zh) * 2003-12-22 2005-07-27 半导体元件工业有限责任公司 具有低栅极电荷和低导通电阻的半导体器件及其制造方法
CN102800675A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种电荷俘获非挥发存储器及其制造方法
CN104737298A (zh) * 2013-12-23 2015-06-24 梁嘉进 分裂栅功率半导体场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567595A (zh) * 2003-06-24 2005-01-19 北京大学 一种双栅金属氧化物半导体晶体管及其制备方法
CN1645624A (zh) * 2003-12-22 2005-07-27 半导体元件工业有限责任公司 具有低栅极电荷和低导通电阻的半导体器件及其制造方法
CN102800675A (zh) * 2011-05-25 2012-11-28 中国科学院微电子研究所 一种电荷俘获非挥发存储器及其制造方法
CN104737298A (zh) * 2013-12-23 2015-06-24 梁嘉进 分裂栅功率半导体场效应晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713035A (zh) * 2018-12-29 2019-05-03 上海擎茂微电子科技有限公司 一种平面栅双极型晶体管及其制作方法
CN109713035B (zh) * 2018-12-29 2022-02-15 上海擎茂微电子科技有限公司 一种平面栅双极型晶体管及其制作方法

Also Published As

Publication number Publication date
CN105428316B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
CN101800228B (zh) 半导体装置
CN103022140B (zh) 横向晶体管及其制造方法
CN102270663B (zh) 具有超结结构的平面型功率mosfet器件及其制造方法
CN203242629U (zh) 电极接触结构
US20190013383A1 (en) Silicon carbide mosfet device and method for manufacturing the same
CN104347420A (zh) Ldmos器件及其形成方法
CN108649072B (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN107464837B (zh) 一种超结功率器件
KR20070095233A (ko) 개선된 성능을 갖는 파워 반도체 장치 및 방법
CN107644913A (zh) 一种具有高k电荷补偿纵向双扩散金属氧化物元素半导体场效应晶体管
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN102723278A (zh) 半导体结构形成方法
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN202205755U (zh) 具有超结结构的平面型功率mosfet器件
CN104599974A (zh) 半导体结构及其形成方法
CN102386227B (zh) 双向表面电场减弱的漏极隔离dddmos晶体管及方法
TW200304188A (en) Semiconductor component and manufacturing method
CN110707155A (zh) 能改善反向恢复特性的屏蔽栅mos结构及其制作方法
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN103426760B (zh) P型ldmos表面沟道器件的制造工艺
CN105428316A (zh) 金属氧化物半导体场效应管及其制造方法
CN115332254A (zh) 一种半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant