混合图形化单晶硅的绝缘层上锗结构、方法及应用
技术领域
本发明涉及一种混合图形化单晶硅的绝缘层上锗结构及其制作方法,属微电子学领域。
背景技术
随着大规模集成电路制造工艺的发展,其器件的特征尺寸也不断缩小。2006年起,英特尔公司、德州仪器、韩国三星、日本东芝65纳米生产线相继进入批量生产阶段,32纳米和22纳米CMOS技术正处在研发阶段。集成电路发展到目前的极大规模时代,现有的体硅材料和工艺正接近它的物理极限,要进一步提高电路速度与器件性能,必须在材料和工艺上有新的突破,才能在未来CMOS电路发展中保持摩尔定律,为此,业界普遍采用高迁移率材料来代替传统的体硅材料,如在在90纳米节点引入应变硅材料等。目前,随着高介电常数材料的引入,使得绝缘层上锗结构(GeOI)作为32纳米以下的候选材料倍受人们重视(Q.T.Nguyen,J.F.Damlencourt,B.Vincent,et al,Solid State Electronics,51(2007),20)。绝缘体上锗材料结构(GeOI)将成为纳米时代的高端衬底材料,这主要因为锗比硅具有更高的电子和空穴迁移率,体锗中电子迁移率3900cm2/v.s,空穴迁移率达1900cm2/v。根据国际半导体工业协会2005年提出的发展规划,45纳米节点以内的工艺制备出的锗晶体管其驱动电流可超过2000μA/μm。如今,新一代的高介电常数介质淀积技术有效解决了锗上制备栅氧的问题,使得锗材料可以用于MOS器件制备。然而我们同时需要注意到,锗材料在地壳中含量较低,高质量单晶锗的获得比硅困难。而且Ge材料禁带宽度较小(室温下约0.67eV),导致其p-n结存在较大的漏电流,因此单独的SOI或者GeOI往往不能同时满足器件或电路制备需求,为此我们提出一种新的结构即混合图形化单晶硅的绝缘层上锗结构。
发明内容
本发明目的在于提出一种混合图形化单晶硅的绝缘层上锗结构及制备方法,其特征在于提供的结构中包括有源层和绝缘埋层,有源层由单晶锗和单晶硅构成。而且单晶硅的晶向可以由衬底硅决定,可按照不同应用选择(100),(110)或者(111)。顶层单晶锗的厚度为0.2-1.5μm,由硼氢离子注入能量决定的。图形化单晶硅可与常规CMOS工艺的兼容,绝缘层上锗又可用于制备高速光电探测器或者外延GaAs等光电材料,因此利用这一衬底,可以在同一芯片上集成高速光电电路,高速光电探测器及太阳能电池等,应用前景十分广阔。通过离子注入手段在锗材料内注入硼离子和氢离子,与表面生长有二氧化硅,氮化硅、氮化铝或氧化铝薄膜的硅衬底支撑片进行等离子体室温键合,低温热处理后剥离形成绝缘体上锗结构,化学机械抛光这一结构后再进行图形化光刻,刻蚀掉顶层局部锗和埋层后,从裸露的衬底硅上外延单晶硅,最终形成顶层的锗硅混合结构。同样,本发明中的GeOI结构也可以通过等离子体低温键合后,对锗进行背面减薄来制备。
本发明拟提出的一种混合图形化单晶硅的绝缘层上锗结构,绝缘层上锗(GeOI)结合了Ge与SOI的共同优点,其有源层与衬底通过氧化硅隔离,可有效降低锗器件的漏电流;顶层单晶锗可以有效提高器件工作速度,并且由于晶格常数与III-V族晶格匹配,所以这种衬底可以用于GaAs外延,实现与III-V族半导体的集成,从而在半导体光电子领域发挥出GeOI更大的优势。顶层图形化单晶硅的存在,使得可以利用目前常规CMOS工艺制备电路与器件,这将极大的促进单芯片上的光电集成。
然而由于锗和氧化硅之间热膨胀系数差异较大,而锗材料又非常脆,因此锗和氧化硅的键合片在退火过程中非常容易碎裂,为了解决这个问题,必须降低热预算,降低整个制程温度,这包括剥离温度以及能实现完整剥离所需的键合温度等。离子体低温键合可以在低温退火下提高键合能,Dragoi等人的研究结果表明,经过等离子体处理的晶圆键合经低于400℃退火可达到饱和键合强度(V.Dragoi,S.Farrens,and P.Lindner,Proc.SPIE,179(2005),5836,179)。使用硼氢共注入可以在300℃以下实现SOI制备(Xiaobo Ma,Weili Liu,Chao Chen,et al,Semiconductor Science and Technology,21(2006),959),这些研究工作为低温锗薄膜转移提供了技术基础。
本发明中提出的混合图形化单晶硅的绝缘层上锗结构材料,具体制备方法为:1、在单晶锗材料,或者表面淀积有薄二氧化硅的单晶锗材料中注入硼离子和氢离子,在半导体层内形成硼氢共注层,硼离子剂量为1×1015cm-2~1×1016cm-2,氢离子剂量为(1~9)×1016cm-2,选择注入能量使得硼引入缺陷浓度峰值在氢浓度峰值之上约10~20nm,这样可以发挥硼的吸附作用,使得注氢缺陷层在更低温度下产生气泡层并剥离。2、将硼离子、氢离子共注入过的上述半导体材料与表面生长有二氧化硅、氮化硅、氮化铝或氧化铝薄膜的硅片,清洗去除表面粘污,通过等离子体活化后,在室温下进行面对面键合。等离子体活化离子为氮离子、氧离子、氦离子或氢离子中的任一种,或由它们组成的混合离子。建议活化离子为氧离子或者氮离子,活化气压为0.2~0.8mbar,功率为50~100W,时间20~40s。3、键合后的圆片在高纯氮气保护下进行热处理,温度为100~300℃,加热时间为1-3小时,使锗材料从硼氢注入层形成的缺陷层处产生大量气泡,实现顶层单晶锗材料的剥离,从而可以从缺陷层裂开,实现单晶锗半导体薄膜层转移到绝缘基片上,锗薄膜厚度由氢离子注入能量决定;典型值为0.2-1.5μm;高纯氮为氮的质量百分数大于99.99%的氮气4、用化学机械抛光方法将获得的绝缘层上锗材料(GeOI)表面抛光,去除表面杂质,改善表面锗晶体质量。5、利用绘制好的掩模板进行光刻,在需要制备体硅器件的区域刻蚀去除顶层锗、埋层并露出底部衬底硅,利用超高真空化学气相淀积(UHVCVD)外延单晶硅,外延单晶的晶向由底部衬底晶向决定。可以根据需要获得不同结构的单晶硅,外延真空度为10-9mbar,外延速率及外延层厚度可以根据顶层锗和埋层的厚度决定的;6、利用化学机械抛光去除顶层锗上的多余的外延硅(详见附图和实施例)。
值得一提的是利用掩膜对绝缘层上锗结构进行图形化刻蚀时,在刻蚀前可以淀积一层二氧化硅或氮化硅,作为后续刻蚀和外延中顶层锗的保护层。剥离后的键合片具有高的结合能无需其它高温退火来增强键合强度。
综上所述,本发明由等离子体低温键合和低温剥离的工艺,将单晶锗薄膜转移到绝缘层上,并在此绝缘层上锗结构选择性刻蚀,外延单晶硅,最终可以得到一种混合图形化单晶硅的绝缘层上锗结构。本发明提出的这种结构材料,其中单晶锗部分可以用于PMOS器件制备,也可以应用于III-V族化合物半导体如砷化镓(GaAs)的外延与集成(因为锗材料与GaAs具有非常接近 的晶格常数),而砷化镓(GaAs)又是半导体激光器最常用的衬底材料;另外,单晶硅部分可以应用常规的CMOS工艺制备NMOS器件,或者用于制备MEMS器件。因此,绝缘体上锗与硅二者的结合,可以让芯片上高速MOS电路驱动集成的光电器件,光电探测器或者MEMS器件。在高速高性能CMOS器件、光电集成电路、高速光探测器方面有重要的应用前景。
附图说明
图1是以二氧化硅为绝缘埋层的混合图形化单晶硅的GeOI材料流程图。
(a)是使用一次光刻制备的混合图形化单晶硅的GeOI结构;
(b)是使用两次光刻制备的混合图形化单晶硅的GeOI结构,其中单晶硅材料部分处于绝缘层上;
其中,10是硼离子氢离子共注入锗片后引起的缺陷层
20是硅片上的二氧化硅薄膜,将作为绝缘埋层
11是顶层锗薄膜,是10层经过热处理后剥离得到
21是外延单晶硅
图2是采用硼离子氢离子共注入锗片后退火引起的缺陷层扫描电镜图。
具体实施方式
以下实施例将有助于理解本发明,但并不限制本发明的内容。
实施例1:低温GeOI结构薄膜的制备方法。
步骤如图1所示:
1.硼离子,氢离子注入:首先在锗片上先注入剂量为5×1015cm-2的硼离子,再注入5×1016cm-2氢离子1,10是硼离子氢离子共注入锗片后引起的缺陷层。
2.等离子体键合:对覆盖有二氧化硅薄膜2的硅片和注入过硼氢离子的锗片进行化学清洗,去除表面粘污,甩干后进行表面低温氮等离子体活化。氮等离子体活化条件是:气压0.4毫巴,等离子体功率为100W,高纯氮气流量为80sccm。活化后进行去离子水冲洗6秒,兆声水清洗6秒后甩干,再将两片在室温下面对面键合,在背面中心处施加压力15N,时间10秒。
3.低温退火剥离:将键合片先在高纯氮气气氛下,100℃退火1小时,匀速缓慢升温至200度后保持1~2小时,再300℃下退火5~15分钟,键合片在注氢缺陷层处剥离。
4.化学机械抛光:用化学机械抛光技术将剥离后粗糙的表面抛平。
实施例2:混合图形化单晶硅的GeOI结构制备方法。
1.将实施例1获得的绝缘层上锗(GeOI)薄膜按照需求进行图形化光刻,使用同一窗口掩模刻蚀顶层锗与下面氧化层。利用反应离子刻蚀或湿法刻蚀,去除顶层锗与其下的二氧化硅绝缘埋层,露出图形化底部衬底(100)硅。
2.利用超高真空化学气相淀积(UHVCVD)在刻蚀出的窗口进行单晶硅外延,得到含有图形化硅的GeOI结构,其中单晶硅为(100)晶向。
3.使用CMP将顶层锗上多余的外延硅与二氧化硅保护层去除,表面抛平,最终得到如图1(a)所示。
实施例3:不同绝缘埋层的GeOI结构及不同晶向、图形化绝缘层上硅的制备。
1.实施例1中,可以选择淀积不同绝缘埋层的衬底硅片,如氮化硅、氮化铝,氧化铝或类金刚石的一种,或是由它们组成的复合结构以提高埋层导热性能。衬底硅片晶向决定外延硅晶向,可以为(110)或(100)。图形化硅上若制备电子型工作器件可以选择(100)衬底,空穴型工作器件可以选择(110)衬底。
2.类似实施例2方法,将实施例1获得的绝缘层上锗(GeOI)薄膜按照需求进行图形化光刻,将外延单晶硅的窗口分两次刻蚀,最终可以得到如图1(b)所示结构。利用这种结构,我们获得的外延单晶硅是部分处于绝缘层上的,我们可以把MOS器件的源漏制造在埋层上的单晶硅上,沟道处于没有埋层的外延硅上,这样可以有效的解决SOI衬底的浮体效应,提高器件工作稳定性。