CN102593005A - 绝缘体上锗硅混合型衬底的制备方法 - Google Patents
绝缘体上锗硅混合型衬底的制备方法 Download PDFInfo
- Publication number
- CN102593005A CN102593005A CN2012100672461A CN201210067246A CN102593005A CN 102593005 A CN102593005 A CN 102593005A CN 2012100672461 A CN2012100672461 A CN 2012100672461A CN 201210067246 A CN201210067246 A CN 201210067246A CN 102593005 A CN102593005 A CN 102593005A
- Authority
- CN
- China
- Prior art keywords
- germanium
- preparation
- mixed type
- type substrate
- silicon mixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种绝缘体上锗硅混合型衬底的制备方法,包括:在GeOI材料的Ge面涂上光刻胶,并进行光刻;光刻之后进行坚膜,然后刻蚀掉部分Ge及对应的绝缘层;去除光刻胶,然后外延生长一层Si膜;去除Ge表面生长的Si膜;后续处理,得到绝缘体上锗硅混合型衬底。利用本发明,能够制备出高质量的锗硅混合型衬底,利于发挥出Ge基pMOS和{001}Si基nMOS各自载流子迁移率高、晶体管性能好的优势;同时利于新型材料结构集成,利于新型器件电路集成。
Description
技术领域
本发明涉及新型半导体材料器件技术领域,具体涉及一种绝缘体上锗硅(Ge/Si)混合型衬底的制备方法。
背景技术
当今半导体技术迅猛发展,器件尺寸越来越小,电路的集成的越来越高,Si(硅)基的MOS器件由于受到自身材料性能的约束,在当下的微电子技术发展中已经显现出了很大的局限性,随着集成电路特征尺寸逐步缩小至45nm,甚至22nm,体硅MOS器件在器件理论、器件结构以及制作工艺等各个方面出现了一系列的新问题,使得其功耗、可靠性以及性价比等受到极大影响。
锗(Ge)与Si同族,也是良好的半导体材料,更早而被学者发现,世界上最早的晶体管就是基于Ge材料。由于Ge氧化物极不稳定无法形成良好的MOS界面,因此无法和Si/SiO2天然良好界面进行竞争。目前随着半导体工艺技术、材料技术、器件结构技术和高K技术的迅速发展以及寻求新型材料的迫切需求,Ge材料由于其高载流子迁移率(常温下,电子迁移率2倍于Si,空穴迁移率4倍于Si)再次引起学术界和产业界的极大兴趣,被认作延续摩尔定律和制备下一代集成电路的优良材料结构,具有良好的前景。
目前文献报道的Ge基pMOSFETs(Metal Oxide Semiconductor FieldElectron Transistors)相对于Si基pMOSTFTs在性能上有巨大的提升,虽然Ge基的nMOSFETs技术还不够成熟,因此Ge基CMOS技术还能够产生实质应用,成为主流技术。利用Ge基pMOSFETs和Si基nMOSFET集成技术能够很好的体现Ge的材料性能。采用绝缘体上Ge/Si混合型衬底材料,能够有效的抑制各种负面效应等,同时能够还能有效避免由于Ge禁带宽度小带来的大的漏电。
发明内容
(一)要解决的技术问题
本发明的目的在于提供一种绝缘体上锗硅混合型衬底的制备方法,以解决目前Si材料载流子迁移率不足以及Ge基nMos技术不成熟的问题,同时兼容成熟的SiCMOS技术,提高器件和电路的性能。
(二)技术方案
为达到上述目的,本发明提供了一种绝缘体上锗硅混合型衬底的制备方法,包括:步骤1:在GeOI材料的Ge面涂上光刻胶,并进行光刻;步骤2:光刻之后进行坚膜,然后刻蚀掉部分Ge及对应的绝缘层;步骤3:去除光刻胶,然后外延生长一层Si膜;步骤4:去除Ge表面生长的Si膜;步骤5:后续处理,得到绝缘体上锗硅混合型衬底。
上述方案中,步骤1中所述GeOI材料,衬底采用晶向为{001}的Si衬底,中间绝缘层采用厚度为3nm-50nm的SiO2,上层采用厚度为30nm-500nm的Ge层。所述在GeOI材料的Ge面涂的光刻胶为正胶,厚度为0.8μm-3μm。
上述方案中,步骤2中所述坚膜,温度为80℃-150℃,时间为30秒-5分钟。所述刻蚀采用的方法为ICP或RIE刻蚀。所述刻蚀采用的方法为ICP或RIE刻蚀时,刻蚀Ge氛围为BCl3、C2F6+NF3或SF6+O2,刻蚀SiO氛围为C2H4+CHF3。
上述方案中,步骤3中所述去除光刻胶,采用丙酮超声浸泡的方法,时间为3分钟-10分钟。所述生长Si膜的厚度与Ge层表面齐平,该Si膜的厚度等于Ge层厚度加SiO2厚度,范围为33nm-555nm。
上述方案中,步骤4中所述去除Ge表面的Si膜采用的方法为研磨抛光或干法刻蚀。
上述方案中,步骤5中所述后续处理包括温度处理和化学机械抛光处理。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明提供绝缘体上锗硅混合型衬底的制备方法,利于发挥出Ge基pMOS和{001}Si基nMOS各自载流子迁移率高,性能上的优势。
2、本发明提供绝缘体上锗硅混合型衬底的制备方法,形成锗硅混合衬底,利于新型材料结构集成。
3、本发明提供绝缘体上锗硅混合型衬底的制备方法,工艺简单,与传统CMOS硅工艺向兼容。
附图说明
图1为本发明绝缘体上锗硅混合衬底制备方法流程图;
图2为本发明绝缘体上锗硅混合衬底的结构示意图;
图3(a)至图3(f)为本发明绝缘体上锗硅混合衬底的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
图1为本发明绝缘体上锗硅混合衬底制备方法流程图,该方法包括以下步骤:
步骤1:在GeOI(Gemanium-on-Insulator)材料的Ge面涂上光刻胶,对进行光刻;
步骤2:光刻之后进行坚膜,然后刻蚀掉部分Ge及对应的绝缘层;
步骤3:去除光刻胶,然后外延生长一层Si膜;
步骤4:去除Ge表面生长的Si膜,
步骤5:后续处理,得到绝缘体上锗硅混合型衬底。
图2示出了依照本发明方法制备的绝缘体上锗硅混合衬底的结构示意图,其中包括半导体Ge层1,绝缘层SiO2层2,以及半导体Si层3。
图3为本发明制作绝缘体上锗硅混合衬底的各步骤工艺流程图,该方法包括以下步骤:
步骤10:在图3(a)所示的GeOI结构上涂上光刻胶4,如图3(b)所示,并光刻出如图3(c)所示图形。在本步骤中,如图3(a)和图3(b)所示,采用的GeOI结构低层3为Si,中间绝缘层2为SiO2,厚度一般为3nm-50nm,本实施例为30nm;上层1为Ge层,厚度为30nm-500nm,本实施例为200nm;光刻胶4为正胶,厚度为0.8μm-3μm,本实施例为2μm。
步骤20:对剩余光刻胶进行坚膜处理,然后将暴露的Ge层及下面的中间绝缘层刻蚀掉,如图3(d)所示。在本步骤中,采用加温的方法进行坚膜,温度一般为80℃-150℃,本实施例为100℃;时间为30秒-5分钟,本实施例为3分钟。在将暴露的Ge层及下面的中间绝缘层刻蚀掉时可以采用ICP-RIE刻蚀的方法在BCl3或C2F6+NF3或SF6+O2氛围刻中蚀掉Ge层,本实施例采用的是C2F6+NF3;刻蚀时间为1分钟-10分钟,优选为5分钟;接着在CHF3+C2H4气氛中刻蚀SiO2,刻蚀时间约为10秒-1分钟,优选为30秒。
步骤30:去除光刻胶,外延一层Si,如图3(e)所示。去除光刻胶采用丙酮超声浸泡的方法,浸泡时间为3分钟-10分钟,优选为5分钟。用外延生长Si层厚度直至与未曾刻蚀掉的Ge层齐平,优选为230nm。
步骤40:去除Ge层上的Si层,如图3(f)所示。采用干法刻蚀、机械研磨的方法去除Si层,本实施例为化学机械抛光。
步骤50:继续化学机械抛光(CMP)及相关后续处理,如温度处理,得到绝缘体上锗硅混合型衬底。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种绝缘体上锗硅混合型衬底的制备方法,其特征在于,包括:
步骤1:在GeOI材料的Ge面涂上光刻胶,并进行光刻;
步骤2:光刻之后进行坚膜,然后刻蚀掉部分Ge及对应的绝缘层;
步骤3:去除光刻胶,然后外延生长一层Si膜;
步骤4:去除Ge表面生长的Si膜;
步骤5:后续处理,得到绝缘体上锗硅混合型衬底。
2.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤1中所述GeOI材料,衬底采用晶向为{001}的Si衬底,中间绝缘层采用厚度为3nm-50nm的SiO2,上层采用厚度为30nm-500nm的Ge层。
3.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤1中所述在GeOI材料的Ge面涂的光刻胶为正胶,厚度为0.8μm-3μm。
4.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤2中所述坚膜,温度为80℃-150℃,时间为30秒-5分钟。
5.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤2中所述刻蚀采用的方法为ICP或RIE刻蚀。
6.根据权利要求5所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,所述刻蚀采用的方法为ICP或RIE刻蚀时,刻蚀Ge氛围为BCl3、C2F6+NF3或SF6+O2,刻蚀SiO氛围为C2H4+CHF3。
7.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤3中所述去除光刻胶,采用丙酮超声浸泡的方法,时间为3分钟-10分钟。
8.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤3中所述生长Si膜的厚度与Ge层表面齐平,该Si膜的厚度等于Ge层厚度加SiO2厚度,范围为33nm-555nm。
9.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤4中所述去除Ge表面的Si膜采用的方法为研磨抛光或干法刻蚀。
10.根据权利要求1所述的绝缘体上锗硅混合型衬底的制备方法,其特征在于,步骤5中所述后续处理包括温度处理和化学机械抛光处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100672461A CN102593005A (zh) | 2012-03-14 | 2012-03-14 | 绝缘体上锗硅混合型衬底的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100672461A CN102593005A (zh) | 2012-03-14 | 2012-03-14 | 绝缘体上锗硅混合型衬底的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102593005A true CN102593005A (zh) | 2012-07-18 |
Family
ID=46481477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100672461A Pending CN102593005A (zh) | 2012-03-14 | 2012-03-14 | 绝缘体上锗硅混合型衬底的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102593005A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465369A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 锗的刻蚀方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1848431A (zh) * | 2005-02-01 | 2006-10-18 | 国际商业机器公司 | 半导体器件以及制造半导体器件的方法 |
US20080153267A1 (en) * | 2006-12-21 | 2008-06-26 | Commissariat A L'energie Atomique | Method for manufacturing a soi substrate associating silicon based areas and gaas based areas |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
CN102064097A (zh) * | 2009-11-17 | 2011-05-18 | 中国科学院上海微系统与信息技术研究所 | 一种混晶材料的制备方法及用该材料制备的半导体器件 |
-
2012
- 2012-03-14 CN CN2012100672461A patent/CN102593005A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1848431A (zh) * | 2005-02-01 | 2006-10-18 | 国际商业机器公司 | 半导体器件以及制造半导体器件的方法 |
US20080153267A1 (en) * | 2006-12-21 | 2008-06-26 | Commissariat A L'energie Atomique | Method for manufacturing a soi substrate associating silicon based areas and gaas based areas |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
CN102064097A (zh) * | 2009-11-17 | 2011-05-18 | 中国科学院上海微系统与信息技术研究所 | 一种混晶材料的制备方法及用该材料制备的半导体器件 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465369A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 锗的刻蚀方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9761493B2 (en) | Thin epitaxial silicon carbide wafer fabrication | |
US11764054B2 (en) | Methods of forming SOI substrates | |
EP1950800A3 (en) | III-V compound semiconductor substrate manufacturing method | |
JP2006173568A (ja) | Soi基板の製造方法 | |
TW200737349A (en) | Methods for forming thin oxide layers on semiconductor wafers | |
JP2017520936A (ja) | ゲルマニウム・オン・インシュレータ基板の製造方法 | |
CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
CN101609800B (zh) | 一种制备混合晶向半导体衬底的方法 | |
KR20170046070A (ko) | Soi 구조물 및 제작 방법 | |
CN102148183A (zh) | 具有阶梯型氧化埋层的soi的形成方法 | |
CN102593005A (zh) | 绝缘体上锗硅混合型衬底的制备方法 | |
JP6111678B2 (ja) | GeOIウェーハの製造方法 | |
TW200620452A (en) | Method of preparing the surface of a Si substrate or layer or source and drain recess of semiconductor elements for depositing an epitaxial layer of sige | |
CN102437129B (zh) | 一种局部化soi和goi器件结构及其工艺集成方法 | |
CN103021812B (zh) | 一种ⅲ-ⅴoi结构的制备方法 | |
CN108447819A (zh) | 一种无界面气泡绝缘层上锗键合方法 | |
CN103065963A (zh) | 鳍式晶体管及其形成方法 | |
CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
CN104253015B (zh) | 降低二维晶体材料接触电阻的方法 | |
CN102157373A (zh) | 平坦化半导体结构的方法 | |
CN104409419A (zh) | 一种空气侧墙的制作方法 | |
KR100722523B1 (ko) | 웨이퍼 표면 식각 방법 | |
CN103137546B (zh) | 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法 | |
TWI248164B (en) | Manufacturing process of shallow trench isolation structure featuring improved leakage current and breakdown | |
CN103646853A (zh) | 一种绝缘体上含锗薄膜结构的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120718 |