CN102437129B - 一种局部化soi和goi器件结构及其工艺集成方法 - Google Patents

一种局部化soi和goi器件结构及其工艺集成方法 Download PDF

Info

Publication number
CN102437129B
CN102437129B CN201110250283.1A CN201110250283A CN102437129B CN 102437129 B CN102437129 B CN 102437129B CN 201110250283 A CN201110250283 A CN 201110250283A CN 102437129 B CN102437129 B CN 102437129B
Authority
CN
China
Prior art keywords
layer
soi
goi
silicon
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110250283.1A
Other languages
English (en)
Other versions
CN102437129A (zh
Inventor
黄晓橹
俞柳江
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110250283.1A priority Critical patent/CN102437129B/zh
Publication of CN102437129A publication Critical patent/CN102437129A/zh
Application granted granted Critical
Publication of CN102437129B publication Critical patent/CN102437129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)

Abstract

本发明提供一种SOI和GOI器件局部化制备工艺集成方法，包括以下步骤：在SOI晶片上依次淀积硬掩膜层和光刻胶层并图像化形成开口，刻蚀开口中暴露的硬掩膜层，形成GOI区域窗口；刻蚀硬掩膜层窗口中暴露出的SOI晶片的顶层硅，至不露出SOI晶片的埋氧层为止，使得窗口内有薄层硅片覆盖在窗口下方的埋氧层；在窗口内薄层硅片上进行SiGe选择性外延生长，使得外延窗口内生长满Si1-xGex层，其中Si1-xGex中x大于0小于1的数值；去除覆盖在SOI晶片上的硬掩膜层；进行晶片表面全局化干氧氧化处理；当Si1-xGex层中锗含量达到定值后，停止干氧氧化并去除二氧化硅；在形成的锗层和SOI晶片的顶部硅层的表面沉积一薄层硅外延层；对形成的具有GOI的SOI晶片进行浅槽隔离、SOI器件和GOI器件制备。

Description

一种局部化SOI和GOI器件结构及其工艺集成方法
技术领域
本发明涉及一种集成电路工艺集成方法，尤其涉及一种局部化SOI和GOI器件结构及其工艺集成方法。
背景技术
集成电路发展到目前极大规模的纳米技术时代，要进一步提高芯片的集成度和运行速度，而现有的常规硅材料和工艺正接近它们的物理极限，在进一步减小集成电路的特征尺寸方面遇到了严峻的挑战，必须在材料和工艺上有新的重大突破。目前，在材料方面重点开发绝缘体上硅、应变硅、锗硅、金属栅、低k及高k介质材料等。业界公认，SOI技术已成为纳米技术时代取代现有单晶硅材料的解决方案之一，是维持摩尔定律走势的利器。
SOI（Silicon On Insulator，绝缘衬底上硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层（Box）。通过在绝缘体上形成半导体薄膜使得SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应。
由于锗和硅同处于同一周期族内，两者有共同相同性质，开始有将锗代替硅来制作绝缘体上硅，就形成GOI（Germanium On Insulator，绝缘体上锗）。GOI是在高K介质淀积技术上发展起来的，同样也被看做延续摩尔定律发展的新材料。
目前，业界在SOI和GOI的器件研究主要是分别在SOI晶片和GOI晶片上的器件制备，而针对SOI和GOI的器件工艺集成研究不多。基于SOI和基于GOI的器件各有优势，基于两者的器件工艺集成很有研究的意义。一般将NMOS制备于SOI上，PMOS制备于GOI上。
Tsutomu Tezuka等人在2005年出版 Symposium on VLSI会议上发表《A New Strained-SOI/GOI Dual CMOS Technology Based on Local Condensation Technique》的论文中提出一种以SOI为衬底，针对SOI器件和GOI器件的工艺集成方法，其中GOI的形成使用了局部锗氧化浓缩技术。
但该工艺集成方法只是针对GOI器件的沟道区域使用局部氧化浓缩技术形成锗层，工艺过于复杂，需要两次光刻和刻蚀形成硬掩膜，进行两次局部氧化浓缩工艺，并且存在光刻对准误差的问题。
发明内容
本发明针对在集成SOI器件和GOI器件工艺中出现的问题，提出一种利用锗氧化浓缩技术基于全局化SOI衬底晶片进行局部化SOI器件和GOI器件工艺集成方法，可以减少光刻、刻蚀及局部氧化浓缩工艺的次数，提高光刻对准率。
为了实现上述目的提供一种SOI和GOI器件局部化制备工艺集成方法，其特征在于，包括以下顺序步骤：
步骤1：在SOI晶片上依次淀积硬掩膜层和光刻胶层，对光刻胶层进行图像化处理并形成开口，对开口中暴露的硬掩膜层进行刻蚀，形成GOI区域窗口；
步骤2：对硬掩膜层窗口中暴露出的SOI晶片的顶层硅进行刻蚀，刻蚀至不露出SOI晶片的埋氧层为止，使得窗口内有一薄层硅片覆盖在窗口下方的埋氧层；
步骤3：在窗口内的薄层硅片上进行SiGe选择性外延生长，使得外延窗口内生长满Si1-xGex层，其中所述Si1-xGex中x大于0小于1的数值；
步骤4：刻蚀去除覆盖在SOI晶片上的硬掩膜层；
步骤5：进行晶片表面全局化干氧氧化处理；当Si1-xGex层中锗含量达到定值后，停止干氧氧化并去除SOI晶片表面的二氧化硅；
步骤6：在形成的锗层和SOI晶片的顶部硅层的表面沉积一薄层硅外延层；
步骤7：对上述形成的具有GOI的SOI晶片进行浅槽隔离、SOI器件和GOI器件制备。
在上述提供集成方法中，其中所述步骤3中，Si1-xGex层生长完成后去除硬掩膜层上面多余的Si1-xGex，并将Si1-xGex回刻到硬掩膜层下Si界面位置。
在上述提供集成方法中，其中所述步骤3中的回刻为干法刻蚀或者湿法刻蚀。
在上述提供集成方法中，其中所述步骤4中的刻蚀为湿法刻蚀。
在上述提供集成方法中，其中所述硬掩膜层为氮化硅。
在上述提供集成方法中，其中所述SOI器件和GOI器件的栅极介质层是SiO2、SiON、高k介质中的一种。
在上述提供集成方法中，其中所述SOI器件和GOI器件的栅极是多晶硅、由金属层和多晶硅形成的叠层、金属层中的一种。
在上述提供集成方法中，其中所述SOI器件和GOI器件的栅极形成方式是Gate-first或是Gate-last。
在上述提供集成方法中，其中所述步骤5中除SOI晶片表面的二氧化硅采用湿法刻蚀。
本发明提供的一种SOI和GOI器件局部化制备工艺集成方法，将SOI器件和GOI器件局部集成化，减少现有集成工艺中出现需要多次光刻、刻蚀以及局部氧化浓缩的步骤，解决了光刻对准存在误差问题，简化SOI和GOI器件的局部化制备工艺。
附图说明
图1是SOI晶片结构图。
图2是本发明实施例中形成GOI区域窗口后的结构示意图。
图3是本发明实施例中完成对SOI晶体顶层硅刻蚀后的结构示意图。
图4是本发明实施例中完成SiGe选择性外延生长后或者SiGe回刻后的结构示意图。
图5是本发明实施例中除去硬掩膜层后的结构示意图。
图6是本发明实施例中进行干氧氧化后的结构示意图。
图7是本发明实施例中除去二氧化硅层后的结构示意图。
图8是本发明实施例中在锗层和SOI晶片的顶部硅层覆盖硅外延薄层后的结构示意图。
图9是本发明实施例中SOI器件和GOI器件集成化形成结构的示意图。
具体实施方式
本发明提供一种基于全局化SOI衬底晶片，利用锗氧化浓缩技术进行局部化SOI器件和GOI器件工艺集成方法。对SOI晶片进行硬掩膜层（一般选用氮化硅）淀积、光刻、刻蚀等工艺，形成GOI区域窗口的硬掩膜。在GOI区域窗口中暴露的SOI晶片顶层硅进行刻蚀，刻蚀到在窗口下方的埋氧层上仅覆盖有一薄层硅层为止，该窗口作为后续SiGe外延的籽晶。在之前形成窗口中进行SiGe选择性外延生长（Selective Epitaxial Growth，SEG），使得外延窗口内生长满Si1-xGex，Si1-xGex中x大于0小于1的数值。通过刻蚀，将SOI晶片和锗层上覆盖的硬掩膜层去除。进行全局化晶片表面干氧氧化。将Si1-xGex层中的Si进行氧化浓缩，同样对于SOI晶片其他硅区域也进行干氧氧化。待Si1-xGex层中锗的含量接近或达到100%，停止干氧氧化，即形成了GOI材料。锗的含量也可根据实际生产要求来确定。由于顶部硅层与Si1-xGex层表面同时在进行干氧氧化处理，去除表面二氧化硅后的顶部硅层与锗层表面处于同一平面。鉴于锗氧化层性质的不稳定，需要在表面上外延一薄层硅外延层（Si Epi Liner）。在之前形成的具有SOI和GOI复合结构的晶片上制备浅槽隔离，其中Si和Ge交接处必须制备浅槽隔离，以消除截面对器件的影响。之后对晶片分别进行SOI器件和GOI器件的制备。
锗的电子和空穴迁移率都比硅快的多，分别为是硅的2.9倍和3.8倍，而且由于锗具有良好的固溶性，通过常规的离子注入和高温退火，很容易形成结，常用的金属材料与锗可以生成金属锗化物作金属接触。在高k介质淀积技术的发展结合绝缘体上锗衬底工艺，使得锗材料在半导体工业中展现出了新的活力。基于GOI 材料的CMOS 工艺能和硅CMOS 工艺兼容，锗较低的禁带宽度有利于进一步降低电压和功耗，GOI 材料被认为是可以在22nm 及以下特征尺寸上延续摩尔定律的很好的材料。
锗氧化浓缩技术是制备SGOI（SiGe On Insulator）和GOI的主要方法之一，这种方法首先在SOI片上外延低锗含量的Si1-xGex层，然后通过高温干氧氧化提高Si1-xGex层中锗的含量，直到锗含量接近或达到100%形成GOI材料。
下面对本发明做进行详细描述，以使更好的理解本发明创造，但下述描述并不限制本发明的范围。
如图1所示，SOI晶片由其底层的P型硅衬底（P-Sub）、其中间层埋氧层（Box）及顶层硅所组成。在SOI晶片上依次淀积氮化硅硬掩膜层（Hard Mask，HM）和光刻胶层，对光刻胶层进行图像化处理并形成开口，对开口中暴露的氮化硅硬掩膜层进行刻蚀，图2是形成GOI区域窗口的氮化硅硬掩膜后的结构图。
如图3所示，对硬掩膜层窗口中暴露出的SOI晶片的顶层硅刻蚀，刻蚀至不露出SOI晶片的埋氧层为止，使得窗口内有一薄层硅片覆盖在窗口下方的埋氧层。
如图4所示，在窗口内的薄层硅片上进行SiGe选择性外延生长，使得外延窗口内生长满Si1-xGex层，或者在Si1-xGex生长后进行化学机械研磨去除硬掩膜层上面多余的Si1-xGex，然后将Si1-xGex回刻（etch back）到硬掩膜层下Si界面位置。采用湿法刻蚀去除覆盖在SOI晶片上的硬掩膜层，刻蚀后的结构图如图5所示。
如图6所示，，进行全局化晶片表面干氧氧化处理。当Si1-xGex层中锗含量接近或达到100%时，停止干氧氧化并采用湿法刻蚀去除SOI晶片表面的二氧化硅。去除后的结构图如图7所示。如图8所示，在形成的锗层和SOI晶片的顶部硅层的表面沉积一薄层硅外延层，用于保护锗层。对形成的具有SOI和GOI的晶片进行浅槽隔离、SOI器件和GOI器件制备等后续处理，即制成的局部化SOI器件和GOI器件。在后续处理中，SOI器件和GOI器件的栅极介质层是SiO2、SiON、高k介质中的一种，栅极是多晶硅、由金属层和多晶硅形成的叠层、金属层中的一种，栅极形成方式是Gate-first或是Gate-last。图9为形成的一种局部化SOI器件和GOI器件结构的示意图。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (10)

1.一种SOI和GOI器件局部化制备工艺集成方法，其特征在于，包括以下顺序步骤：
步骤1：在SOI晶片上依次淀积硬掩膜层和光刻胶层，对光刻胶层进行图像化处理并形成开口，对开口中暴露的硬掩膜层进行刻蚀，形成GOI区域窗口；
步骤2：对硬掩膜层窗口中暴露出的SOI晶片的顶层硅进行刻蚀，刻蚀至不露出SOI晶片的埋氧层为止，使得窗口内有一薄层硅片覆盖在窗口下方的埋氧层；
步骤3：在窗口内的薄层硅片上进行SiGe选择性外延生长，使得外延窗口内生长满Si1-xGex层，其中所述Si1-xGex中x为大于0小于1的数值；
步骤4：刻蚀去除覆盖在SOI晶片上的硬掩膜层；
步骤5：进行晶片表面全局化干氧氧化处理；当Si1-xGex层中锗含量达到定值后，停止干氧氧化并去除SOI晶片表面的二氧化硅；
步骤6：在形成的锗层和SOI晶片的顶部硅层的表面沉积一薄层硅外延层；
步骤7：对上述形成的具有GOI的SOI晶片进行浅槽隔离、SOI器件和GOI器件制备。
2.根据权利要求1所述的集成方法，其特征在于，所述步骤3中，Si1-xGex层生长完成后去除硬掩膜层上面多余的Si1-xGex，并将Si1-xGex回刻到硬掩膜层下Si界面位置。
3.根据权利要求2所述的集成方法，其特征在于，所述步骤3中的回刻为干法刻蚀或者湿法刻蚀。
4.根据权利要求1所述的集成方法，其特征在于，所述步骤4中的刻蚀为湿法刻蚀。
5.根据权利要求1所述的集成方法，其特征在于，所述硬掩膜层为氮化硅。
6.根据权利要求1所述的集成方法，其特征在于，SOI器件和GOI器件的栅极介质层是SiO2、SiON中的一种。
7.根据权利要求1所述的集成方法，其特征在于，SOI器件和GOI器件的栅极介质层为高k介质。
8.根据权利要求1所述的集成方法，其特征在于，SOI器件和GOI器件的栅极是多晶硅、由金属层和多晶硅形成的叠层、金属层中的一种。
9.根据权利要求1所述的集成方法，其特征在于，SOI器件和GOI器件的栅极形成方式是Gate-first或是Gate-last。
10.根据权利要求1所述的集成方法，其特征在于，所述步骤5中去除SOI晶片表面的二氧化硅采用湿法刻蚀。
CN201110250283.1A 2011-08-29 2011-08-29 一种局部化soi和goi器件结构及其工艺集成方法 Active CN102437129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110250283.1A CN102437129B (zh) 2011-08-29 2011-08-29 一种局部化soi和goi器件结构及其工艺集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110250283.1A CN102437129B (zh) 2011-08-29 2011-08-29 一种局部化soi和goi器件结构及其工艺集成方法

Publications (2)

Publication Number Publication Date
CN102437129A CN102437129A (zh) 2012-05-02
CN102437129B true CN102437129B (zh) 2014-09-03

Family

ID=45985117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110250283.1A Active CN102437129B (zh) 2011-08-29 2011-08-29 一种局部化soi和goi器件结构及其工艺集成方法

Country Status (1)

Country Link
CN (1) CN102437129B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367450B (zh) * 2013-05-09 2016-02-17 北京大学 一种抗辐射加固的soi器件及其制备方法
US10690853B2 (en) 2018-06-25 2020-06-23 International Business Machines Corporation Optoelectronics integration using semiconductor on insulator substrate
CN112736025B (zh) * 2020-12-25 2024-04-30 上海华力集成电路制造有限公司 Soi hyb边缘硅外延制造方法和终端设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098234A1 (en) * 2003-11-04 2005-05-12 Shu Nakaharai Element fabrication substrate
US20060281234A1 (en) * 2005-06-13 2006-12-14 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN101027755A (zh) * 2004-09-24 2007-08-29 信越半导体股份有限公司 半导体晶片的制造方法
US20090236595A1 (en) * 2006-10-18 2009-09-24 Translucent Photonics, Inc. Semiconductor Structures with Rare-earths

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098234A1 (en) * 2003-11-04 2005-05-12 Shu Nakaharai Element fabrication substrate
CN101027755A (zh) * 2004-09-24 2007-08-29 信越半导体股份有限公司 半导体晶片的制造方法
US20060281234A1 (en) * 2005-06-13 2006-12-14 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20090236595A1 (en) * 2006-10-18 2009-09-24 Translucent Photonics, Inc. Semiconductor Structures with Rare-earths

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A New Strained-SOI/GOI Dual CMOS Technology Based on Local Condensation Technique;Tsutomu Tezuka. etc.;《Symposium on VLSI Technology Digest of Technical Papers》;20051231;80-81 *
Tsutomu Tezuka. etc..A New Strained-SOI/GOI Dual CMOS Technology Based on Local Condensation Technique.《Symposium on VLSI Technology Digest of Technical Papers》.2005,

Also Published As

Publication number Publication date
CN102437129A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
US8587063B2 (en) Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US7282402B2 (en) Method of making a dual strained channel semiconductor device
US8124470B1 (en) Strained thin body semiconductor-on-insulator substrate and device
US9142673B2 (en) Devices and methods of forming bulk FinFETS with lateral seg for source and drain on dielectrics
CN102820253B (zh) 一种基于soi衬底的高迁移率双沟道材料的制备方法
US8501577B2 (en) Preparation method for full-isolated SOI with hybrid crystal orientations
JP2005045258A (ja) Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造
JP2011035391A (ja) 高移動度マルチゲートトランジスタのフィン構造
CN104241134A (zh) 具有替代鳍的非平面晶体管及其制造方法
CN103021848B (zh) 一种锗硅异质结隧穿场效应晶体管及其制备方法
US9536795B2 (en) Multiple threshold voltage trigate devices using 3D condensation
CN102437129B (zh) 一种局部化soi和goi器件结构及其工艺集成方法
US9865511B2 (en) Formation of strained fins in a finFET device
US8030148B2 (en) Structured strained substrate for forming strained transistors with reduced thickness of active layer
CN103367394B (zh) 半导体器件及其制造方法
CN102148183B (zh) 具有阶梯型氧化埋层的soi的形成方法
US8329531B2 (en) Strain memorization in strained SOI substrates of semiconductor devices
CN105304490A (zh) 半导体结构的制作方法
CN104347410B (zh) 鳍式场效应晶体管及其形成方法
CN102790005B (zh) 一种选择性刻蚀制备全隔离混合晶向soi的方法
CN102832250B (zh) 一种分割环栅的抗辐照n型mosfet
CN103646910A (zh) 一种sgoi结构的制备方法
CN103996625B (zh) 鳍结构的形成方法
CN107910264B (zh) 一种全耗尽soi结构的制作方法
CN107887276B (zh) 一种全耗尽soi结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant