JP2005045258A - Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造 - Google Patents

Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造 Download PDF

Info

Publication number
JP2005045258A
JP2005045258A JP2004213674A JP2004213674A JP2005045258A JP 2005045258 A JP2005045258 A JP 2005045258A JP 2004213674 A JP2004213674 A JP 2004213674A JP 2004213674 A JP2004213674 A JP 2004213674A JP 2005045258 A JP2005045258 A JP 2005045258A
Authority
JP
Japan
Prior art keywords
layer
silicon
trench
etching
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004213674A
Other languages
English (en)
Other versions
JP4428520B2 (ja
Inventor
Jong Jan Lee
ジャン リー ジョン
Ten Suu Shien
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005045258A publication Critical patent/JP2005045258A/ja
Application granted granted Critical
Publication of JP4428520B2 publication Critical patent/JP4428520B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法を提供する。
【解決手段】 本発明による方法は、シリコン基板を準備する工程と、該シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程と、該エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程と、該上部シリコンおよびＳｉ１−ｘＧｅｘを該シリコン基板内部までトレンチエッチングする工程と、該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の層を堆積して、該第１のトレンチを充填する工程と、トレンチエッチングして、第２のトレンチを形成する工程と、残りの該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、該第２のトレンチを充填する工程と、現在の技術レベルのＣＭＯＳ製造技術によって構造を完成させる工程とを含む。
【選択図】 図１４

Description

本発明は、高速ＣＭＯＳ集積回路、具体的には、ＳｉＧｅ層の選択的エッチングを通じてエアギャップを形成することによるシリコンオンナッシング（ＳＯＮ）デバイスの形成に関する。
シリコンオンインシュレータ（ＳＯＩ）基板上に形成されたＭＯＳＦＥＴは、ＳＯＩ構造においてある低寄生容量および低ボディ効果のため、高速および低電力適用例において利点を提供する。ＣＭＯＳ ＩＣ技術は、５０ｎｍ以下の範囲に入り、シリコンチャネルおよび埋め込み酸化物の厚さは、ショートチャネル効果（ＳＣＥ）を防止するため、それぞれ、５０ｎｍおよび１００ｎｍ未満になる必要がある。これは、非特許文献１および２に記載されている。
多くの技術がＳＯＩウェハ製造に用いられてきた。その中でも、酸素の注入による分離（ＳＩＭＯＸ）およびＳｍａｒｔＣｕｔ（登録商標）は、高密度ＣＭＯＳ ＩＣに関して、最も有望である。５０ｎｍ以下の領域におけるＣＭＯＳ技術において、シリコンチャネルおよび埋め込み酸化物の厚さは、ショートチャネル効果（ＳＣＥ）を防止するため、それぞれ、５０ｎｍおよび１００ｎｍよりずっと薄くなる必要がある。５ナノメートルの厚さのシリコン膜および２０ｎｍの厚さの埋め込み酸化物を有する超ＳＯＩは、２０ｎｍチャネル長のＣＭＯＳ縮小限界までＳＣＥを抑えることができるが、非常に薄いシリコンおよび埋め込み酸化膜の要件は、現行のＳＯＩウェハの製造能力を超えている。
デバイス性能をさらに向上させるため、埋め込み酸化物は、より低い誘電率を有する絶縁体と交換され得る。絶縁体の最も低い誘電率は「１」であり、これは、シリコン層の下にエアギャップがあることを意味する。これが、シリコンオンナッシング（ＳＯＮ）という名前につながった。理論上のデバイスについてのＳＯＮデバイスシミュレーションは、３．９の誘電率を有する、埋め込み酸化物を用いるＳＯＩデバイスと比較して向上した性能を示す。上記の非特許文献１を参照されたい。
ソースおよびドレイン領域が基板に接続された、各種のＳＯＮデバイス製造プロセスが提案されてきた。このようなデバイスは、向上した性能を示すが、このようなデバイスの構造は、寄生ソースおよびドレイン容量がより高くなることにつながり、表面下のパンチスルーについて起こり得る問題の原因となり得る。非特許文献３〜５を参照されたい。
図１は、従来技術によるＳＯＮデバイスを、全体に参照符号１０を付けて示す。ＳＯＮデバイス１０は、基板１２上に形成され、デバイスチャネルを通って延びるゲート電極１４、ゲート誘電体１６、ソース１８、およびドレイン２０と、ソース延長部分１８ａおよびドレイン延長部分２０ａとを含む。デバイス１０は、トレンチアイソレーション２２によって絶縁され、エアギャップ２４上に「浮いている」。しかし、エアギャップ２４は、デバイスチャネル２６、ソース延長部分１８ａおよびドレイン延長部分２０ａに限定されている。ソース１８およびドレイン２０は、依然として基板１２に接続されている。図２に、デバイス１０の上面図を示す。
Ｒ．Ｋｏｈ、「Ｂｕｒｉｅｄ Ｌａｙｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ ｔｏ Ｒｅｄｕｃｅ ｔｈｅ Ｄｒａｉｎ−Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ ｏｆ Ｓｕｂ−０．０５ｕｍ ＳＯＩ−ＭＯＳＦＥＴ」（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、Ｖｏｌ．３８、Ｐ．２２９４（１９９９） Ｒ．Ｃｈａｕら、「Ａ ５０ｎｍ Ｄｅｐｌｅｔｅｄ−Ｓｕｂｓｔｒａｔｅ ＣＭＯＳ Ｔｒａｎｓｉｓｔｏｒ」（ＩＥＤＭ、ｐ．６２１、２００１） Ｍ．Ｊｕｒｃｚａｋら、「ＳＯＮ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｎｏｔｈｉｎｇ）−Ａ Ｎｅｗ Ｄｅｖｉｃｅ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ ｔｈｅ ＵＬＳＩ Ｅｒａ」（ＶＬＳＩ Ｔｅｃｈ．Ｄｉｇ．、ｐ．２９、１９９９） Ｍ．Ｊｕｒｃｚａｋら、「Ｓｉｌｉｃｏｎ−ｏｎ−Ｎｏｔｈｉｎｇ（ＳＯＮ）−ａｎ ｉｎｎｏｖａｔｉｖｅ Ｐｒｏｃｅｓｓ ｆｏｒ Ａｄｖａｎｃｅｄ ＣＭＯＳ」（ＩＥＥＥ Ｔｒａｎｓ．Ｅｌ．Ｄｅｖ．Ｖｏｌ．４７、ｐｐ２１７９−２１８７（２０００）） Ｔ．Ｓａｔｏら、「ＳＯＮ（Ｓｉｌｉｃｏｎ ｏｎ Ｎｏｔｈｉｎｇ）ＭＯＳＦＥＴ Ｕｓｉｎｇ ＥＳＳ（Ｅｍｐｔｙ Ｓｐａｃｅ ｉｎ Ｓｉｌｉｃｏｎ）Ｔｅｃｈｎｉｑｕｅ ｆｏｒ ＳｏＣ Ａｐｐｌｉｃａｔｉｏｎ」（ＩＥＤＭ、ｐ．８０９、２００１）
多くの技術がＳＯＩウェハ製造に用いられてきた。その中でも、酸素の注入による分離（ＳＩＭＯＸ）およびＳｍａｒｔＣｕｔ（登録商標）は、高密度ＣＭＯＳ ＩＣに関して、最も有望である。５０ｎｍ以下の領域におけるＣＭＯＳ技術において、シリコンチャネルおよび埋め込み酸化物の厚さは、ショートチャネル効果（ＳＣＥ）を防止するため、それぞれ、５０ｎｍおよび１００ｎｍよりずっと薄くなる必要がある。５ナノメートルの厚さのシリコン膜および２０ｎｍの厚さの埋め込み酸化物を有する超ＳＯＩは、２０ｎｍチャネル長のＣＭＯＳ縮小限界までＳＣＥを抑えることができるが、非常に薄いシリコン及び埋め込み酸化膜の要件は、現行のＳＯＩウェハの製造能力を超えている。
（発明の要旨）
Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法は、シリコン基板を準備する工程と、該シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程と、該エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程と、該上部シリコンおよびＳｉ１−ｘＧｅｘを該シリコン基板内部までトレンチエッチングして、第１のトレンチを形成する工程と、エアーギャップを形成するように実質的に全てのＳｉ１−ｘＧｅｘを除去するために、該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の層を堆積して、該第１のトレンチを充填する工程と、トレンチエッチングして、第２のトレンチを形成する工程と、残りの該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の第２の層を堆積して、該第２のトレンチを充填する工程であって、これにより、ソース、ドレインおよびチャネルを該基板から切り離す、工程と、現在の技術レベルのＣＭＯＳ製造技術によって構造を完成させる工程とを含む。
本発明の目的は、基板から切り離されたソース、ドレインおよびチャネルを提供することである。
本発明の他の目的は、ＳｉＧｅ層の選択的エッチングによって、エアーギャップの形成を提供することである。
本発明のさらなる目的は、ＳｉＧｅ層の選択的エッチングによるエアーギャップの形成を通じて、基板から切り離されたソース、ドレインおよびチャネルを提供し、シリコンオンナッシング構造を形成することである。
本発明の他の目的は、薄く欠陥がないシリコンオンナッシング（ＳＯＮ）上にＣＭＯＳデバイスを製造することである。
この要旨および本発明の目的は、本発明の性質を大まかに理解する事を可能にするために提供される。本発明のより完全な理解は、図面と共に、以下の本発明の好適な実施形態の詳細な説明を参照することによって得られる。
本発明による方法は、Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法であって、シリコン基板を準備する工程と、該シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程と、該エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程と、該上部シリコンおよびＳｉ１−ｘＧｅｘを該シリコン基板内部までトレンチエッチングして、第１のトレンチを形成する工程と、エアーギャップを形成するようにほとんどのＳｉ１−ｘＧｅｘを除去するために、該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の層を堆積して、該第１のトレンチを充填する工程と、トレンチエッチングして、第２のトレンチを形成する工程と、該Ｓｉ１−ｘＧｅｘ層の残りを選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の第２の層を堆積して、第２のトレンチを充填する工程であって、ソース、ドレインおよびチャネルを該基板から切り離す、工程と、現在の技術レベルのＣＭＯＳ製造技術によって構造を完成させる工程とを包含し、これにより上記目的を達成する。
Ｓｉ１−ｘＧｅｘの厚さは、緩和が起きず、前記Ｓｉ１−ｘＧｅｘ層において欠陥が形成されないようにＳｉ１−ｘＧｅｘの限界の厚さよりも薄く、約３〜５０ｎｍの間の厚さであってもよい。
前記エッチングの時間は、前記上部シリコン層のはがれを防止するため、前記構造の少なくとも一部のＳｉＧｅが残るように前記第１のエッチング工程の間制御されてもよい。
前記シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程は、約１０％〜８０％の間のＧｅ含有量を有するＳｉ１−ｘＧｅｘ層を成長させる工程を含んでもよい。
前記エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程は、約３ｎｍ〜１００ｎｍの間の厚さを有するシリコン層を成長させる工程を含んでもよい。
本発明による方法は、Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法であって、シリコン基板を準備する工程と、該シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程であって、Ｓｉ１−ｘＧｅｘの厚さが、緩和が起きず、該Ｓｉ１−ｘＧｅｘ層において欠陥が形成されないようにＳｉ１−ｘＧｅｘの限界の厚さよりも薄い、工程と、該エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程と、該上部シリコンおよびＳｉ１−ｘＧｅｘを該シリコン基板内部までトレンチエッチングして、第１のトレンチを形成する工程と、エアーギャップを形成するようにほとんどのＳｉ１−ｘＧｅｘを除去するために、該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の層を堆積して、該第１のトレンチを充填する工程と、トレンチエッチングして、第２のトレンチを形成する工程と、該Ｓｉ１−ｘＧｅｘ層の残りを選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の第２の層を堆積して、該第２のトレンチを充填する工程であって、ソース、ドレインおよびチャネルを該基板から切り離す、工程と、公知のＣＭＯＳ製造技術によって構造を完成させる工程とを包含し、これにより上記目的を達成する。
前記エッチングの時間が、前記上部シリコン層のはがれを防止するため、前記構造の少なくとも一部のＳｉＧｅが残るように前記第１のエッチング工程の間制御されてもよい。
前記シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程は、約１０％〜８０％の間のＧｅ含有量を有するＳｉ１−ｘＧｅｘ層を成長させる工程を含んでもよい。
前記エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程は、約３ｎｍ〜１００ｎｍの間の厚さを有するシリコン層を成長させる工程を含んでもよい。
基板から切り離されたソース、ドレインおよびチャネルを提供することができる。
ＳｉＧｅ層の選択的エッチングによって、エアーギャップの形成を提供することができる。
ＳｉＧｅ層の選択的エッチングによるエアーギャップの形成を通じて、基板から切り離されたソース、ドレインおよびチャネルを提供し、シリコンオンナッシング構造を形成することができる。
本発明の他の目的は、薄く欠陥がないシリコンオンナッシング（ＳＯＮ）上にＣＭＯＳ
本発明の方法において、エピタキシャルＳｉ１−ｘＧｅｘ層が、シリコン基板上に形成される。薄い、例えば、１００ｎｍ未満のシリコン層が、シリコン基板上のＳｉ１−ｘＧｅｘ上にエピタキシャル成長される。シリコンとＳｉ１−ｘＧｅｘとの間の格子不整合のため、Ｓｉ１−ｘＧｅｘの厚さは、緩和が起こらず、欠陥が形成されないように、Ｓｉ１−ｘＧｅｘの限界の厚さよりも薄くなる必要がある。第１のトレンチを形成するためのシリコン基板内部までの上部シリコンおよびＳｉ１−ｘＧｅｘのトレンチエッチング後、Ｓｉ１−ｘＧｅｘ層はエッチングによって選択的に除去される。エッチング時間は、シリコンの持ち上がりを防止するため、構造の最も小さいフィーチャ上に一部のＳｉＧｅが残るように制御される。その後、ＳｉＯ２の層がＣＶＤによって堆積されて、第１のトレンチが充填される。第２のトレンチエッチング工程およびＳｉ１−ｘＧｅｘ層の選択的なエッチングがその後に続く。第１の選択的なＳｉ１−ｘＧｅｘエッチング後にＣＶＤによって堆積されたＳｉＯ２層は、第２の選択的なＳｉ１−ｘＧｅｘエッチングの間、シリコンアイランドを適切な位置に繋ぎとめる。ＳｉＯ２の第２の層がＣＶＤによって堆積されて、第２のトレンチが充填される。その後、従来のＣＭＯＳ技術が適用され得、薄いＳＯＮデバイスが完成する。本発明の方法においては、Ｓｉ１−ｘＧｅｘ層は全て除去され、ソース／ドレインおよびチャネル領域は全て、ＳｉＧｅ層の除去によって形成されるエアギャップによって、基板から電気的に切り離される。
次に、図３を参照すると、単結晶基板である、シリコンウェハ３０が、本発明の方法によるデバイスの製造のために準備されている。ＳｉＧｅ層３２は、エピタキシャル成長によって形成される。ＳｉＧｅ層３２は、Ｇｅの含有量が約１０〜８０％である。層３２の厚さは、層３２において緩和が起きないように、限界の厚さより薄くなる必要があり、３ｎｍ〜５０ｎｍの間であることが最も好ましい。シリコン層３４は、ＳｉＧｅ層３２の上部にエピタキシャル成長によって形成される。シリコン層３４の厚さは、約３ｎｍ〜１００ｎｍの間である必要があり、デバイスの要件によって決定される。
次に、図４を参照すると、ＣＶＤまたはシリコンの熱酸化によって、ゲート誘電層３６が形成されることが適当である。ポリシリコン３８のキャップ層は、デバイスがゲートポリシリコンデバイスになる場合は、ＣＶＤによって堆積され得る。あるいは、キャップ層は、金属ゲートデバイスの製造においては、ＣＭＰストップ層として用いられる、ポリシリコン、二酸化シリコン、または窒化シリコンであってもよい。アクティブ領域は、２ステップシャロートレンチアイソレーション（ＳＴＩ）プロセスによって定義される。このプロセスは、従来の１ステップＳＴＩプロセスとは異なる。アクティブ層のレイアウトは、１ステップＳＴＩプロセスにおいて形成されるレイアウトと同様であるが、本発明の方法の好ましい実施形態においては、レイアウト内の全ての多角形上で最小の設計ルールが一方向、例えば、ｙ方向に用いられる。第１のＳＴＩプロセスにおいて、フォトレジスト４０が付与され、第１のＳＴＩエッチング工程が行われる。第１のＳＴＩプロセスフォトマスクの製造において、アクティブ層は、多角形の長い方の辺、例えば、ｘ方向に沿って、両側で、定められた長さ分伸長される。２つのアクティブ領域がｘ方向において互いに近すぎる場合は、併合され得る。断面Ａ−Ａ’は、フォトマスクの配置を表す。
図５に示すように、ＳＴＩエッチングの深さは、ＳｉＧｅ層３２よりも１０ｎｍだけ低いところまで伸長し得る第１のトレンチ４２が得られるものである。デバイスが上部シリコン層３４上に製造され、ＳｉＧｅ３２が最終的には空気によっておきかえられるので、深いアイソレーションは必要ない。図５において、断面Ａ−Ａ’は、図５の部分の上面図を表す。
図６は、選択的なＳｉＧｅウェットエッチング後の構造を示す。上昇した温度、例えば、約２５℃から１００℃の間の温度で付与される水酸化アンモニアおよび過酸化水素の混合物が、選択的ＳｉＧｅエッチングに用いられ得る。また、上記のＪｕｒｃｚａｋらによる文献において記載されているように、プラズマドライエッチングが、ウェットエッチングの代わりに適用されてもよい。ＳｉＧｅからシリコンへのエッチングの選択性は、ＳｉＧｅ層３２のＧｅの含有量をより高くすることによって向上し得る。断面Ａ−Ａ’は、ポリシリコン層３８と比較した場合の除去されたＳｉＧｅ層３２の量を示す。トレンチ４２は、ＳｉＧｅ層３２のレベルでわずかに拡大される。ここで、ＳｉＧｅ層３２の構造内に残っている部分は、上部シリコン層３４を、固定、すなわち、繋ぎとめる。
次に、図７を参照すると、第１のトレンチ４２には酸化物４４が充填される。ＳｉＯ２の高密度プラズマ（ＨＤＰ）ＣＶＤは、このボトムアップトレンチ充填に用いられ得る。
図８は、フォトレジスト４８のパターニングを含む、第２のＳＴＩエッチング工程を示す。今回は、アクティブ層は、両側で、マスク製造のロジカル演算によってｙ方向に定められた長さだけ伸長される。断面Ａ−Ａ’は、それぞれ、第１および第２のＳＴＩ工程において用いられる第１および第２のマスクを示す。第１および第２のＳＴＩマスク層の重なりは、アクティブ領域を定義する。
酸化物層４４を残す第２のＳＴＩエッチング工程は、図９に示される。第２のトレンチ５４は、第２のＳＴＩエッチング工程の間、形成される。ＳＴＩエッチングは、シリコンと酸化シリコンとの間の選択性が高いので、シリコン酸化物の第１の層は、無傷で残り、ＳｉＧｅエッチング工程の間、シリコン膜３４を繋ぎとめる。
図１０は、ＳｉＧｅ層３２を除去した後の構造を示す。ＳｉＧｅ層３２は、断面Ｂ−Ｂ’に示すように、酸化プラグ５０によって支持された、上部シリコン層３４およびその上に重なる任意の層を残して、選択的エッチングによって完全に除去される。熱酸化プロセスは、シリコン層３４およびシリコン基板３０を不動態化するために適用される。エアーギャップ４６が残り、ＳｉＧｅ層３２が以前に占めていた空間を占める。この工程に用いられる他の技術は、デバイスがＳＯＩ上に製造される場合、シリコンを酸化して、熱酸化物がエアーギャップ４６を充填することを可能にすることである。
図１１は、トレンチ５４に酸化物５６を充填する工程を示す。この構造は、様々な酸化物部分を除去するためにＣＭＰによって研磨される。研磨は、図１２に示すようにポリシリコン３８のレベルでストップする。
図１３は、第２のポリシリコン層５８の堆積を示す。その後、フォトレジストの付与およびパターニング、ならびにエッチングが続き、図１４に示すトランジスタ構造が得られる。
ポリシリコンゲートが形成された後、デバイスは、現在の技術レベルのＣＭＯＳプロセス技術によって完成され得る。薄いシリコン層２４は、ソース／ドレイン領域に位置するので、トランジスタの直列抵抗を低減させるために、隆起ソース／ドレイン技術が適用され得る。
従って、Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法が開示されてきた。以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
（要約）
Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法は、シリコン基板を準備する工程と、該シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程と、該エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程と、該上部シリコンおよびＳｉ１−ｘＧｅｘを該シリコン基板内部までトレンチエッチングして、第１のトレンチを形成する工程と、エアーギャップを形成するように実質的に全てのＳｉ１−ｘＧｅｘを除去するために、該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の層を堆積して、該第１のトレンチを充填する工程と、トレンチエッチングして、第２のトレンチを形成する工程と、残りの該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、ＣＶＤによってＳｉＯ２の第２の層を堆積して、該第２のトレンチを充填する工程であって、これにより、ソース、ドレインおよびチャネルを該基板から切り離す、工程と、現在の技術レベルのＣＭＯＳ製造技術によって構造を完成させる工程とを含む。
図１は、従来技術によるエアーギャップＳＯＮデバイスを示す図である。 図２は、従来技術によるエアーギャップＳＯＮデバイスを示す図である。 図３は、本発明の方法の実施における連続的な工程を示す図である。 図４は、本発明の方法の実施における連続的な工程を示す図である。 図５は、本発明の方法の実施における連続的な工程を示す図である。 図６は、本発明の方法の実施における連続的な工程を示す図である。 図７は、本発明の方法の実施における連続的な工程を示す図である。 図８は、本発明の方法の実施における連続的な工程を示す図である。 図９は、本発明の方法の実施における連続的な工程を示す図である。 図１０は、本発明の方法の実施における連続的な工程を示す図である。 図１１は、本発明の方法の実施における連続的な工程を示す図である。 図１２は、本発明の方法の実施における連続的な工程を示す図である。 図１３は、本発明の方法の実施における連続的な工程を示す図である。 図１４は、本発明の方法の実施における連続的な工程を示す図である。
符号の説明
３０ シリコン基板
３４ 上部シリコン層
３６ ゲート誘電層
３８ ポリシリコン
４６ エアーギャップ
５６ 酸化物
５８ 第２のポリシリコン層

Claims (9)

  1. Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法であって、
    シリコン基板を準備する工程と、
    該シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程と、
    該エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程と、
    該上部シリコンおよびＳｉ１−ｘＧｅｘを該シリコン基板内部までトレンチエッチングして、第１のトレンチを形成する工程と、
    エアーギャップを形成するようにほとんどのＳｉ１−ｘＧｅｘを除去するために、該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、
    ＣＶＤによってＳｉＯ２の層を堆積して、該第１のトレンチを充填する工程と、
    トレンチエッチングして、第２のトレンチを形成する工程と、
    該Ｓｉ１−ｘＧｅｘ層の残りを選択的にエッチングする工程と、
    ＣＶＤによってＳｉＯ２の第２の層を堆積して、第２のトレンチを充填する工程であって、ソース、ドレインおよびチャネルを該基板から切り離す、工程と、
    現在の技術レベルのＣＭＯＳ製造技術によって構造を完成させる工程と
    を包含する、方法。
  2. Ｓｉ１−ｘＧｅｘの厚さは、緩和が起きず、前記Ｓｉ１−ｘＧｅｘ層において欠陥が形成されないようにＳｉ１−ｘＧｅｘの限界の厚さよりも薄く、約３〜５０ｎｍの間の厚さである、請求項１に記載の方法。
  3. 前記エッチングの時間は、前記上部シリコン層のはがれを防止するため、前記構造の少なくとも一部のＳｉＧｅが残るように前記第１のエッチング工程の間制御される、請求項１に記載の方法。
  4. 前記シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程は、約１０％〜８０％の間のＧｅ含有量を有するＳｉ１−ｘＧｅｘ層を成長させる工程を含む、請求項１に記載の方法。
  5. 前記エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程は、約３ｎｍ〜１００ｎｍの間の厚さを有するシリコン層を成長させる工程を含む、請求項１に記載の方法。
  6. Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造方法であって、
    シリコン基板を準備する工程と、
    該シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程であって、Ｓｉ１−ｘＧｅｘの厚さが、緩和が起きず、該Ｓｉ１−ｘＧｅｘ層において欠陥が形成されないようにＳｉ１−ｘＧｅｘの限界の厚さよりも薄い、工程と、
    該エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程と、
    該上部シリコンおよびＳｉ１−ｘＧｅｘを該シリコン基板内部までトレンチエッチングして、第１のトレンチを形成する工程と、
    エアーギャップを形成するようにほとんどのＳｉ１−ｘＧｅｘを除去するために、該Ｓｉ１−ｘＧｅｘ層を選択的にエッチングする工程と、
    ＣＶＤによってＳｉＯ２の層を堆積して、該第１のトレンチを充填する工程と、
    トレンチエッチングして、第２のトレンチを形成する工程と、
    該Ｓｉ１−ｘＧｅｘ層の残りを選択的にエッチングする工程と、
    ＣＶＤによってＳｉＯ２の第２の層を堆積して、該第２のトレンチを充填する工程であって、ソース、ドレインおよびチャネルを該基板から切り離す、工程と、
    公知のＣＭＯＳ製造技術によって構造を完成させる工程と
    を包含する、方法。
  7. 前記エッチングの時間が、前記上部シリコン層のはがれを防止するため、前記構造の少なくとも一部のＳｉＧｅが残るように前記第１のエッチング工程の間制御される、請求項６に記載の方法。
  8. 前記シリコン基板上にエピタキシャルＳｉ１−ｘＧｅｘ層を成長させる工程は、約１０％〜８０％の間のＧｅ含有量を有するＳｉ１−ｘＧｅｘ層を成長させる工程を含む、請求項６に記載の方法。
  9. 前記エピタキシャルＳｉ１−ｘＧｅｘ層上に薄いエピタキシャル上部シリコン層を成長させる工程は、約３ｎｍ〜１００ｎｍの間の厚さを有するシリコン層を成長させる工程を含む、請求項６に記載の方法。
JP2004213674A 2003-07-22 2004-07-21 Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造 Expired - Fee Related JP4428520B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/625,065 US7015147B2 (en) 2003-07-22 2003-07-22 Fabrication of silicon-on-nothing (SON) MOSFET fabrication using selective etching of Si1-xGex layer

Publications (2)

Publication Number Publication Date
JP2005045258A true JP2005045258A (ja) 2005-02-17
JP4428520B2 JP4428520B2 (ja) 2010-03-10

Family

ID=34080127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004213674A Expired - Fee Related JP4428520B2 (ja) 2003-07-22 2004-07-21 Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造

Country Status (2)

Country Link
US (1) US7015147B2 (ja)
JP (1) JP4428520B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035908A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp 半導体基板の製造方法及び、半導体装置の製造方法
JP2007059804A (ja) * 2005-08-26 2007-03-08 Seiko Epson Corp 半導体装置の製造方法
JP2011158511A (ja) * 2010-01-29 2011-08-18 Kyocera Kinseki Corp 光学デバイス
US8114755B2 (en) 2007-06-26 2012-02-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2883101B1 (fr) * 2005-03-08 2007-06-08 Centre Nat Rech Scient Transistor mos nanometrique a rapport maximise entre courant a l'etat passant et courant a l'etat bloque
US7268023B2 (en) * 2005-05-05 2007-09-11 Micron Technology, Inc. Method of forming a pseudo SOI substrate and semiconductor devices
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US9224634B2 (en) * 2005-09-06 2015-12-29 Nxp B.V. Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method
WO2007072406A1 (en) * 2005-12-22 2007-06-28 Nxp B.V. Method of manufacturing a semiconductor device
US7452784B2 (en) * 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
JP4306724B2 (ja) * 2006-12-19 2009-08-05 セイコーエプソン株式会社 半導体装置の製造方法
WO2008087576A1 (en) * 2007-01-16 2008-07-24 Nxp B.V. Semiconductor substrate processing
JP2008186838A (ja) * 2007-01-26 2008-08-14 Toshiba Corp 半導体装置、その製造方法及び不揮発性半導体記憶装置
US7745876B2 (en) 2007-02-21 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same
US7829429B1 (en) * 2007-09-18 2010-11-09 National Semiconductor Corporation Semiconductor device having localized insulated block in bulk substrate and related method
WO2009147559A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Local buried layer forming method and semiconductor device having such a layer
FR2937463B1 (fr) * 2008-10-17 2010-12-24 Commissariat Energie Atomique Procede de fabrication de composants empiles et auto-alignes sur un substrat
US8266962B2 (en) 2009-01-28 2012-09-18 Infineon Technologies Ag Acceleration sensor
US8138523B2 (en) 2009-10-08 2012-03-20 International Business Machines Corporation Semiconductor device having silicon on stressed liner (SOL)
US8304301B2 (en) 2009-11-18 2012-11-06 International Business Machines Corporation Implant free extremely thin semiconductor devices
US8586445B2 (en) 2009-11-23 2013-11-19 Stmicroelectronics (Crolles 2) Sas Method for manufacturing a suspended membrane and dual-gate MOS transistor
US8455308B2 (en) 2011-03-16 2013-06-04 International Business Machines Corporation Fully-depleted SON
CN102412202B (zh) * 2011-05-13 2013-12-11 上海华力微电子有限公司 一种具有自对准空洞层的son互补型金属氧化物半导体制备方法
US8557668B2 (en) 2012-01-12 2013-10-15 Globalfoundries Singapore Pte. Ltd. Method for forming N-shaped bottom stress liner
US8779554B2 (en) 2012-03-30 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFETs with channels on nothing and methods for forming the same
US9136328B2 (en) 2012-10-09 2015-09-15 Infineon Technologies Dresden Gmbh Silicon on nothing devices and methods of formation thereof
FR3005309B1 (fr) 2013-05-02 2016-03-11 Commissariat Energie Atomique Transistors a nanofils et planaires cointegres sur substrat soi utbox
US9349793B2 (en) 2014-09-08 2016-05-24 International Business Machines Corporation Semiconductor structure with airgap
US10604405B2 (en) * 2017-04-06 2020-03-31 Infineon Technologies Dresden Gmbh Forming a microelectromechanical systems (MEMS) device using silicon-on-nothing and epitaxy
US10164101B1 (en) 2017-10-23 2018-12-25 Globalfoundries Inc. Transistor with improved channel mobility
US10720494B2 (en) 2018-01-22 2020-07-21 Globalfoundries Inc. Field-effect transistors with airgaps
US10388728B1 (en) * 2018-03-05 2019-08-20 Globalfoundries Inc. Structures with an airgap and methods of forming such structures
CN108649015B (zh) * 2018-05-18 2020-12-11 上海华虹宏力半导体制造有限公司 Son器件的制备方法
US11016055B2 (en) 2019-07-09 2021-05-25 Globalfoundries Singapore Pte. Ltd. Sensors with a front-end-of-line solution-receiving cavity
US11515158B2 (en) 2020-03-11 2022-11-29 Globalfoundries U.S. Inc. Semiconductor structure with semiconductor-on-insulator region and method
US11488980B2 (en) 2020-08-26 2022-11-01 Globalfoundries U.S. Inc. Wafer with localized semiconductor on insulator regions with cavity structures
US11605649B2 (en) 2021-05-03 2023-03-14 Globalfoundries U.S. Inc. Switches in bulk substrate
US11817479B2 (en) 2021-09-29 2023-11-14 Globalfoundries U.S. Inc. Transistor with air gap under raised source/drain region in bulk semiconductor substrate
US11677000B2 (en) 2021-10-07 2023-06-13 Globalfoundries U.S. Inc. IC structure including porous semiconductor layer under trench isolations adjacent source/drain regions

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791178B1 (fr) * 1999-03-19 2001-11-16 France Telecom NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION
FR2795555B1 (fr) * 1999-06-28 2002-12-13 France Telecom Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique
FR2799307B1 (fr) * 1999-10-01 2002-02-15 France Telecom Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication
FR2812764B1 (fr) * 2000-08-02 2003-01-24 St Microelectronics Sa Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
US7078298B2 (en) * 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035908A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp 半導体基板の製造方法及び、半導体装置の製造方法
JP2007059804A (ja) * 2005-08-26 2007-03-08 Seiko Epson Corp 半導体装置の製造方法
US8114755B2 (en) 2007-06-26 2012-02-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2011158511A (ja) * 2010-01-29 2011-08-18 Kyocera Kinseki Corp 光学デバイス

Also Published As

Publication number Publication date
JP4428520B2 (ja) 2010-03-10
US20050020085A1 (en) 2005-01-27
US7015147B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
JP4428520B2 (ja) Ｓｉ１−ｘＧｅｘ層の選択的エッチングを用いるシリコンオンナッシング（ＳＯＮ）ＭＯＳＦＥＴの製造
US10622261B2 (en) FinFET devices with unique shape and the fabrication thereof
US6680240B1 (en) Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
JP6251604B2 (ja) フィンｆｅｔ構造を有する半導体装置及びその製造方法
US8445892B2 (en) p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
US6787423B1 (en) Strained-silicon semiconductor device
US6878606B2 (en) Fabrication method and device structure of shallow trench insulation for silicon wafer containing silicon-germanium
JP2004349702A (ja) シリコン・オン・ナッシング製造プロセス
US20120043624A1 (en) Ultra-thin body transistor and method for manufcturing the same
KR20060000276A (ko) 반도체 소자 및 그 제조 방법
JP2007258715A (ja) ゲルマニウムを含むチャネルを有するトランジスタを作る方法
JP2004103613A (ja) 半導体装置とその製造方法
TW201635517A (zh) 具有替代通道材料之電性絕緣鰭片結構及其製法
EP1638149A2 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée à canal à hétérostructure et transistor correspondant
KR20090006151A (ko) Ｓｏｉ 트랜지스터와 벌크 트랜지스터를 포함하여 구성된 반도체 디바이스 및 이것을 형성하는 방법
US20130113025A1 (en) Semiconductor device structure and method for manufacturing the same
CN109950256A (zh) 改善fdsoi pmos结构且提高mos器件性能的方法
KR20000003493A (ko) 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법
JP2006210854A (ja) 半導体装置及びその製造方法
CN102790005B (zh) 一种选择性刻蚀制备全隔离混合晶向soi的方法
KR0151053B1 (ko) Soi 구조를 갖는 반도체장치의 제조방법
US20060226492A1 (en) Semiconductor device featuring an arched structure strained semiconductor layer
US20070296000A1 (en) Method for manufacturing a semiconductor device
US20200044029A1 (en) Field-effect transistors with a grown silicon-germanium channel
KR100798826B1 (ko) 반도체 기판과 반도체 장치, 및 이들의 제조 방법, 반도체기판의 설계 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees