CN1954421A - 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法 - Google Patents
在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法 Download PDFInfo
- Publication number
- CN1954421A CN1954421A CNA2005800153595A CN200580015359A CN1954421A CN 1954421 A CN1954421 A CN 1954421A CN A2005800153595 A CNA2005800153595 A CN A2005800153595A CN 200580015359 A CN200580015359 A CN 200580015359A CN 1954421 A CN1954421 A CN 1954421A
- Authority
- CN
- China
- Prior art keywords
- layer
- sige
- relaxation
- strain
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000012212 insulator Substances 0.000 title abstract description 26
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 54
- 239000010703 silicon Substances 0.000 claims description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 43
- 230000004888 barrier function Effects 0.000 claims description 27
- 230000012010 growth Effects 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 230000007547 defect Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910003811 SiGeC Inorganic materials 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract 1
- 238000000407 epitaxy Methods 0.000 abstract 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- 239000001257 hydrogen Substances 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 12
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000012211 strain insulator Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种形成在绝缘层上具有应变Si或SiGe层的半导体晶片的方法。本方法制造了在绝缘层(45)和应变Si/SiGe层(42)之间具有SiGe缓冲层(43)的结构，但消除了在接合后对硅外延的需求。本方法还消除了在应变Si和SiGe缓冲层之间的界面污染，并允许形成具有超过应变Si层的临界厚度的总厚度的SVSiGe层。
Description
技术领域
本发明涉及包括应变硅或硅锗(Si/SiGe)层的集成电路(IC)结构和工艺。更具体地说，本发明涉及形成在绝缘层上具有应变Si/SiGe层的结构，这种结构对于形成例如互补型金属氧化物半导体(CMOS)晶体管的高速器件和其它金属氧化物半导体场效应晶体管(MOSFET)的应用很有帮助。
背景技术
电子和空穴在应变硅或硅锗层中的迁移率已被证明比在体硅中明显高很多。例如，在室温下应变硅中的电子迁移率的测量值约是3000cm2/Vs，相对在体硅中是400cm2/Vs。相似地，在具有高锗浓度(60％～80％)的应变SiGe中空穴迁移率高达800cm2/Vs，是体硅中150cm2/Vs空穴迁移率的约5倍。具有应变硅沟道的MOSFET已在试验中被证明相比在常规(未应变)硅衬底中制造的器件具有更强的器件性能。电位性能提高包括增加器件驱动电流和跨导，以及缩放工作电压而不牺牲电路速度以减少功耗的能力。
应变硅层是在由晶格常数比硅大的材料形成的衬底上生长的硅中引入的双轴拉伸应力的结果。锗的晶格常数比硅的大约4.2％，SiGe合金的晶格常数与其锗的浓度几乎成线性。结果，锗原子百分比为50％的SiGe合金的晶格常数约是硅的晶格常数的1.02倍。在这种SiGe衬底上外延生长的硅会形成拉伸应变下的硅层，下面的SiGe衬底基本上未被应变，或“驰豫”。在共同转让的美国专利No.6,059,895中公开了实现对于MOSFET应用有帮助的应变硅沟道结构的结构和工艺，其公开用于形成在SiGe层上具有应变硅沟道的CMOS器件的技术，都在绝缘衬底上。
用于MOSFET和双极型晶体管的下面的导电衬底或下面的衬底与在CMOS中的有源器件区的相互作用是限制高速器件全效性能的不必要的特征。为解决这个问题，在硅技术中，绝缘层一般被用来将衬底和有源器件区隔离，通过制造绝缘体上硅晶片来取代用于器件制造的体硅材料。制造SOI晶片的现有技术包括注氧隔离(SIMOX)，接合和回蚀刻绝缘体上硅(BESOI)，通过又被称为Smart-Cut工艺的注氢隔离，其在美国专利No.5,374,564中有描述，或合并用于制造超薄SOI的最后两步工艺，其在美国专利No.5,882,987中有描述。
当SOI晶片中的硅被用于高速应用的应变硅或硅锗(Si/SiGe)层代替时，两种方法一般被用于生长应变绝缘体上Si/SiGe结构。一种方法，热混合被用于制造驰豫绝缘体上硅锗结构(SGOI)，接着在SGOI上外延生长应变硅。这种热混合方法在图1(a)-(c)中示出。硅锗层13在包括硅衬底10，绝缘体或氧化层11和硅层12的SOI衬底上沉积，如图1(a)中所示。热混合之后被执行以制造如图1(b)所示结构，其包括衬底10，绝缘层11，和硅锗层14。在热混合时，锗在高温氧化时通过氧化物被抑制，并且在层14中的最终硅锗浓度和驰豫度是层13中初始硅锗浓度，它的厚度，以及硅锗层14的最终厚度的函数。在热混合后，氧化物从结构的顶表面被除去。最终，应变硅层15在硅锗层14上生长，如图1(c)所示。
尽管热混合成为制造绝缘体上应变Si/SiGe的有效方法，其发生了退变。在热混合方法中，首先形成绝缘体上硅锗，之后应变硅在硅锗上生长。在硅锗上沉积应变硅可以留下带有O或C残留物的不理想界面，其可以影响器件性能或成品率。另外，硅锗在热混合后一般不会完全驰豫。为了实现在应变硅中的高应变，需要高浓度硅锗作为应变硅生长的模板。高浓度硅锗将造成集成复杂度和潜在成品率降低。
一般用来制造绝缘体上应变Si/SiGe结构的其它方法包括晶片接合。具体地说，第一晶片接合方法包括接合驰豫硅锗到绝缘体上，接着进行应变Si/SiGe生长。这种第一晶片接合方法在美国专利No.6,524,935中有描述，并在图2(a)-(d)中示出。本方法开始于在第一硅衬底20上生长外延驰豫硅锗层21，如图2(a)所示。接下来，氢被注入到硅锗层21中以形成富氢缺陷层(没有示出)。硅锗层21的表面通过化学机械抛光(CMP)进行平滑。之后，第一衬底的表面被接合到包括体硅22和绝缘层23的第二衬底的表面，如图2(b)所示。具体地说，硅锗层21的平滑表面被接合到绝缘层23上，其典型地是二氧化硅。通过设置第一衬底的表面与第二衬底的表面相对实现将两个衬底接合在一起，产生保持两个衬底在一起的弱化学接合。热处理一般被用来接合晶片对以在连接界面加强化学接合。接合后，两个衬底在富氢缺陷层被分离，产生如图2(c)所示包括第二衬底22，绝缘层23和部分硅锗层21的结构。硅锗层21的顶表面在这个分离结构中可以通过CMP平滑。最后，在图2(d)中，应变硅层24在硅锗层21上外延生长。
这种晶片接合的方法使工艺变的复杂。在绝缘体上接合的硅锗一般太厚，因此需要在应变硅沉积之前将硅锗减薄，它不是一般的工艺。另外，在硅锗上沉积应变硅可以留下带有O或C残留物的不理想界面，其可以影响器件性能或成品率。
第二晶片接合方法包括直接接合应变Si/SiGe到绝缘体上。该第二晶片接合方法在美国专利No.6,603,156中有描述，并在图3(a)-3(e)中示出。本方法开始于在第一硅衬底30上生长驰豫硅锗层31，如图3(a)所示。应变硅层32之后在应变产生硅锗层31上形成，如图3(b)所示。之后，第一衬底被接合到包括体硅33和绝缘层34的第二衬底上，如图3(c)所示。具体地说，两个结构都被接合，以使绝缘层34位于应变硅层32和第二衬底33之间，并且应变硅层32直接接触绝缘层34，如图3(d)所示。初始应变产生层31之后被除去以暴露应变硅层32的表面并形成绝缘体上应变硅(SSOI)结构。应变产生层31可以通过CMP，晶片清洁(智能切割)，或化学蚀刻除去。优选对硅具有选择性的化学蚀刻工艺例如HHA(过氧化氢，氢氟酸，以及醋酸)，以使硅锗层31可以完全被除去，停止在应变硅层32上。
该第二晶片接合方法消除了减薄硅锗的步骤并通过在硅锗上生长应变硅保留界面，如第一晶片接合方法所要求。美国专利No.6,603,156还教导了在应变硅和绝缘体之间没有硅锗的结构很有用，因为硅锗一般使得CMOS工艺变复杂。然而，利用绝缘体上直接应变硅，硅的厚度由于应变层的临界厚度而受限制。例如，具有1％应变的应变硅会限制到厚度约100，此外，在高温工艺步骤中会在应变硅中形成缺陷。具有高应变硅的临界厚度更小。假设最近的CMOS技术要求对于SOI结构的各种硅厚度，现有技术中需要形成具有要求的总的Si/SiGe厚度而没有超过应变层的临界厚度的应变SOI或SGOI结构的方法。
发明内容
上面提到的用于形成绝缘体上应变Si/SiGe结构的现有技术的缺陷可以通过使用本发明中的方法得到改善，其中硅锗缓冲层被添加到应变层和绝缘体之间以达到要求的Si/SiGe总厚度而没有超过应变层的临界厚度。
具体地说，本发明旨在一种在绝缘层上形成应变Si1-yGey层的方法。本方法包括以下步骤：在第一晶体半导体衬底上形成驰豫Si1-xGex层；在所述驰豫Si1-xGex层上形成应变Si1-yGey层；在所述应变硅层上形成Si1-zGez层；在所述驰豫Si1-xGex层上形成富氢缺陷层；提供在其上具有绝缘层的第二晶体半导体衬底；将所述第一衬底上的所述Si1-zGez层的顶表面接合到所述第二衬底上的所述绝缘层；在所述富氢缺陷层上分离所述驰豫Si1-xGex层以形成包括以下的结构：具有所述绝缘层的所述第二衬底，所述绝缘层上的所述Si1-zGez层，所述Si1-zGez层上的所述应变Si1-yGey层，以及所述应变Si1-yGey层上的部分所述驰豫Si1-xGex层；并除去所述驰豫Si1-xGex层的所述部分。
附图说明
相信本发明的特征是新颖的，在所附的权利要求书中详细地阐明了本发明的基本特征。附图仅仅是为了说明的目的，并没有按比例画出。此外，在附图中类似标号代表类似特征。但是，通过参考附图的详细介绍可以更好的理解本发明自身的组织和操作方法，其中：
图1(a)-1(c)示出了使用热混合形成绝缘体上应变Si/SiGe结构的
现有技术方法；
图2(a)-(d)示出了使用第一晶片接合方法形成绝缘体上应变Si/SiGe结构的现有技术方法，该方法包括接合驰豫硅锗到绝缘体上并随后生长应变Si/SiGe；
图3(a)-(e)示出了使用第二晶片接合方法形成绝缘体上应变Si/SiGe结构的现有技术方法，该方法包括直接将应变Si/SiGe接合到绝缘体上；以及
图4(a)-(f)示出了形成绝缘体上应变Si/SiGe结构的本发明的方法的优选实施例。
具体实施方式
本发明将通过参考附图进行描述。在图中，结构的各方面被示出并示意性地以简洁的方式表示以更详尽地描述并示出本发明。例如，附图并没有按比例示出。此外，结构各方面的垂直截面图以矩形形状示出。然而，本领域的技术人员将意识到具有实际结构的这些方面将结合更小的特征。而且，本发明没有限制任何实际形状的结构。
本发明的方法的优选实施例在图4(a)-(f)中示出。本方法开始于在第一晶体半导体衬底40上形成驰豫Si1-xGex层41，如图4(a)所示。第一衬底40可以是任何适合在其上形成外延层的单晶材料。这样的合适单晶材料的实例包括Si，SiGe，SiGeC和SiC，优选Si。
层41的上表面应该基本上驰豫或完全驰豫。驰豫是由于如美国专利No.5,659,187中描述的修改Frank-Read机理，在此通过参考引入其公开。层41可以通过生长相对厚的梯度SiGe层来形成，随后形成总厚度大于1μm的恒定浓度SiGe层，其中SiGe完全或部分驰豫，随后通过CMP平滑。作为选择，层41可以通过生长具有约500到3000厚度的中等厚度SiGe层形成，随后如需要则进行He注入和退火和CMP平滑。
层41中锗的浓度x范围从约0.05到约1.0，并优选从约0.15到约0.40。
接着，在层41的顶表面上外延生长应变Si1-yGey层42，之后在应变层42的顶部生长Si1-zGez层43，如图4(b)所示。层42中锗的浓度y范围从0到0.05。层42中浓度y应该比层41中浓度x要小，这样层41的晶格常数就比层42要大，因此在双轴拉伸下形成应变层42。在优选实施例中，层42中的浓度y为零，这样层42是应变硅层。层42优选厚度约为50到约300。层42的厚度与膜中的应变有关。对于更高的应变，层42的厚度应该较小以避免在膜中形成缺陷。
Si1-zGez层43可以应变或未应变，取决于锗的浓度z和工艺需要。具体地说，浓度z的范围从约0.05到约1.0，更优选地从约0.10到约0.30，并可以比层42中的浓度y较小或较大。Si1-zGez层43的厚度可以选择，这样层42和43的总厚度就可满足具体CMOS技术的需要。在优选实施例中，层43的厚度可以从约50到约600，更优选地从100到约300。
Si1-zGez层43可以在应变Si1-yGey层42生长之后外延生长，优选不从外延室中取出晶片，这样Si1-zGez层43和应变Si1-yGey层42之间的界面被清洁。
接着，执行氢注入步骤以形成富氢缺陷层44，如图4(c)所示。更具体地说，层41经受离子轰击或氢离子注入，其中在约5×1016到约1×1017离子/cm2的剂量下在约10KeV到约200KeV的能量下进行注入。氢注入导致形成包括含氢SiGe点缺陷和在SiGe的主晶面上存在的平面微裂纹的富氢层44。选择氢离子的能量以在层41的顶表面下的层41中达到峰值剂量，优选深度从约100nm到1000nm。富氢缺陷层44将在氢的峰值剂量位置形成。
在形成富氢缺陷层44后，将包括层40，41，42和43的第一结构接合到包括层45，46的第二结构上，如图4(d)所示。更具体地说，第二结构包括衬底46和绝缘层45。对于衬底46合适的材料包括单晶硅，多晶硅，SiGe，GaAs和其它III-V半导体，其中优选单晶硅。绝缘层45由任何合适的材料形成，包括氧化硅(SiO2)，氮化硅(SiN)和氧化铝(Al2O3)，尽管可以使用其它电绝缘材料，包括氮氧化硅，氧化铪(HfO2)，氧化锆(ZrO2)和掺杂氧化铝。绝缘层45优选SiO2。尽管绝缘层45和衬底46的各厚度对于本发明通常不关键，但是约1μm的厚度对于绝缘层45合适。
可以使用任何合适的晶片接合技术将第一结构接合到第二结构。在晶片接合前，层43的顶表面优选使用化学机械抛光(CMP)工艺抛光以提供平滑的顶表面。该抛光可以在形成富氢缺陷层44之前或之后执行。之后图4(c)中示出的层43的顶表面被上下倒置并与层45的顶表面接触。在层43和45的表面之间的接合通过在约50℃到约500℃的温度下退火约2小时到约50小时加强。
之后在富氢缺陷层44处使用任何合适的技术分离层41，没有干扰在层43和45之间的机械接合。例如，层41可以通过优选在约200℃到约600℃的温度下的退火分成两部分。分离后，剩余结构包括衬底46，绝缘层45，Si1-zGez层43，应变Si1-yGey层42，以及部分驰豫Si1-xGex层41，如图4(e)所示。
此时可以在500℃到900℃的温度下进行可选的接合加强退火几秒(使用快速热退火)到3小时。该退火的目的是为了加强在连接界面处的接合并除去任何干扰随后可选择地除去层41的剩余部分的残留氢。
最后，使用任何合适的方法除去层41的剩余部分，优选使用可选择蚀刻例如使用HHA，在应变层42上停止。产生的结构，如图4(f)所示，包括衬底46，绝缘层45，Si1-zGez缓冲层43，以及应变Si1-yGey层42。在应变Si1-yGey层42和Si1-zGez缓冲层43之间的界面是清洁的，同时在相同外延步骤中生长两个膜。
本发明的工艺步骤与美国专利No.6,603,156中描述的方法相似，除了在晶片接合之前在应变Si1-yGey层42的顶部具有Si1-zGez层43。结果，获得与在美国专利No.6,524,935中公开的相似的绝缘体上SiGe上驰豫Si/SiGe结构，但不需要特殊的SiGe减薄并不会污染应变层42和下面43之间的界面。
尽管通过具体优选实施例和其它可选实施例具体描述了本发明，但是明显的是，通过上述描述，许多替换、修改和变型对于本领域的技术人员来说是显而易见的。因此，所附的权利要求书旨在包含落入本发明的真正范围和精神内的所有这些替换、修改和变型。
工业适用性
本发明对于制造包括应变硅或硅锗(Si/SiGe)层的集成电路(IC)结构很有用。
Claims (20)
1.一种在绝缘层上形成应变Si1-yGey层的方法，所述方法包括以下步骤：
提供在其上具有驰豫Si1-xGex层(41)的第一衬底(40)；
在所述驰豫Si1-xGex层(41)上形成应变Si1-yGey层(42)；
在所述应变硅层(42)上形成Si1-zGez层(43)；
在所述驰豫Si1-xGex层(41)上形成缺陷层(44)；
提供在其上具有绝缘层(45)的第二衬底(46)；
将所述第一衬底上的所述Si1-zGEz层(43)的顶表面接合到所述第二衬底(46)上的所述绝缘层(45)；以及
在所述缺陷层(44)处分离所述驰豫Si1-xGex层(43)以形成包括以下的结构：具有所述绝缘层(45)的所述第二衬底(46)，在所述绝缘层(45)上的所述Si1-zGez层(43)，在所述Si1-zGez层(43)上的所述应变Si1-yGey层(42)，以及在所述应变Si1-yGey层(42)上的部分所述驰豫Si1-xGex层。
2.根据权利要求1的方法，其中所述第一衬底(40)包括选自Si，SiGe，SiGeC和SiC的材料。
3.根据权利要求1的方法，其中所述驰豫Si1-xGex层(41)通过包括以下步骤的方法形成：
生长梯度SiGe层；
在所述梯度SiGe层上生长恒定浓度SiGe层；以及
使用化学机械抛光平滑所述恒定浓度SiGe层。
4.根据权利要求1的方法，其中所述驰豫Si1-xGex层(41)通过包括以下步骤的方法形成：
生长SiGe层；
将He注入到所述SiGe层；以及
退火所述SiGe层。
5.根据权利要求1的方法，其中所述驰豫Si1-xGex层(41)具有约0.05到约1.0的Ge浓度x。
6.根据权利要求5的方法，其中所述驰豫Si1-xGex层(41)具有约0.15到约0.40的Ge浓度x。
7.根据权利要求1的方法，其中所述应变Si1-yGey层(42)是外延生长。
8.根据权利要求1的方法，其中所述应变Si1-yGey层(42)具有0到0.05的Ge浓度y。
9.根据权利要求8的方法，其中所述应变Si1-yGey层(42)具有0的Ge浓度y。
10.根据权利要求1的方法，其中所述Ge浓度y比所述Ge浓度x少。
11.根据权利要求1的方法，其中所述Si1-zGez层(43)是外延生长。
12.根据权利要求1的方法，其中所述Si1-zGez层(43)具有约0.05到约1.0的Ge浓度z。
13.根据权利要求12的方法，其中所述Si1-zGez层(43)具有约0.10到约0.30的Ge浓度z。
14.根据权利要求1的方法，其中所述缺陷层(44)通过将氢离子注入到所述驰豫Si1-xGex层(41)中形成。
15.根据权利要求1的方法，其中所述第二衬底(46)包括选自单晶硅，多晶硅，SiGe和GaAs的材料。
16.根据权利要求1的方法，其中所述绝缘层(45)包括选自氧化硅，氮化硅，氧化铝，氮氧化硅，氧化铪，氧化锆和掺杂氧化铝的材料。
17.根据权利要求1的方法，还包括在所述接合步骤之前，抛光所述Si1-zGez层(43)的顶表面的步骤。
18.根据权利要求1的方法，其中通过包括以下步骤的方法将所述Si1-zGez层(43)的所述顶表面接合到所述绝缘层(45)：
在约50℃到约500℃的温度下退火约2小时到约50小时。
19.根据权利要求1的方法，其中通过包括以下步骤的方法将所述驰豫Si1-xGex层(41)在所述缺陷层(44)处分离：
在约200℃到约600℃的温度下退火。
20.根据权利要求1的方法，还包括通过以下步骤除去所述驰豫Si1-xGex层(41)的所述部分的步骤：
使用过氧化氢，氢氟酸和醋酸进行蚀刻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/710,255 US6893936B1 (en) | 2004-06-29 | 2004-06-29 | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer |
| US10/710,255 | 2004-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1954421A true CN1954421A (zh) | 2007-04-25 |
Family
ID=34573464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005800153595A Pending CN1954421A (zh) | 2004-06-29 | 2005-02-16 | 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6893936B1 (zh) |
| EP (1) | EP1779422A4 (zh) |
| JP (1) | JP2008505482A (zh) |
| KR (1) | KR20070032649A (zh) |
| CN (1) | CN1954421A (zh) |
| TW (1) | TWI348200B (zh) |
| WO (1) | WO2006011912A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012000284A1 (zh) * | 2010-06-29 | 2012-01-05 | 清华大学 | 一种具有在绝缘衬底上形成高ge应变层的半导体结构及其制造方法 |
| CN102315246A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院上海硅酸盐研究所 | 一种弛豫SiGe虚拟衬底及其制备方法 |
| CN103165512A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种超薄绝缘体上半导体材料及其制备方法 |
| CN103165511A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种制备goi的方法 |
| CN104835844A (zh) * | 2013-11-26 | 2015-08-12 | 三星电子株式会社 | 鳍式场效应晶体管半导体装置及其制造方法 |
| CN107667416A (zh) * | 2015-06-01 | 2018-02-06 | 太阳能爱迪生半导体有限公司 | 制造绝缘体上半导体的方法 |
| CN114000121A (zh) * | 2022-01-05 | 2022-02-01 | 武汉大学 | 一种基于mbe法的应变金刚石生长掺杂方法及外延结构 |
| CN114000120A (zh) * | 2022-01-05 | 2022-02-01 | 武汉大学 | 一种基于cvd法的应变金刚石生长掺杂方法 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9618897D0 (en) | 1996-09-10 | 1996-10-23 | Bio Rad Micromeasurements Ltd | Micro defects in silicon wafers |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| GB0308182D0 (en) * | 2003-04-09 | 2003-05-14 | Aoti Operating Co Inc | Detection method and apparatus |
| US7259084B2 (en) * | 2003-07-28 | 2007-08-21 | National Chiao-Tung University | Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer |
| FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7495266B2 (en) * | 2004-06-16 | 2009-02-24 | Massachusetts Institute Of Technology | Strained silicon-on-silicon by wafer bonding and layer transfer |
| DE102004062290A1 (de) * | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips |
| US20070000434A1 (en) * | 2005-06-30 | 2007-01-04 | Accent Optical Technologies, Inc. | Apparatuses and methods for detecting defects in semiconductor workpieces |
| US20070010070A1 (en) * | 2005-07-05 | 2007-01-11 | International Business Machines Corporation | Fabrication of strained semiconductor-on-insulator (ssoi) structures by using strained insulating layers |
| TWI439684B (zh) * | 2005-07-06 | 2014-06-01 | Nanometrics Inc | 具自晶圓或其他工件特定材料層所發射光致發光信號優先偵測之光致發光成像 |
| TWI391645B (zh) * | 2005-07-06 | 2013-04-01 | Nanometrics Inc | 晶圓或其他工作表面下污染物及缺陷非接觸測量之差分波長光致發光 |
| US20070008526A1 (en) * | 2005-07-08 | 2007-01-11 | Andrzej Buczkowski | Apparatus and method for non-contact assessment of a constituent in semiconductor workpieces |
| FR2889887B1 (fr) * | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| DE102005051332B4 (de) * | 2005-10-25 | 2007-08-30 | Infineon Technologies Ag | Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils |
| FR2893446B1 (fr) * | 2005-11-16 | 2008-02-15 | Soitec Silicon Insulator Techn | TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE |
| US7656049B2 (en) * | 2005-12-22 | 2010-02-02 | Micron Technology, Inc. | CMOS device with asymmetric gate strain |
| US20070176119A1 (en) * | 2006-01-30 | 2007-08-02 | Accent Optical Technologies, Inc. | Apparatuses and methods for analyzing semiconductor workpieces |
| US7494856B2 (en) * | 2006-03-30 | 2009-02-24 | Freescale Semiconductor, Inc. | Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor |
| DE102006019934B4 (de) | 2006-04-28 | 2009-10-29 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Ausbildung eines Feldeffekttransistors |
| US7897493B2 (en) * | 2006-12-08 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inducement of strain in a semiconductor layer |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| CN100447950C (zh) * | 2007-01-26 | 2008-12-31 | 厦门大学 | 低位错密度锗硅虚衬底的制备方法 |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7524740B1 (en) | 2008-04-24 | 2009-04-28 | International Business Machines Corporation | Localized strain relaxation for strained Si directly on insulator |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| JP5747401B2 (ja) | 2009-09-04 | 2015-07-15 | 住友化学株式会社 | 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法 |
| RU2014107762A (ru) * | 2011-08-01 | 2015-09-10 | Басф Се | СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ УСТРОЙСТВ, ВКЛЮЧАЮЩИЙ ХИМИКО-МЕХАНИЧЕСКОЕ ПОЛИРОВАНИЕ ЭЛЕМЕНТАРНОГО ГЕРМАНИЯ И/ИЛИ МАТЕРИАЛА НА ОСНОВЕ Si1-xGex В ПРИСУТСТВИИ ХМП КОМПОЗИЦИИ, ОБЛАДАЮЩЕЙ ЗНАЧЕНИЕМ pH ОТ 3,0 ДО 5,5 |
| CN102427068B (zh) * | 2011-12-02 | 2014-06-18 | 中国科学院上海微系统与信息技术研究所 | 单片集成具有晶格失配的晶体模板及其制作方法 |
| TWI457985B (zh) * | 2011-12-22 | 2014-10-21 | Nat Inst Chung Shan Science & Technology | Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof |
| US8518807B1 (en) | 2012-06-22 | 2013-08-27 | International Business Machines Corporation | Radiation hardened SOI structure and method of making same |
| KR101381056B1 (ko) * | 2012-11-29 | 2014-04-14 | 주식회사 시지트로닉스 | Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법 |
| US9343303B2 (en) * | 2014-03-20 | 2016-05-17 | Samsung Electronics Co., Ltd. | Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices |
| WO2016109502A1 (en) * | 2014-12-31 | 2016-07-07 | Sunedison Semiconductor Limited | Preparation of silicon-germanium-on-insulator structures |
| KR102257423B1 (ko) | 2015-01-23 | 2021-05-31 | 삼성전자주식회사 | 반도체 기판 및 이를 포함하는 반도체 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| US6633066B1 (en) * | 2000-01-07 | 2003-10-14 | Samsung Electronics Co., Ltd. | CMOS integrated circuit devices and substrates having unstrained silicon active layers |
| US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
| US6524935B1 (en) | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
| US6603156B2 (en) | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| FR2842349B1 (fr) * | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| FR2844634B1 (fr) * | 2002-09-18 | 2005-05-27 | Soitec Silicon On Insulator | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon |
| US6812116B2 (en) * | 2002-12-13 | 2004-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance |
-
2004
- 2004-06-29 US US10/710,255 patent/US6893936B1/en not_active Expired - Fee Related
-
2005
- 2005-02-16 WO PCT/US2005/005085 patent/WO2006011912A1/en active Application Filing
- 2005-02-16 KR KR1020067023687A patent/KR20070032649A/ko not_active Application Discontinuation
- 2005-02-16 JP JP2007519189A patent/JP2008505482A/ja active Pending
- 2005-02-16 CN CNA2005800153595A patent/CN1954421A/zh active Pending
- 2005-02-16 EP EP05713741A patent/EP1779422A4/en not_active Withdrawn
- 2005-06-03 TW TW094118434A patent/TWI348200B/zh not_active IP Right Cessation
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8440550B2 (en) | 2010-06-29 | 2013-05-14 | Tsinghua University | Method for forming strained layer with high Ge content on substrate and semiconductor structure |
| WO2012000284A1 (zh) * | 2010-06-29 | 2012-01-05 | 清华大学 | 一种具有在绝缘衬底上形成高ge应变层的半导体结构及其制造方法 |
| CN102315246A (zh) * | 2010-06-30 | 2012-01-11 | 中国科学院上海硅酸盐研究所 | 一种弛豫SiGe虚拟衬底及其制备方法 |
| CN102315246B (zh) * | 2010-06-30 | 2013-03-13 | 中国科学院上海硅酸盐研究所 | 一种弛豫SiGe虚拟衬底及其制备方法 |
| CN103165512A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种超薄绝缘体上半导体材料及其制备方法 |
| CN103165511A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种制备goi的方法 |
| CN103165511B (zh) * | 2011-12-14 | 2015-07-22 | 中国科学院上海微系统与信息技术研究所 | 一种制备goi的方法 |
| CN104835844B (zh) * | 2013-11-26 | 2019-10-18 | 三星电子株式会社 | 鳍式场效应晶体管半导体装置及其制造方法 |
| CN104835844A (zh) * | 2013-11-26 | 2015-08-12 | 三星电子株式会社 | 鳍式场效应晶体管半导体装置及其制造方法 |
| CN107667416A (zh) * | 2015-06-01 | 2018-02-06 | 太阳能爱迪生半导体有限公司 | 制造绝缘体上半导体的方法 |
| CN107667416B (zh) * | 2015-06-01 | 2021-08-31 | 环球晶圆股份有限公司 | 制造绝缘体上半导体的方法 |
| CN114000121A (zh) * | 2022-01-05 | 2022-02-01 | 武汉大学 | 一种基于mbe法的应变金刚石生长掺杂方法及外延结构 |
| CN114000120A (zh) * | 2022-01-05 | 2022-02-01 | 武汉大学 | 一种基于cvd法的应变金刚石生长掺杂方法 |
| CN114000121B (zh) * | 2022-01-05 | 2022-03-15 | 武汉大学 | 一种基于mbe法的应变金刚石生长掺杂方法及外延结构 |
| CN114000120B (zh) * | 2022-01-05 | 2022-03-15 | 武汉大学 | 一种基于cvd法的应变金刚石生长掺杂方法 |
| US11519097B1 (en) | 2022-01-05 | 2022-12-06 | Wuhan University | Strained diamond growing and doping method based on chemical vapor deposition (CVD) method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200601420A (en) | 2006-01-01 |
| JP2008505482A (ja) | 2008-02-21 |
| EP1779422A1 (en) | 2007-05-02 |
| US6893936B1 (en) | 2005-05-17 |
| KR20070032649A (ko) | 2007-03-22 |
| EP1779422A4 (en) | 2007-08-01 |
| TWI348200B (en) | 2011-09-01 |
| WO2006011912A1 (en) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1954421A (zh) | 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法 | |
| CN100461446C (zh) | 在拉伸应变绝缘体上SiGe上的应变SiMOSFET | |
| CN100378917C (zh) | 制造应变含硅混合衬底的方法以及含硅混合衬底 | |
| Celler et al. | Frontiers of silicon-on-insulator | |
| CN100456424C (zh) | 绝缘体上sige衬底及其形成方法 | |
| Feng et al. | Integration of germanium-on-insulator and silicon MOSFETs on a silicon substrate | |
| US7023057B2 (en) | CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding | |
| CA2501580C (en) | Method of forming strained silicon on insulator (ssoi) and structures formed thereby | |
| CN100416765C (zh) | 用晶片接合的方法来制造半导体-电介质-半导体器件结构 | |
| CN101106072B (zh) | 直接接合电子学、光学或光电子学使用的两个基板的方法 | |
| US7037806B1 (en) | Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride | |
| TW200427085A (en) | Strained transistor formed by isolation material having different thermal coefficient with the substrate | |
| KR20050044643A (ko) | 접합 웨이퍼 및 접합 웨이퍼의 제조방법 | |
| US20080261055A1 (en) | Preparation of high quality strained-semiconductor directly-on-insulator substrates | |
| TW200418131A (en) | Strained semiconductor on insulator substrate and method of forming the same | |
| CN1691350A (zh) | 在体硅和soi mos器件中制造无位错应力沟道的结构和方法 | |
| KR20080068870A (ko) | 기판에 결합된 게르마늄층의 처리 | |
| JPH11145438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP2010535419A (ja) | 超薄膜単結晶半導体ｔｆｔとその製造処理 | |
| TW200414542A (en) | Semiconductor device | |
| TWI226704B (en) | MOSFET device with a strained channel | |
| JP2004128254A (ja) | 半導体装置 | |
| CN101604631A (zh) | 一种具有绝缘埋层的半导体衬底的制备方法 | |
| Ohoka et al. | A wafer bonded SOI structure for intelligent power ICs | |
| CN101093797A (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20070425 |