CN102593057B - 具有埋入掺杂层的完全耗尽soi器件 - Google Patents

具有埋入掺杂层的完全耗尽soi器件 Download PDF

Info

Publication number
CN102593057B
CN102593057B CN201110397426.1A CN201110397426A CN102593057B CN 102593057 B CN102593057 B CN 102593057B CN 201110397426 A CN201110397426 A CN 201110397426A CN 102593057 B CN102593057 B CN 102593057B
Authority
CN
China
Prior art keywords
area
layer
doped layer
transistor
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110397426.1A
Other languages
English (en)
Other versions
CN102593057A (zh
Inventor
G·恩德斯
W·舍恩莱因
F·霍夫曼
C·梅热
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102593057A publication Critical patent/CN102593057A/zh
Application granted granted Critical
Publication of CN102593057B publication Critical patent/CN102593057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及具有埋入掺杂层的完全耗尽SOI器件。本发明还涉及用于制造半导体器件的方法，包括：提供第一衬底；在第一衬底的表面区域中形成掺杂层；在掺杂层上形成埋入氧化物层并且在埋入氧化物层上形成半导体层，以获得SeOI晶片；从SeOI晶片的第一区域去除埋入氧化物层和半导体层，同时在SeOI晶片的第二区域中保留埋入氧化物层和半导体层；在第二区域中形成上部晶体管；在第一区域中形成下部晶体管，特别是凹沟道阵列晶体管，其中在第二区域中形成p沟道和/或n沟道晶体管包括在掺杂层中或者由掺杂层形成背栅，在第一区域中形成晶体管、特别是凹沟道阵列晶体管包括在掺杂层中或者由掺杂层形成源极和漏极区域。

Description

具有埋入掺杂层的完全耗尽SOI器件
技术领域
本发明涉及完全耗尽SOI器件，特别涉及完全耗尽双栅SOI晶体管和DRAM器件。
背景技术
在当今和未来的半导体制造中，例如在互补金属氧化物半导体(CMOS)技术的情况下，绝缘体上半导体(SeOI)，特别是绝缘体上硅(SOI)半导体器件受到越来越多的关注。
MOS晶体管，无论所考虑的是n沟道晶体管还是p沟道晶体管，都包括所谓的pn结，pn结是由高掺杂的漏极区域和源极区域与位于漏极区域和源极区域之间的相反掺杂或弱掺杂的沟道区域的交界形成的。通过栅极电极来控制沟道区域的导电性，即导电沟道的驱动电流能力(drive current capability)，栅极电极形成在沟道区域附近，并且通过薄绝缘层与沟道区域隔开。
近来，在本领域中引入了多栅晶体管，特别是双栅晶体管。与具有单一栅极的晶体管相比，由于相对轻掺杂的沟道区域，双栅晶体管表现出更高的导通电流(on-current)、更低的截止电流(off-current)、更好的亚阈值摆幅和更低的阈值电压变化。双栅晶体管优选地是在具有薄埋入氧化物和高掺杂背板(back plane)(层)的完全耗尽SOI结构中实现的。双栅晶体管是DRAM器件的核心电路和外围电路的一部分。
但是，在本领域中，由于用于形成背板而使用的高剂量注入，具有高掺杂背板的完全耗尽双栅SOI晶体管的制造方法是复杂的，并且可能导致SOI区域内的损坏。通常通过经由SOI层和埋入氧化物层注入来形成掺杂背板。但是，由背板注入引起的有源层中的掺杂剂污染造成阈值电压的更大变化。所选择的掺杂率越高，产生的阈值电压的变化也越高。此外，由于在本领域中，为了形成背栅，需要相对较高的掺杂能量，因此造成深度延伸的掺杂区域。这严重地影响了器件的小型化。
鉴于这一点，本发明潜在的问题是提供一种较不复杂并且能够避免上述问题的用于制造完全耗尽SOI器件的方法以及通过这种方法获得的器件。本发明潜在的特殊问题是提供一种适合于制造完全耗尽SOI器件的绝缘体上半导体(SeOI)晶片以及能够避免上述缺点的这种器件。
发明内容
为了达到上述目的，提供一种用于制造半导体器件的方法，包括：
提供第一衬底；
在所述第一衬底的表面区域中(在所述第一衬底的上部区域中或者所述第一衬底的顶部上)设置(形成)掺杂层；
在所述掺杂层上设置(形成)埋入氧化物层；
在所述埋入氧化物层上设置(形成)半导体层，以获得SeOI晶片；
从所述SeOI晶片的第一区域去除所述埋入氧化物层和所述半导体层，同时在所述SeOI晶片的第二区域中保留所述埋入氧化物层和所述半导体层；
在所述第二区域中形成上部晶体管(例如p沟道或n沟道晶体管)；
在所述第一区域中形成下部晶体管，特别是凹沟道阵列晶体管；
其中
在所述第二区域中形成上部晶体管包括在所述掺杂层中或者由所述掺杂层形成所述晶体管的背栅；以及
在所述第一区域中形成下部晶体管、特别是凹沟道阵列晶体管包括在所述掺杂层中或者由所述掺杂层形成所述晶体管的源极区域和漏极区域。
根据本发明的方法，不需要通过半导体层和/或埋入氧化物层来进行用于形成第一区域中的晶体管的源极/漏极区域的掺杂。特别地，通过掺杂层的厚度，可以精确地确定第一区域中的晶体管的源极/漏极区域的延伸。此外，同一(埋入)掺杂层的部分既可以用于形成第二区域中的一个或多个晶体管的背栅，又可以用于形成第一区域中的晶体管的源极/漏极区域，从而简化整体的制造过程。第一区域可以代表DRAM器件的存储器单元区域，第二区域可以代表DRAM器件的核心区域或外围电路的区域。
该方法可以进一步包括：提供第二衬底；在所述第二衬底上形成所述半导体层；在所述半导体层和/或所述掺杂层上形成所述埋入氧化物层；通过所述埋入氧化物层来键合所述第一衬底和所述第二衬底；以及分离所述第二衬底。因此，可以通过晶片转移技术来获得SeOI晶片。通过氧化物层来帮助晶片转移。通过第二衬底上形成的半导体层上所形成的氧化物层与第一衬底上所形成的氧化物层的组合，其中这种组合是从键合过程得到的，可以形成所得到的SeOI晶片的埋入氧化物层。或者，通过只形成在半导体层上或者只形成在衬底上的氧化物层来帮助键合。例如可以根据技术来执行晶片转移。
在上文所描述的实施例中，形成所述掺杂层的步骤可以包括通过注入合适的掺杂剂来掺杂所述第一衬底的表面区域。在这种情况下，应注意的是，例如可以通过半导体层或者通过埋入氧化物层或者通过半导体层和埋入氧化物层来执行掺杂。或者，形成所述掺杂层的步骤可以包括在所述第一衬底的表面上形成、特别是外延生长所述掺杂层。例如，可以在多晶硅第一衬底上生长在生长过程中或者在生长过程之后注入掺杂剂的单晶硅层来作为掺杂层。
在上文所描述的实施例中，所述半导体层可以是硅层，特别是单晶硅层。可以在所述第一衬底上形成的掺杂层上外延生长所述硅层。优选的可以是，在其上外延生长所述硅层的第一衬底上提供种子层。根据一个实施例，就浓度而言，所述掺杂层的掺杂是n(p)掺杂层，特别是n+(p+)掺杂层。掺杂剂可以是难熔金属(refractory metal)。掺杂剂可以选自于Co、Ni、Ti、Mo、W或Ta。
在上文所描述的示例中，从所述SeOI晶片的第一区域去除所述埋入氧化物层和所述半导体层的步骤可以包括：
可选地，在所述第一区域和所述第二区域中的半导体层上形成氧化物层；
在所述第一区域和所述第二区域中的氧化物层上形成掩膜层；
在所述第二区域中的掩膜层上形成光刻胶(photoresist)并且暴露所述第一区域；
基于图案化的光刻胶来去除所述第一区域中的掩膜层、可选地形成的氧化物层和半导体层；
去除所述光刻胶层；
去除所述第二区域中的掩膜层；
去除所述第二区域中的氧化物层；以及
去除所述第一区域中的埋入氧化物层；其中
在去除所述第二区域中的掩膜层之后去除所述第一区域中的埋入氧化物层。
制造步骤的这种特殊顺序导致在工艺流程方面以有效的方式可靠地、无损坏地去除第一区域中的埋入氧化物层和半导体层。半导体器件的制造可以进一步包括：
在所述第二区域中形成沟槽，以将形成p沟道晶体管的区域与形成n沟道晶体管的区域分隔开；
形成分隔所述第一区域与所述第二区域的沟槽；
形成所述第一区域的p阱区域和n阱区域；以及
在所述第一区域中形成凹沟道阵列晶体管沟槽，从而所述凹沟道阵列晶体管沟槽延伸到在所述第一区域中的掺杂层的下方所形成的p阱区域中。
所述第二区域中的沟槽可以被隔离材料(氧化物)完全填充，以便形成浅沟槽隔离，或者可以被填充到埋入氧化物层的水平，从而提供凸台隔离。
通过注入形成所述第一区域中的p阱区域和n阱区域。此处，不需要通过SOI晶片的埋入氧化物和半导体层的注入。通过经由RCAT沟槽进一步注入掺杂剂，可以容易地调节根据本发明的实施例在第一区域中所要形成的存储器单元阵列的阈值电压。因此，根据此处所公开的方法，可以以非常有效且能够避免损坏的方式，将第一区域中的RCAT的形成整合到用于DRAM的核心和外围电路的p/n沟道晶体管的制造当中。
此外，在上文所描述的示例中，形成所述第一区域中的晶体管的源极和漏极区域不需要进一步在所述掺杂层中注入掺杂剂。在这种情况下，在完成SeOI晶片之前，当在衬底上形成掺杂层时，掺杂层已经提供了必要的掺杂率。从而不需要额外地沉积和去除掺杂剂掩膜层，源极/漏极的形成不导致损坏。或者，形成所述第一区域中的晶体管的源极和漏极区域可以包括在所述掺杂层中注入掺杂剂以调节掺杂分布。
根据一个实施例，在与所述第一区域和所述第二区域中所形成的晶体管的栅极结构相邻的半导体层上、特别是硅层上形成(特别是通过外延生长)额外的掺杂硅层，以便形成升高的(部分高于栅极电解质的水平)源极和漏极区域，如果这是优选的话。因此，在这种情况下所得到的升高的源极和漏极区域分别包括第二区域中的额外的掺杂硅层和半导体层以及第二区域中的额外的掺杂硅层和掺杂层。
本文还提供一种绝缘体上半导体晶片，即SeOI晶片，特别是SOI晶片，包括：
衬底；
掺杂层，所述掺杂层形成在所述衬底的表面的区域中；
埋入氧化物层，所述埋入氧化物层仅设置在所述掺杂层的一部分上；以及
半导体层，所述半导体层设置在所述掺杂层的一部分上所设置的埋入氧化物层上，以获得SeOI晶片。
这种晶片十分适合于形成一种DRAM器件，所述DRAM器件包括形成所述半导体层和所述埋入氧化物层的区域中的p沟道和/或n沟道晶体管，其中在所述晶片的没有提供半导体层和埋入氧化物层的区域中形成用于存储器单元阵列的凹沟道阵列晶体管，从而所述(埋入)掺杂层可以提供用于所述p沟道和/或n沟道晶体管的背栅并且至少部分地提供用于所述凹沟道阵列晶体管的源极/漏极区域。
在上文所描述的SeOI晶片中，所述衬底和所述半导体层可以由硅构成或者包括硅，所述掺杂层可以包括难熔金属。特别地，所述掺杂层可以包括Co、Ni、Ti、Mo、W或Ta作为掺杂剂。
附图说明
将参考附图描述本发明的其他特征和优点。在该描述中，参考了意在显示本发明的优选实施例的附图。应理解，这些实施例不代表本发明的全部范围。
图1显示了用于制造根据本发明的半导体器件的方法的示例，该半导体器件中形成了包括埋入掺杂层的SOI结构。
图2a至图2e显示了根据本发明的示例的DRAM器件的制造，其基于图1所示的SOI晶片。
具体实施方式
图1中显示了包括埋入掺杂层的SOI结构的制造方法。提供施主硅衬底1。接下来，在施主硅衬底1上生长硅层2。可选地，在用于生长硅层2的施主硅衬底1上形成种子层(未显示)。然后，在硅层2上形成(二)氧化硅层3。
另一方面，提供硅衬底4，用于获得SOI结构。在硅衬底4的区域中或者在硅衬底4的上表面上形成掺杂层5。根据一个示例，执行硅衬底4的上部的n+掺杂，从而产生掺杂层5。根据另一示例，在硅衬底4上外延(epitactically)生长掺杂硅层5，特别是n+掺杂硅层。然后，在掺杂层5上形成(二)氧化硅层6。在晶片转移过程中，将硅层2上形成的氧化物层3和掺杂层5上形成的氧化物层6互相键合，并且去除施主衬底1。得到包括衬底4、埋入掺杂层5、在键合过程中由氧化物层3和氧化物层6的组合所产生的埋入氧化物层7以及硅层2的结构。
随后，在第一区域上去除硅层2和埋入氧化物层7，同时在第二区域上保留硅层2和埋入氧化物层7，从而产生SOI晶片10。可以如下文所述来执行去除。在硅层2上生长垫氧化物(pad oxide)，并在垫氧化物上形成硬掩膜层，例如氮化物层。然后，在硬掩膜层上形成光刻胶，并使光刻胶图案化以在第一区域中暴露硬掩膜层。然后，在第一区域中蚀刻硬掩膜、下方垫氧化物以及硅层2。随后，剥去光刻胶，去除氮化物，并且去除第一区域中包括埋入氧化物层7在内的全部暴露氧化物。图1中所显示的由此获得的SOI晶片10适合于完全耗尽多(双)栅SOI FET以及DRAM器件的制造。
接下来，参考图2a至图2e来描述根据本发明的示例的DRAM器件的制造。由图1中所显示的SOI晶片10给出起始点。在第一区域中的掺杂层5的暴露部分上以及第二区域中的硅层上形成垫氧化物11和诸如氮化物层的硬掩膜层12。图2a中显示了所得到的结构。表示了三个有源区域，其中一个区域中将形成n沟道FET，一个区域中将形成p沟道FET，还有一个区域中将形成存储器单元阵列。n沟道FET和p沟道FET的区域包括硅层2和埋入氧化物层7以及垫氧化物11和垫氮化物12。存储器单元阵列包括垫氧化物11和垫氮化物12，但是没有硅层2和埋入氧化物层7。
通过光刻处理，随后形成分隔三个不同的有源区域的沟槽。详细地讲，在垫氮化物上形成图案化的光刻胶以蚀刻沟槽区域中的氮化物，在去除光刻胶之后，蚀刻硅以形成沟槽。接下来，在沟槽中后续形成沟槽氧化物衬垫(liner)和沟槽氮化物衬垫，然后，用氧化物材料填充沟槽。在退火和化学机械抛光以及氮化物和氧化物的蚀刻之后，获得图2b所示的结构。沟槽13分别将n沟道FET的有源区域与p沟道FET的有源区域以及p沟道FET的有源区域与存储器单元阵列的有源区域隔开。沟槽13中填充有上述沟槽氧化物衬垫14和沟槽氮化物衬垫15以及沟槽填充氧化物16。要注意的是，将n沟道FET的有源区域与p沟道FET的有源区域隔开的沟槽可以被完全填充，以提供浅沟槽隔离，或者也可以仅仅从上到下地填充有埋入氧化物层7，以便提供凸台隔离。
接下来，在如图2b所示的整个结构上方形成遮蔽氧化物(未显示)，在存储器单元阵列的区域中，通过注入形成下部n阱区域和上部p阱区域。在存储器单元阵列的区域中，必须形成凹沟道阵列晶体管(recessed channel array transistor，RCAT)。在包括沉积平坦化氧化物及其化学机械平坦化的平坦化步骤之后，形成氮化物硬掩膜和大致图案化的光刻胶，以在存储器单元阵列的区域中蚀刻RCAT沟槽。在蚀刻的RCAT沟槽中形成氧化物。通过RCAT沟槽在p阱区域中执行用于调节阈值电压和栅极氧化物的种类的注入。在RCAT沟槽以及n沟道FET和p沟道FET的区域中形成不同厚度的栅极氧化物。图2c中显示了所得到的结构。可以看出，RCAT沟槽17部分形成为延伸到在n阱区域19上方所形成的p阱区域18中。在p阱区域18内，形成用于调节阈值电压的注入区域20和用于调节栅极氧化物的注入区域21。在n沟道FET的区域中形成相对较厚的栅极氧化物22’，在p沟道FET的区域中形成相对较薄的栅极氧化物22”。或者，栅极氧化物22’和栅极氧化物22”都可以形成得相对较薄或者相对较厚，或者栅极氧化物22”可以形成得比栅极氧化物22’厚。在RCAT沟槽17中形成另一栅极氧化物22”’。可以执行栅极氧化物硝化和栅极氧化物退火。
如图2d所示形成n沟道FET和p沟道FET的区域以及存储器单元阵列的区域中的栅极电极结构。在所显示的示例中，栅极结构包括由TiN制成的层23、由多晶硅制成的层24、W阻挡层25和氮化物层26。所显示的栅极结构是通过现有技术中已知的各个层的沉积和光刻处理得到的。在图2d所示的结构上沉积氮化物层，在与各个栅极结构相邻的n沟道FET和p沟道FET的区域中注入轻掺杂漏极区域。在蚀刻之后，在n沟道FET和p沟道FET的区域中的栅极结构上方的氮化物层上方形成侧壁间隔氧化物(sidewall spacer oxide)，以便获得氧化物侧壁间隔，沉积另一氮化物层并且将其蚀刻以在n沟道FET和p沟道FET的区域中的栅极结构上方以及存储器单元阵列的区域中的栅极结构上方形成氮化物侧壁间隔。
回蚀(etch back)存储器单元阵列的区域中的埋入掺杂区域5的表面上的氧化物和n沟道FET和p沟道FET的区域中的硅层2上的氧化物，并且通过选择性外延生长在因此而暴露的表面上形成硅，并在n沟道FET和p沟道FET的区域中的外延生长的硅以及下方硅层2中并且可选地在存储器单元阵列的区域中的下方埋入注入层5中分别注入掺杂剂。但是，优选地，可以调节掺杂层5中的掺杂浓度，以使RCAT不需要经由外延硅(epi silicon)注入的大量掺杂。图2e中显示了所得到的结构。如该图所示，n沟道FET和p沟道FET的区域中的栅极结构包括包含氧化物和氮化物的侧壁间隔27。存储器单元阵列的区域中的栅极结构包括由氮化物制成的侧壁间隔28。邻近所有的栅极结构形成外延硅29并且对外延硅29进行掺杂，以便形成源极/漏极区域。可以在外延结构的生长之后或者在其生长过程中通过注入来执行外延结构的掺杂。
从根据本发明的实施例的图2a至图2e的描述可以看出，在SOI晶片中形成埋入薄高掺杂n层5，该SOI晶片一方面可以在DRAM器件的核心和外围电路中用作背栅层，另一方面可以用于存储器单元区域中的RCAT的高掺杂的源极和漏极区域。已经描述了p掺杂衬底中的n+背板的提供，但是可以容易地理解，本发明也覆盖提供n掺杂衬底中的p+背板的p掺杂层。
上文所讨论的所有实施例都不作为限制，而是作为显示本发明的特征和优点的示例。要理解的是，也可以以不同的方式组合上文所描述的一些或全部特征。

Claims (11)

1.一种用于制造半导体器件的方法，包括：
提供第一衬底；
在所述第一衬底的表面区域中设置掺杂层；
在所述掺杂层上设置埋入氧化物层；
在所述埋入氧化物层上设置半导体层，以获得绝缘体上半导体晶片；
从所述绝缘体上半导体晶片的第一区域去除所述埋入氧化物层和所述半导体层，同时在所述绝缘体上半导体晶片的第二区域中保留所述埋入氧化物层和所述半导体层；
形成分隔所述第一区域与所述第二区域的沟槽，所述沟槽比所述掺杂层延伸更深；
在所述第二区域中形成上部晶体管；
在所述第一区域中形成下部晶体管；其中
在所述第二区域中形成上部晶体管包括在所述掺杂层中或者由所述掺杂层形成背栅；以及
在所述第一区域中形成下部晶体管包括在所述掺杂层中或者由所述掺杂层形成源极和漏极区域；
其中从所述绝缘体上半导体晶片的第一区域去除所述埋入氧化物层和所述半导体层包括：
在所述第一区域和所述第二区域中的氧化物层上形成掩膜层；
在所述第二区域中的掩膜层上形成光刻胶并且暴露所述第一区域；
去除所述第一区域中的掩膜层和半导体层；
去除所述光刻胶层；
去除所述第二区域中的掩膜层；
去除所述第二区域中的氧化物层；以及
去除所述第一区域中的埋入氧化物层；其中
在去除所述第二区域中的掩膜层之后去除所述第一区域中的埋入氧化物层。
2.根据权利要求1所述的用于制造半导体器件的方法，其中所述第一区域代表DRAM器件的存储器单元区域，所述第二区域代表DRAM器件的核心区域或者外围电路的区域。
3.根据权利要求1所述的用于制造半导体器件的方法，进一步包括：
提供第二衬底；
在所述第二衬底上形成所述半导体层；
在所述半导体层和/或所述掺杂层上形成所述埋入氧化物层；
通过所述埋入氧化物层来键合所述第一衬底和所述第二衬底；以及
分离所述第二衬底。
4.根据权利要求1所述的用于制造半导体器件的方法，其中形成所述掺杂层的步骤包括掺杂所述第一衬底的表面区域。
5.根据权利要求1所述的用于制造半导体器件的方法，其中形成所述掺杂层的步骤包括在所述第一衬底的表面上形成所述掺杂层。
6.根据权利要求1所述的用于制造半导体器件的方法，其中所述半导体层由硅构成或者包含硅，和/或所述第一衬底由硅构成或者包含硅。
7.根据权利要求1所述的用于制造半导体器件的方法，其中所述掺杂层的掺杂剂是n掺杂剂或者是p掺杂剂。
8.根据权利要求1所述的用于制造半导体器件的方法，进一步包括：
在所述第二区域中形成沟槽，以将形成p沟道晶体管的区域与形成n沟道晶体管的区域分隔开；
形成所述第一区域的p阱区域和n阱区域；以及
在所述第一区域中形成凹沟道阵列晶体管沟槽，从而所述凹沟道阵列晶体管沟槽延伸到在所述第一区域中的掺杂层的下方所形成的p阱区域中。
9.根据权利要求1所述的用于制造半导体器件的方法，其中执行所述第一区域中的晶体管的源极和漏极区域的形成不需要进一步在所述掺杂层中注入掺杂剂。
10.根据权利要求1所述的用于制造半导体器件的方法，其中形成所述第一区域中的晶体管的源极和漏极区域包括在所述掺杂层中注入掺杂剂以调节掺杂分布。
11.根据权利要求1所述的用于制造半导体器件的方法，进一步包括在与所述第一区域和所述第二区域中所形成的晶体管的栅极结构相邻的硅层上形成掺杂硅层，以便形成源极和漏极区域。
CN201110397426.1A 2011-01-13 2011-12-02 具有埋入掺杂层的完全耗尽soi器件 Active CN102593057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11290010A EP2477216A1 (en) 2011-01-13 2011-01-13 Hybrid bulk/SOI device with a buried doped layer and manufacturing method thereof
EP11290010.5 2011-01-13

Publications (2)

Publication Number Publication Date
CN102593057A CN102593057A (zh) 2012-07-18
CN102593057B true CN102593057B (zh) 2015-05-06

Family

ID=43921915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110397426.1A Active CN102593057B (zh) 2011-01-13 2011-12-02 具有埋入掺杂层的完全耗尽soi器件

Country Status (7)

Country Link
US (1) US8492844B2 (zh)
EP (1) EP2477216A1 (zh)
JP (1) JP2012146962A (zh)
KR (1) KR101336219B1 (zh)
CN (1) CN102593057B (zh)
SG (1) SG182896A1 (zh)
TW (1) TWI435373B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431407B2 (en) * 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9922866B2 (en) * 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US9634020B1 (en) 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US10535738B2 (en) * 2017-10-31 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2613044Y (zh) * 2003-04-29 2004-04-21 威盛电子股份有限公司 硅绝缘体单晶芯片结构
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
CN101562180A (zh) * 2008-04-16 2009-10-21 台湾积体电路制造股份有限公司 集成电路结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998408B2 (ja) 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
JP4322453B2 (ja) 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US20060175659A1 (en) * 2005-02-07 2006-08-10 International Business Machines Corporation A cmos structure for body ties in ultra-thin soi (utsoi) substrates
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
JP2006351851A (ja) * 2005-06-16 2006-12-28 Seiko Epson Corp 半導体装置、演算増幅器および半導体装置の製造方法
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
FR2922360A1 (fr) * 2007-10-12 2009-04-17 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi- conducteur sur isolant a plan de masse integre.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
CN2613044Y (zh) * 2003-04-29 2004-04-21 威盛电子股份有限公司 硅绝缘体单晶芯片结构
CN101562180A (zh) * 2008-04-16 2009-10-21 台湾积体电路制造股份有限公司 集成电路结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
wide-range threshold voltage controllable silicon on thin buried oxide integrated with bulk complementary metal oxide semiconductor featuring fully silicided NISI elecrode;Takashi ishigaki;《japanese journal of applied physice》;20081231;第47卷(第4期);说明书1－2页，说明书附图1－2 *

Also Published As

Publication number Publication date
US8492844B2 (en) 2013-07-23
SG182896A1 (en) 2012-08-30
KR101336219B1 (ko) 2013-12-16
US20120181609A1 (en) 2012-07-19
KR20120082331A (ko) 2012-07-23
JP2012146962A (ja) 2012-08-02
CN102593057A (zh) 2012-07-18
EP2477216A1 (en) 2012-07-18
TW201246276A (en) 2012-11-16
TWI435373B (zh) 2014-04-21

Similar Documents

Publication Publication Date Title
US6881635B1 (en) Strained silicon NMOS devices with embedded source/drain
CN103109371B (zh) 集成鳍式场效应晶体管（finfet）及其制作方法
CN103238216B (zh) 对改进型晶体管的源/漏延伸控制
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
TWI424566B (zh) 具有增加之臨限穩定性而沒有驅動電流降級之電晶體裝置及其製造方法
US8815684B2 (en) Bulk finFET with super steep retrograde well
CN205177843U (zh) 集成电路
US20050208712A1 (en) Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
KR100227621B1 (ko) 반도체 소자의 트랜지스터 제조방법
JP2001217433A (ja) 埋め込みシリコンゲルマニウム層をもつｃｍｏｓ集積回路素子及び基板とその製造方法
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
CN102593057B (zh) 具有埋入掺杂层的完全耗尽soi器件
US6930357B2 (en) Active SOI structure with a body contact through an insulator
US9514942B1 (en) Method of forming a gate mask for fabricating a structure of gate lines
KR100763230B1 (ko) 반도체 소자용 매몰 웰
CN104332409B (zh) 基于深n阱工艺隔离隧穿场效应晶体管的制备方法
WO2007002858A2 (en) High voltage depletion fet employing a channel stopping implant
US8354718B2 (en) Semiconductor device including an arrangement for suppressing short channel effects
JP2000349295A (ja) 電界効果トランジスタ及びその製造方法
CN104681437A (zh) 具有应变沟道的半导体器件及其制备方法
US7791105B2 (en) Device structures for a high voltage junction field effect transistor manufactured using a hybrid orientation technology wafer and design structures for a high voltage integrated circuit
KR100295687B1 (ko) 모스 트랜지스터 제조방법
KR20110070077A (ko) 반도체 소자의 트랜지스터 및 그 제조방법
KR20060002056A (ko) 반도체 소자의 트랜지스터 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant