CN1841698A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN1841698A
CN1841698A CNA2005100974423A CN200510097442A CN1841698A CN 1841698 A CN1841698 A CN 1841698A CN A2005100974423 A CNA2005100974423 A CN A2005100974423A CN 200510097442 A CN200510097442 A CN 200510097442A CN 1841698 A CN1841698 A CN 1841698A
Authority
CN
China
Prior art keywords
layer
grid line
grid
conducting shell
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100974423A
Other languages
English (en)
Other versions
CN100426487C (zh
Inventor
徐大永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1841698A publication Critical patent/CN1841698A/zh
Application granted granted Critical
Publication of CN100426487C publication Critical patent/CN100426487C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J31/00—Apparatus for making beverages
    • A47J31/06—Filters or strainers for coffee or tea makers ; Holders therefor
    • A47J31/08—Paper filter inlays therefor to be disposed after use
    • A47J31/085—Paper filter inlays therefor to be disposed after use to be used for brewing coffee under pressure, e.g. for espresso machines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J31/00—Apparatus for making beverages
    • A47J31/44—Parts or details or accessories of beverage-making apparatus
    • A47J31/4403—Constructional details
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J31/00—Apparatus for making beverages
    • A47J31/44—Parts or details or accessories of beverage-making apparatus
    • A47J31/46—Dispensing spouts, pumps, drain valves or like liquid transporting devices
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J31/00—Apparatus for making beverages
    • A47J31/44—Parts or details or accessories of beverage-making apparatus
    • A47J31/58—Safety devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

提供了一种用于制造半导体器件的方法。该方法包括：在衬底上形成多个第一栅线；在衬底和第一栅线上形成绝缘层；选择性地蚀刻在第一栅线之间设置的绝缘层，以由此形成多个第一开口；形成埋置于第一开口中的多个接合塞；蚀刻在第一栅线上设置的绝缘层，直到第一栅线的上部被暴露，由此获得多个第二开口；以及在第二开口内形成多个第二栅线。

Description

用于制造半导体器件的方法
技术领域
本发明涉及用于制造半导体器件的方法，尤其涉及用于使用大马士革(damascene)工艺来制造栅线和接合(landing)接触塞的方法。
背景技术
一般地，半导体器件包括多个单位器件。随着半导体器件已被高度集成，单位器件应当在固定单元区上高密度地形成。因此，单位器件即晶体管和电容器的尺寸已被减小。特别地，在例如动态随机存取存储器(DRAM)器件的半导体器件中，随着设计规则已被减小，在单元内部形成的半导体器件的尺寸也被减小。近来，半导体器件具有小于0.1μm的最小线宽。还需要甚至小于80nm的线宽尺寸。因此，制造包括单元的半导体器件具有很多困难。
在具有小于80nm的线宽的半导体器件中，如果通过使用具有193nm波长的氟化氩(ArF)来采用光刻(photolithography)工艺，则除了用于蚀刻工艺的传统所需条件，即精确的图案成形和垂直的蚀刻剖面(profile)之外，还需要附加条件，该附加条件防止在蚀刻工艺过程中产生的光阻剂(photoresist)变形的发生。因此，在80nm级半导体器件中，开发这样一种工艺条件是重要的，其同时满足用于蚀刻工艺的传统所需条件和防止图案变形的附加条件。
同时，随着半导体器件的集成规模已被加速，形成半导体器件的组成元件是在堆叠结构中形成的，因此引入了接触塞或垫的概念。
就接触塞来说，引入并且一般使用了用于接合塞接触(LPC)的塞，其增大了接触区，该接触区在较低部分中位于最小区域内，以及具有大于较低部分的上部，以在上部中增大相关于后续工艺的工艺余量(margin)。
LPC工艺是一技术，其通过在栅图案之间的间隙中预先埋置传导材料，其中形成有位线接触和存储节点接触，来确保后续接触工艺过程中的覆盖余量。
图1A到1B是示出用于制造半导体器件的传统方法的截面图。
如图1A所示，在衬底1中进行隔离工艺，由此形成器件隔离层(未示出)。
接着，采用栅氧化工艺，于是在衬底1上形成栅氧化物层(未示出)。
接着，在栅氧化物层上形成栅传导层。此时，在多晶硅层2和钨层3的堆叠结构中形成栅传导层，栅硬掩模层4在钨层3上被沉积。在栅硬掩模层4上形成光阻剂图案(未示出)。
如图1B所示，通过使用光阻剂图案(未示出)作为蚀刻掩模，硬掩模层4被图案化。标号4A指示栅硬掩模。在栅硬掩模层4的图案化之后，光阻剂图案(未示出)被剥落。然后，采用清洁工艺。
如图1C所示，钨层3、多晶硅层2和栅氧化物层(未示出)通过使用栅硬掩模4A作为蚀刻掩模来图案化，由此形成多个栅线G。在下文中，图案化的钨层和图案化的多晶硅层分别用标号3A和2A表示。
如图1D所示，间隔物材料在上面所得结构的整个表面上被沉积，然后采用蚀刻工艺以形成多个间隔物S。间隔物S以二氧化硅(SiO2)层5和硅氮化物(Si3N4)层6的堆叠结构来形成。
接着，层间绝缘层7在间隔物之上形成，填充栅线G之间的间隙。
此时，通过使用例如硼硅酸盐(borosilicate)玻璃(BSG)层、硼磷硅酸盐(borophosphosilicate)玻璃(BPSG)层、磷硅酸盐(phosphosilicate)玻璃(PSG)层、原硅酸四乙酯(tetraethyl orthosilicate)(TEOS)层、高密度等离子体(HDP)层、旋涂玻璃(spin-on-glass)(SOG)层、以及高级平坦化层(APL)的材料来形成层间绝缘层7。层间绝缘层7还可使用基于无机物或有机物的低k电介质材料。
如图1E所示，多个LPC掩模8在层间绝缘层7上形成，以形成用于接合塞接触的多个接触孔9(下文中称为“LPC孔”)。此时，LPC掩模8使用T型LPC掩模或I型LPC掩模。
通过使用LPC掩模8来图案化层间绝缘层7的预定部分。这里，图案化的层间绝缘层7用标号7A表示。然后，在栅线之间形成LPC孔9。
如图1F所示，LPC材料10在所得结构上被沉积，填充LPC孔9。此时，多晶硅层被用作LPC材料10。
如图1G所示，采用化学机械抛光(CMP)工艺或回蚀(etch-back)工艺，由此平坦化LPC材料，直到图案化的层间绝缘层7A被暴露。结果，形成了用于接合塞接触的多个塞(下文中称为“LPC塞”)10A。
然后，层间绝缘层(未示出)被沉积，然后进行典型的位线制造工艺和典型的电容器成形工艺。
一般地，对于DRAM器件，在形成栅线之后进行LPC工艺。
此外，随着互连线的线宽以及互连线之间的间隙被减小，即设计规则被减小直到等于或小于0.05μm的尺寸，形成金属栅层作为用于半导体器件的一个元件变得很重要。
特别地，通过蚀刻工艺和光刻工艺，可能产生例如金属层蒸发的损坏。
因此，随着DRAM器件的单位器件之间的距离减小以及栅线的高度增大，栅线成形到达局限，LPC成形也面临困难。也就是，在形成栅线过程中，可能难以控制栅线的临界尺度，产品的产出可能由于栅线中的损坏和接触孔未打开事件而减小。
发明内容
本发明提供了一种用于制造半导体器件的方法，适于控制栅线的临界尺度(CD)和防止接合塞接触孔不适当地打开的发生。
根据本发明的一方面，提供了一种用于制造半导体器件的方法，包括：在衬底上形成多个第一栅线；在衬底和第一栅线上形成绝缘层；选择性地蚀刻在第一栅线之间设置的绝缘层，以由此形成多个第一开口；形成埋置于第一开口中的多个接合塞；蚀刻在第一栅线上设置的绝缘层，直到第一栅线的上部被暴露，由此获得多个第二开口；以及在第二开口内形成多个第二栅线。
附图说明
相关于与附图相结合地给出的优选实施例的如下描述，本发明的上述和其它目的及特征将变得更好理解，在附图中：
图1A至1G是示出用于制造半导体器件的传统方法的截面图；以及
图2A至2H是示出根据本发明实施例用于制造半导体器件的方法的截面图。
具体实施方式
在下文中，参考附图，将具体地描述本发明的特定实施例。
图2A至2H是图示了根据本发明实施例用于制造半导体器件的方法的截面图。
如图2A所示，在衬底21中进行隔离工艺，由此形成器件隔离层(未示出)。
接着，进行栅氧化，由此在衬底21上形成栅氧化物层(未示出)。
接着，在栅氧化物层(未示出)上形成栅传导层22。此时，栅传导层22使用多晶硅层。多个光阻剂图案23在栅传导层22上形成。
如图2B所示，通过使用光阻剂图案23作为蚀刻掩模，来图案化栅传导层22和栅氧化物层(未示出)。这里，标号22A表示图案化的栅传导层。于是，形成多个第一栅线，其厚度范围从约200到约1,000。
此时，通过使用栅传导层22A，控制单独的第一栅线的临界尺度。
第一栅线被图案化，随后光阻剂图案23被剥落。然后进行清洁工艺。
接着，间隔物材料在上面所得结构上被沉积，然后采用间隔物蚀刻工艺以形成多个间隔物S。间隔物S包括二氧化硅(SiO2)层24和氮化硅(Si3N4)层25的堆叠结构。
接着，层间绝缘层26在包括提供有间隔物S的第一栅线的所得结构之上形成。
此时，层间绝缘层26使用从下面的组中选择的层，该组包括：硼硅酸盐玻璃(BSG)层、硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层、原硅酸四乙酯(TEOS)层、高密度等离子体(HDP)层、玻璃上旋涂(SOG)(spin-on-glass)层、以及高级平坦化层(APL)。层间绝缘层26还使用基于无机物或有机物的低k电介质材料。
如图2C所示，接合塞接触(LPC)掩模(未示出)在层间绝缘层26上形成。然后，层间绝缘层26的预定部分被图案化，由此形成用于接合塞接触的多个接触孔(下文称为“LPC孔”)27。这里，图案化的层间绝缘层用标号26A表示。
如图2D所示，在所得结构的整个表面上通过使用多晶硅层来沉积塞材料28，填充LPC孔27，或者生长外延硅层，填充LPC孔27。
如图2E所示，通过采用回蚀工艺或化学机械抛光(CMP)工艺来进行平坦化。于是，形成了用于接合塞接触的多个塞(下文中称为“LPC塞”)28A，并且隔离LPC塞28A。
同时，由于LPC塞28A在第一栅线形成之后形成，所以单独的LPC塞28A的高度是低的。由于在形成LPC孔27过程中受到蚀刻工艺的高度是低的，所以有可能防止接触未打开事件的产生。
如图2F所示，多个光阻剂图案29在LPC塞28A上形成，通过使用光阻剂图案29作为蚀刻掩模，对图案化的层间绝缘层26A进一步图案化，由此形成多个开口30。这里，进一步图案化的层间绝缘层用标号26B表示。
此时，形成开口30，直到第一栅线被暴露，在图案化的层间绝缘层26A被图案化同时，间隔物S被进一步地图案化。这里，进一步图案化的间隔物用标号SA表示。
一般地，上述方法被称为大马士革工艺。大马士革工艺使用光刻工艺。通过大马士革工艺，如同利用互连线的形状那样，较低的绝缘层被蚀刻预定深度，由此形成开口。传导材料例如铝、铜和钨被埋置入开口中，然后通过使用回蚀工艺或CMP工艺，将除了所需互连线之外的传导材料移除。因此，大马士革工艺是以初始形成的开口形状来形成互连线的技术。
然后，光阻剂图案29被剥落并且进行清洁工艺。
接着，虽然未示出，间隔物材料在上面所得结构的整个表面上被沉积。然后，进行例如回蚀工艺等蚀刻工艺，以在进一步图案化的层间绝缘层26B的侧壁上形成其他间隔物，且进行用以移除上述表面上保留的间隔物材料的工艺。
如图2G所示，在上面所得结构之上形成硅化钨层31，填充开口30。
如图2H所示，回蚀工艺或CMP工艺在硅化钨层31上进行。结果，硅化钨层31被平坦化，由此形成多个第二栅线。这里，平坦化的硅化钨层用标号31A来表示。
此时，单独的第二栅线的临界尺度小于单独的第一栅线的临界尺度。
如上所述，栅线工艺是通过分成两个步骤来进行的，以控制栅线的临界尺度和防止接合塞接触被不适当地打开的发生。在第一栅线G的形成过程中，栅临界尺度被控制，且第二栅线通过大马士革工艺来形成。
而且，为了防止接触未打开的发生，LPC孔在第一栅线G形成之后形成。于是，有可能稳定地形成半导体器件，因为栅临界尺度易于被控制。
还有可能防止接触失效，例如接触孔未打开的发生，其引起接触塞和有源区域之间的连接缺陷。
此外，通过防止接触失败的产生有可能改进器件的可靠性和产品的产出。
本申请包含与在2005年3月31目向韩国专利局提交的韩国专利申请No.KR 2005-0027361有关的主题内容，这里引入其全部内容作为参考。
尽管相关于某些优选实施例已经描述了本发明，但是对于本领域的技术人员明显的是，在不脱离如所附权利要求中限定的本发明的精神和范围情况下，可进行各种变化和改型。

Claims (11)

1.一种用于制造半导体器件的方法，包括：
在衬底上形成多个第一栅线；
在衬底和第一栅线上形成绝缘层；
选择性地蚀刻在第一栅线之间设置的绝缘层以由此形成多个第一开口；
形成埋置于第一开口中的多个接合塞；
蚀刻第一栅线上设置的绝缘层，直到第一栅线的上部被暴露，由此获得多个第二开口；以及
在第二开口内形成多个第二栅线。
2.权利要求1的方法，其中第一开口是接合塞接触孔。
3.权利要求1的方法，其中接合塞的形成包括：
在第一开口内形成传导层；以及
平坦化传导层，直到绝缘层通过进行化学机械抛光(CMP)工艺和回蚀工艺之一来暴露。
4.权利要求1的方法，其中第二栅线的形成包括：
在进一步蚀刻的绝缘层之上形成传导层，填充第二开口；以及
平坦化传导层直到接合接触塞被暴露。
5.权利要求1的方法，其中单独的第二栅线的临界尺度小于单独的第一栅线的临界尺度。
6.权利要求1的方法，其中绝缘层使用从下面的组中选择的层，该组包括硼硅酸盐玻璃(BSG)层、硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层、原硅酸四乙酯(TEOS)层、高密度等离子体(HDP)层、旋涂玻璃(SOG)层、高级平坦化层(APL)、基于无机物的低k电介质材料、以及基于有机物的低k电介质材料。
7.权利要求3的方法，其中接合塞通过使用多晶硅层和外延硅层中的一个来形成。
8.权利要求1的方法，其中第一栅线以从约200到约1,000范围的厚度来形成。
9.权利要求1的方法，其中第一栅线的形成包括：
在衬底上形成栅氧化物层；
在栅氧化物层上形成栅传导层；
在栅传导层上形成光阻剂图案；以及
通过使用光阻剂图案作为蚀刻掩模来图案化栅氧化物层和栅传导层，由此获得第一栅线。
10.权利要求9的方法，其中第一栅线的形成进一步包括：
在第一栅线和衬底上形成用于间隔物的薄层；以及
蚀刻在衬底上设置的薄层的部分，由此获得第一栅线的侧壁上的间隔物。
11.权利要求10的方法，其中薄层在氧化硅层和氮化硅层的堆叠结构中形成。
CNB2005100974423A 2005-03-31 2005-12-28 用于制造半导体器件的方法 Expired - Fee Related CN100426487C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050027361A KR100652793B1 (ko) 2005-03-31 2005-03-31 반도체 소자 제조 방법
KR1020050027361 2005-03-31
KR10-2005-0027361 2005-03-31

Publications (2)

Publication Number Publication Date
CN1841698A true CN1841698A (zh) 2006-10-04
CN100426487C CN100426487C (zh) 2008-10-15

Family

ID=37030631

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100974423A Expired - Fee Related CN100426487C (zh) 2005-03-31 2005-12-28 用于制造半导体器件的方法

Country Status (4)

Country Link
US (1) US7651898B2 (zh)
KR (1) KR100652793B1 (zh)
CN (1) CN100426487C (zh)
TW (1) TWI267146B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237264A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 制造半导体器件的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498626B (zh) * 2005-11-15 2015-09-01 Semiconductor Energy Lab 液晶顯示裝置
US9379126B2 (en) * 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9401326B1 (en) 2015-05-24 2016-07-26 Inotera Memories, Inc. Split contact structure and fabrication method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079606A (en) * 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
GB2290167B (en) 1994-06-08 1999-01-20 Hyundai Electronics Ind Method for fabricating a semiconductor device
JPH10242420A (ja) 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
TW468273B (en) 1997-04-10 2001-12-11 Hitachi Ltd Semiconductor integrated circuit device and method for manufacturing the same
US6410443B1 (en) * 1999-08-27 2002-06-25 Advanced Micro Devices, Inc. Method for removing semiconductor ARC using ARC CMP buffing
KR100363099B1 (ko) * 2001-01-12 2002-12-05 삼성전자 주식회사 주변회로부의 소오스/드레인 영역에 컨택패드를 갖는반도체 장치의 형성방법
US6548347B2 (en) 2001-04-12 2003-04-15 Micron Technology, Inc. Method of forming minimally spaced word lines
US6503796B1 (en) 2001-07-16 2003-01-07 Taiwan Semiconductor Manufacturing Company Method and structure for a top plate design for making capacitor-top-plate to bit-line-contact overlay margin
KR100505450B1 (ko) * 2002-12-26 2005-08-05 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체소자 제조 방법
TW200425298A (en) * 2003-05-01 2004-11-16 Nanya Technology Corp Fabrication method for a damascene bitline contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237264A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 制造半导体器件的方法
CN102237264B (zh) * 2010-04-30 2015-08-12 海力士半导体有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
US7651898B2 (en) 2010-01-26
KR20060104875A (ko) 2006-10-09
TWI267146B (en) 2006-11-21
US20060223297A1 (en) 2006-10-05
TW200634932A (en) 2006-10-01
CN100426487C (zh) 2008-10-15
KR100652793B1 (ko) 2006-12-01

Similar Documents

Publication Publication Date Title
US9263452B2 (en) Reservoir capacitor of semiconductor device
JP2006303488A (ja) 微細コンタクトを備える半導体素子及びその製造方法
JP2005005669A (ja) 半導体素子の製造方法
US7396772B2 (en) Method for fabricating semiconductor device having capacitor
US7476625B2 (en) Method for fabricating semiconductor device
JP2002009149A (ja) 半導体装置およびその製造方法
TW202018860A (zh) 半導體結構及其製造方法
US11610611B2 (en) Dynamic random access memory and method for manufacturing the dram having a bottom surface of a bit line contact structure higher than a top surface of a dielectric layer formed on a buried word line
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
CN101211820B (zh) 用于制造半导体器件的方法
CN1841698A (zh) 用于制造半导体器件的方法
CN103050433A (zh) 半导体的接触孔结构及其制作方法
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US20050280035A1 (en) Semiconductor device and method for fabricating the same
CN101064283A (zh) 半导体器件的制造方法
US7687344B2 (en) Method for fabricating capacitor in semiconductor device
US7135783B2 (en) Contact etching utilizing partially recessed hard mask
KR101057196B1 (ko) 반도체 소자의 비트라인 형성방법
KR100976412B1 (ko) 반도체 메모리 소자의 제조방법
KR100875656B1 (ko) 반도체 소자 및 그 제조 방법
US7557039B2 (en) Method for fabricating contact hole of semiconductor device
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR100609036B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100942983B1 (ko) 반도체 소자 및 그 제조방법
KR20080002503A (ko) 반도체 소자의 게이트 및 그의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20131228