JP2000146810A - 半導体解析装置及び解析方法 - Google Patents
半導体解析装置及び解析方法Info
- Publication number
- JP2000146810A JP2000146810A JP10316156A JP31615698A JP2000146810A JP 2000146810 A JP2000146810 A JP 2000146810A JP 10316156 A JP10316156 A JP 10316156A JP 31615698 A JP31615698 A JP 31615698A JP 2000146810 A JP2000146810 A JP 2000146810A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- semiconductor
- cross
- voltage
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
(57)【要約】
【課題】本発明は、被測定デバイス内部のキャリア分布
状態を実際の動作状態に近い状態で観察することを最も
主要な特徴とする。 【解決手段】被測定デバイス１２の断面を露出させ、そ
の露出した断面表面における所望する箇所にバイアス電
圧を印加してデバイス１２を動作状態に設定し、露出し
た断面表面に探針１５を接触させて、デバイス１２の断
面表面における任意の位置におけるデバイス１２と探針
１５との間の容量を検出し、この検出された容量に基づ
いてデバイス１２の断面表面におけるキャリアの分布状
態に対応したＳＣＭ（Scanning Capacitance Microscop
e ）画像信号を得る。
状態を実際の動作状態に近い状態で観察することを最も
主要な特徴とする。 【解決手段】被測定デバイス１２の断面を露出させ、そ
の露出した断面表面における所望する箇所にバイアス電
圧を印加してデバイス１２を動作状態に設定し、露出し
た断面表面に探針１５を接触させて、デバイス１２の断
面表面における任意の位置におけるデバイス１２と探針
１５との間の容量を検出し、この検出された容量に基づ
いてデバイス１２の断面表面におけるキャリアの分布状
態に対応したＳＣＭ（Scanning Capacitance Microscop
e ）画像信号を得る。
Description
【０００１】
【発明の属する技術分野】この発明は、走査型プローブ
顕微鏡を用いて半導体デバイス内部のキャリア密度分布
を測定して動作解析を行う半導体解析装置及び解析方法
に関する。
顕微鏡を用いて半導体デバイス内部のキャリア密度分布
を測定して動作解析を行う半導体解析装置及び解析方法
に関する。
【０００２】
【従来の技術】近年、半導体デバイスは高密度化の一途
をたどっており、デバイスの特性を大きく左右するキャ
リアの情報が重要になってきている。
をたどっており、デバイスの特性を大きく左右するキャ
リアの情報が重要になってきている。
【０００３】このような状況において、走査型プローブ
顕微鏡（Scanning Probe Microscope 、以下、ＳＰＭと
称する）は、ここ数年応用範囲が飛躍的に拡大してお
り、その一つの応用モードとしてキャリアの状態を二次
元的に観察する走査型静電容量顕微鏡（Scanning Capac
itance Microscope 、以下ＳＣＭと称する）がある。
顕微鏡（Scanning Probe Microscope 、以下、ＳＰＭと
称する）は、ここ数年応用範囲が飛躍的に拡大してお
り、その一つの応用モードとしてキャリアの状態を二次
元的に観察する走査型静電容量顕微鏡（Scanning Capac
itance Microscope 、以下ＳＣＭと称する）がある。
【０００４】キャリア分布の状態を調べる方法には、間
接的な手法としてＳＩＭＳ（Secondary Ion Mass Spect
rometer 、二次イオン質量分析装置）による深さ方向分
析や、エッチング法によるＳＥＭ（Scanning Electron
Microscope 、走査型電子顕微鏡）による観察などがあ
るが、いずれも分析領域や定量性に問題があり、局所的
な解析は事実上困難である。
接的な手法としてＳＩＭＳ（Secondary Ion Mass Spect
rometer 、二次イオン質量分析装置）による深さ方向分
析や、エッチング法によるＳＥＭ（Scanning Electron
Microscope 、走査型電子顕微鏡）による観察などがあ
るが、いずれも分析領域や定量性に問題があり、局所的
な解析は事実上困難である。
【０００５】これに対して、ＳＣＭを用いた方法では、
キャリアのイメージが電気的に測定できると共に、特定
の箇所を高空間分解能にて観察できるという利点があ
る。
キャリアのイメージが電気的に測定できると共に、特定
の箇所を高空間分解能にて観察できるという利点があ
る。
【０００６】
【発明が解決しようとする課題】しかし、ＳＣＭを用い
た従来の方法では、測定されるデバイスがバイアス的に
フローティング状態なので、実際の動作状態に近い状態
で試料内部のキャリア分布状態を観察することができな
いという不都合がある。
た従来の方法では、測定されるデバイスがバイアス的に
フローティング状態なので、実際の動作状態に近い状態
で試料内部のキャリア分布状態を観察することができな
いという不都合がある。
【０００７】この発明は上記のような事情を考慮してな
されたものであり、その目的は、半導体デバイス内部の
キャリア分布状態を実際の動作状態に近い状態で観察す
ることができる半導体解析装置及び解析方法を提供する
ことにある。
されたものであり、その目的は、半導体デバイス内部の
キャリア分布状態を実際の動作状態に近い状態で観察す
ることができる半導体解析装置及び解析方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】この発明の半導体解析装
置は、断面が露出した半導体試料の断面表面と接触する
探針と、上記試料の断面表面における任意の位置におけ
る上記試料と上記探針との間の容量を検出する検出回路
と、上記検出回路で検出された容量に基づいて上記半導
体試料の断面表面におけるキャリアの分布状態に対応し
たＳＣＭ（Scanning Capacitance Microscope ）画像信
号を得る手段と、上記試料の断面表面における所望する
箇所にバイアス電圧を印加して上記半導体試料を動作状
態に設定するバイアス回路とを具備している。
置は、断面が露出した半導体試料の断面表面と接触する
探針と、上記試料の断面表面における任意の位置におけ
る上記試料と上記探針との間の容量を検出する検出回路
と、上記検出回路で検出された容量に基づいて上記半導
体試料の断面表面におけるキャリアの分布状態に対応し
たＳＣＭ（Scanning Capacitance Microscope ）画像信
号を得る手段と、上記試料の断面表面における所望する
箇所にバイアス電圧を印加して上記半導体試料を動作状
態に設定するバイアス回路とを具備している。
【０００９】この発明の半導体解析方法は、半導体試料
の断面を露出させ、上記試料の露出した断面表面におけ
る所望する箇所にバイアス電圧を印加して上記試料を動
作状態に設定し、上記試料の露出した断面表面に探針を
接触させて、試料の断面表面における任意の位置におけ
る試料と探針との間の容量を検出し、上記検出された容
量に基づいて上記半導体試料の断面表面におけるキャリ
アの分布状態に対応したＳＣＭ（Scanning Capacitance
Microscope ）画像信号を得るようにしたことを特徴と
する。
の断面を露出させ、上記試料の露出した断面表面におけ
る所望する箇所にバイアス電圧を印加して上記試料を動
作状態に設定し、上記試料の露出した断面表面に探針を
接触させて、試料の断面表面における任意の位置におけ
る試料と探針との間の容量を検出し、上記検出された容
量に基づいて上記半導体試料の断面表面におけるキャリ
アの分布状態に対応したＳＣＭ（Scanning Capacitance
Microscope ）画像信号を得るようにしたことを特徴と
する。
【００１０】
【発明の実施の形態】まず、始めにこの発明の半導体解
析装置及び解析方法の原理について説明する。
析装置及び解析方法の原理について説明する。
【００１１】半導体デバイスの特性を高空間分解能で測
定する有力な手段であるＳＰＭにおいて、導電性の探針
と試料との間の局所的な静電容量を計測するＳＣＭは、
半導体デバイスの特性計測の有効な方法の一つとして注
目されている。
定する有力な手段であるＳＰＭにおいて、導電性の探針
と試料との間の局所的な静電容量を計測するＳＣＭは、
半導体デバイスの特性計測の有効な方法の一つとして注
目されている。
【００１２】ＳＣＭでは、半導体デバイス表面の絶縁膜
の特性や半導体中のキャリア濃度を高空間分解能で計測
することができ、ゲート電極を含むデバイス断面におけ
る注入不純物の二次元分布観察が可能である。
の特性や半導体中のキャリア濃度を高空間分解能で計測
することができ、ゲート電極を含むデバイス断面におけ
る注入不純物の二次元分布観察が可能である。
【００１３】例えば、図１（ａ）の断面図に示されるよ
うに、表面に酸化膜１を有するシリコン基板２が被測定
デバイス３として用意され、酸化膜１表面上に導電性の
探針（チップ）４が接触する。導電性の探針４は、被測
定デバイス表面の酸化膜１とシリコン基板２と共にＭＯ
Ｓ（metal-oxide-silicon ）構造を構成している。
うに、表面に酸化膜１を有するシリコン基板２が被測定
デバイス３として用意され、酸化膜１表面上に導電性の
探針（チップ）４が接触する。導電性の探針４は、被測
定デバイス表面の酸化膜１とシリコン基板２と共にＭＯ
Ｓ（metal-oxide-silicon ）構造を構成している。
【００１４】ここで、例えば、シリコン基板２がＮ型シ
リコンの場合、探針４に対してシリコン基板２に正の電
圧Ｖを印加すると、探針下のシリコン基板表面に空乏層
５が生じ、探針４とシリコン基板２との間の静電容量
が、電圧を印加する前と比べて減少する。
リコンの場合、探針４に対してシリコン基板２に正の電
圧Ｖを印加すると、探針下のシリコン基板表面に空乏層
５が生じ、探針４とシリコン基板２との間の静電容量
が、電圧を印加する前と比べて減少する。
【００１５】他方、シリコン基板２がＰ型シリコンの場
合には、探針４に対してシリコン基板２に負の電圧Ｖを
印加すると、シリコン基板表面に空乏層が生じる。
合には、探針４に対してシリコン基板２に負の電圧Ｖを
印加すると、シリコン基板表面に空乏層が生じる。
【００１６】図１（ｂ）は、上記シリコン基板２として
Ｎ型及びＰ型シリコンをそれぞれ使用した場合に、シリ
コン基板２の印加電圧Ｖを変化させた時の探針４とシリ
コン基板２との間に生ずる静電容量Ｃの変化状態を示し
ている。
Ｎ型及びＰ型シリコンをそれぞれ使用した場合に、シリ
コン基板２の印加電圧Ｖを変化させた時の探針４とシリ
コン基板２との間に生ずる静電容量Ｃの変化状態を示し
ている。
【００１７】図１（ｂ）に示すように、シリコン基板２
への印加電圧Ｖの値に応じて探針４とシリコン基板２と
の間の静電容量が変化する。このように印加電圧Ｖの値
によって静電容量の値が変化するが、シリコン基板２の
キャリア濃度が大きくなるに従って、生成される空乏層
の厚みが薄くなり、静電容量が変化する割合が小さくな
る。
への印加電圧Ｖの値に応じて探針４とシリコン基板２と
の間の静電容量が変化する。このように印加電圧Ｖの値
によって静電容量の値が変化するが、シリコン基板２の
キャリア濃度が大きくなるに従って、生成される空乏層
の厚みが薄くなり、静電容量が変化する割合が小さくな
る。
【００１８】図１（ｃ）は図１（ｂ）の特性を電圧Ｖで
微分したものであり、ＳＣＭではこのｄＣ／ｄＶの値が
測定される。
微分したものであり、ＳＣＭではこのｄＣ／ｄＶの値が
測定される。
【００１９】次にこの発明の実施の形態について説明す
る。
る。
【００２０】図２はこの発明に係る半導体解析装置の全
体の構成を示すブロック図である。
体の構成を示すブロック図である。
【００２１】この装置は、市販のＳＰＭにキャパシタン
スセンサ等の電気制御系を付加したものである。
スセンサ等の電気制御系を付加したものである。
【００２２】すなわち、ピエゾ素子を有するピエゾスキ
ャナ１１上に載置され、このスキャナ１１によって移動
可能にされた被測定デバイス１２に対して、上方からレ
ーザ・ビーム１３が照射される。被測定デバイス１２の
表面には、カンチレバー１４の先端に取り付けられた探
針（チップ）１５が接触するように設けられており、こ
の探針１５で反射されたレーザ・ビームはビーム検出器
１６によって検出される。このビーム検出器１６によっ
て検出された反射ビーム強度はＡＦＭ（AtomicForce Mi
croscope ）処理部１７に供給され、ここで被測定デバ
イス表面の凹凸状態に対応したＡＦＭ画像信号が生成さ
れる。
ャナ１１上に載置され、このスキャナ１１によって移動
可能にされた被測定デバイス１２に対して、上方からレ
ーザ・ビーム１３が照射される。被測定デバイス１２の
表面には、カンチレバー１４の先端に取り付けられた探
針（チップ）１５が接触するように設けられており、こ
の探針１５で反射されたレーザ・ビームはビーム検出器
１６によって検出される。このビーム検出器１６によっ
て検出された反射ビーム強度はＡＦＭ（AtomicForce Mi
croscope ）処理部１７に供給され、ここで被測定デバ
イス表面の凹凸状態に対応したＡＦＭ画像信号が生成さ
れる。
【００２３】上記キャパシタンスセンサ１８は米国の
「ＲＣＡ」で考案されたものであり、このキャパシタン
スセンサ１８には、発振回路１９で発生される約１ＧＨ
ｚの高周波信号が、可変直流電圧源２０の直流バイアス
電圧に重畳して供給される。
「ＲＣＡ」で考案されたものであり、このキャパシタン
スセンサ１８には、発振回路１９で発生される約１ＧＨ
ｚの高周波信号が、可変直流電圧源２０の直流バイアス
電圧に重畳して供給される。
【００２４】キャパシタンスセンサ１８は、図１で説明
したように被測定デバイス１２と探針１５とから構成さ
れるＭＯＳ構造における静電容量の変化によって共振周
波数がシフトするように構成されている。そして、キャ
パシタンスセンサ１８における共振周波数のシフト状態
は、検波回路によって高周波信号の振幅の変化として捕
らえられ、容量変化が検出される。ここで、浮遊容量の
影響を除去するために、上記検波回路として、交流電圧
に対する容量変化を検出するロックインアンプ２１が使
用される。このロックインアンプ２１によって検出され
た容量変化はＳＣＭ処理部２２に供給され、ここで被測
定デバイス内部のキャリア濃度に対応したＳＣＭ画像信
号が生成される。
したように被測定デバイス１２と探針１５とから構成さ
れるＭＯＳ構造における静電容量の変化によって共振周
波数がシフトするように構成されている。そして、キャ
パシタンスセンサ１８における共振周波数のシフト状態
は、検波回路によって高周波信号の振幅の変化として捕
らえられ、容量変化が検出される。ここで、浮遊容量の
影響を除去するために、上記検波回路として、交流電圧
に対する容量変化を検出するロックインアンプ２１が使
用される。このロックインアンプ２１によって検出され
た容量変化はＳＣＭ処理部２２に供給され、ここで被測
定デバイス内部のキャリア濃度に対応したＳＣＭ画像信
号が生成される。
【００２５】また、上記被測定デバイス１２にはバイア
ス回路２３が接続されている。このバイアス回路２３
は、被測定デバイス１２の所望する箇所にバイアス電圧
を印加して、被測定デバイス１２を動作状態に設定す
る。
ス回路２３が接続されている。このバイアス回路２３
は、被測定デバイス１２の所望する箇所にバイアス電圧
を印加して、被測定デバイス１２を動作状態に設定す
る。
【００２６】そして、上記ＡＦＭ画像信号及びＳＣＭ画
像信号はそれぞれ単独もしくは合成された状態で図示し
ない画像表示装置に供給され、画像表示が行われる。
像信号はそれぞれ単独もしくは合成された状態で図示し
ない画像表示装置に供給され、画像表示が行われる。
【００２７】図３は、上記被測定デバイス１２が例えば
ＰチャネルのＭＯＳトランジスタである場合に、その詳
細な断面構造をバイアス回路２３と共に示している。Ｐ
チャネルのＭＯＳトランジスタ３０は、Ｎ型の半導体領
域３１と、この半導体領域３１上に所定の間隔を隔てて
形成されたＰ型のソース拡散領域（Ｓ）３２及びドレイ
ン拡散領域（Ｄ）３３と、ゲート電極（Ｇ）３４とを有
している。
ＰチャネルのＭＯＳトランジスタである場合に、その詳
細な断面構造をバイアス回路２３と共に示している。Ｐ
チャネルのＭＯＳトランジスタ３０は、Ｎ型の半導体領
域３１と、この半導体領域３１上に所定の間隔を隔てて
形成されたＰ型のソース拡散領域（Ｓ）３２及びドレイ
ン拡散領域（Ｄ）３３と、ゲート電極（Ｇ）３４とを有
している。
【００２８】このＭＯＳトランジスタ３０の各領域に探
針１５を接触させて実際に測定する際には、断面を研磨
して露出させる必要がある。また、ＳＣＭではシリコン
表面に絶縁膜が形成されている必要があるが、断面を露
出させる際の研磨工程の最中に、表面には界面活性剤の
膜が付着し、測定時にこれが絶縁膜として作用すること
になる。
針１５を接触させて実際に測定する際には、断面を研磨
して露出させる必要がある。また、ＳＣＭではシリコン
表面に絶縁膜が形成されている必要があるが、断面を露
出させる際の研磨工程の最中に、表面には界面活性剤の
膜が付着し、測定時にこれが絶縁膜として作用すること
になる。
【００２９】バイアス回路２３は、ソース拡散領域３２
及び半導体領域３１に対して所定の交流電圧を印加する
交流電圧源３５と、ドレイン拡散領域３３に対して所定
の直流電圧を印加する直流電圧源３６と、ゲート電極３
４に対して所定の直流電圧を印加する可変直流電圧源３
７とを有して構成されている。
及び半導体領域３１に対して所定の交流電圧を印加する
交流電圧源３５と、ドレイン拡散領域３３に対して所定
の直流電圧を印加する直流電圧源３６と、ゲート電極３
４に対して所定の直流電圧を印加する可変直流電圧源３
７とを有して構成されている。
【００３０】すなわち、バイアス回路２３によって、被
測定デバイスであるＭＯＳトランジスタ３０の半導体領
域３１、ソース拡散領域３２、ドレイン拡散領域３３及
びゲート電極３４に対してそれぞれ所定のバイアス電圧
を印加することにより、ＳＣＭによる測定時にＭＯＳト
ランジスタを動作状態に設定することができる。そし
て、動作状態に設定された被測定デバイスであるＭＯＳ
トランジスタ３０の露出している断面表面上に探針１５
を接触するように設け、この探針１５を断面表面上で走
査することによって、ＭＯＳトランジスタ３０表面の凹
凸に対応したＡＦＭ画像信号がＡＦＭ処理部１７で生成
されると共にＭＯＳトランジスタ３０内部のキャリア濃
度に対応したＳＣＭ画像信号がＳＣＭ処理部２２で生成
される。
測定デバイスであるＭＯＳトランジスタ３０の半導体領
域３１、ソース拡散領域３２、ドレイン拡散領域３３及
びゲート電極３４に対してそれぞれ所定のバイアス電圧
を印加することにより、ＳＣＭによる測定時にＭＯＳト
ランジスタを動作状態に設定することができる。そし
て、動作状態に設定された被測定デバイスであるＭＯＳ
トランジスタ３０の露出している断面表面上に探針１５
を接触するように設け、この探針１５を断面表面上で走
査することによって、ＭＯＳトランジスタ３０表面の凹
凸に対応したＡＦＭ画像信号がＡＦＭ処理部１７で生成
されると共にＭＯＳトランジスタ３０内部のキャリア濃
度に対応したＳＣＭ画像信号がＳＣＭ処理部２２で生成
される。
【００３１】ここで、被測定デバイスであるＭＯＳトラ
ンジスタ３０は実際に動作状態に設定されているので、
ＭＯＳトランジスタ３０のゲート電極下のチャネル領域
における空乏層を実際の動作状態に近い状態で観察する
ことができる。
ンジスタ３０は実際に動作状態に設定されているので、
ＭＯＳトランジスタ３０のゲート電極下のチャネル領域
における空乏層を実際の動作状態に近い状態で観察する
ことができる。
【００３２】次に上記装置を用いて１６ＭＤＲＡＭを測
定した場合を以下に説明する。
定した場合を以下に説明する。
【００３３】図４はトレンチ型１６ＭＤＲＡＭセルの試
料の斜視断面図である。図中、４１はＰウエル領域、４
２はトレンチ、４３はトランスファゲートのソース及び
トレンチキャパシタのストレージノードを兼ねたＮ−型
の拡散領域、４４はトランスファゲートのドレインとな
るＮ−型の拡散領域、４５はトランスファゲートのゲー
ト電極を兼ねたワード線、４６はビット線である。
料の斜視断面図である。図中、４１はＰウエル領域、４
２はトレンチ、４３はトランスファゲートのソース及び
トレンチキャパシタのストレージノードを兼ねたＮ−型
の拡散領域、４４はトランスファゲートのドレインとな
るＮ−型の拡散領域、４５はトランスファゲートのゲー
ト電極を兼ねたワード線、４６はビット線である。
【００３４】測定のためにはこのような試料を用意する
必要があり、そのために市販の研磨装置が使用される。
試料表面はアルカリ性の研磨剤であるコロイダルシリカ
溶液による仕上げ研磨を行い、中性洗剤ならびに純水に
より洗浄したものを測定した。コロイダルシリカ溶液に
よる研磨では、研磨と同時にアルカリによるエッチング
作用のために、削りかすの付着していない清浄な面が得
られる。
必要があり、そのために市販の研磨装置が使用される。
試料表面はアルカリ性の研磨剤であるコロイダルシリカ
溶液による仕上げ研磨を行い、中性洗剤ならびに純水に
より洗浄したものを測定した。コロイダルシリカ溶液に
よる研磨では、研磨と同時にアルカリによるエッチング
作用のために、削りかすの付着していない清浄な面が得
られる。
【００３５】また、先にも述べたように、ＳＣＭではシ
リコン表面に絶縁膜が形成されていることが必要である
が、中性洗剤による洗浄のためにシリコン表面には界面
活性剤の膜が付着し、これが測定時に絶縁膜として働
き、断面解析を可能にしていると考えられる。
リコン表面に絶縁膜が形成されていることが必要である
が、中性洗剤による洗浄のためにシリコン表面には界面
活性剤の膜が付着し、これが測定時に絶縁膜として働
き、断面解析を可能にしていると考えられる。
【００３６】図５は、上記のようにして用意された試料
のチャネル部分（拡散領域４３と４４との間の表面領
域）に値が異なる種々の直流バイアス電圧を印加し、測
定した一連のＳＣＭ画像並びにＡＦＭ画像である。
のチャネル部分（拡散領域４３と４４との間の表面領
域）に値が異なる種々の直流バイアス電圧を印加し、測
定した一連のＳＣＭ画像並びにＡＦＭ画像である。
【００３７】ＳＣＭ画像においては、シリコン中への不
純物打ち込みの様子が明確に観察されているが、得られ
たイメージは探針と試料間に印加した直流バイアスによ
り変化している。これは、ＳＣＭがシリコン中の不純物
元素濃度ではなくキャリア密度を測定しているためであ
る。
純物打ち込みの様子が明確に観察されているが、得られ
たイメージは探針と試料間に印加した直流バイアスによ
り変化している。これは、ＳＣＭがシリコン中の不純物
元素濃度ではなくキャリア密度を測定しているためであ
る。
【００３８】ＳＣＭ画像測定時には探針１５をグランド
電位に設定し、被測定デバイスには発振回路１９から交
流電圧（１０２ＫＨｚ，１．５Ｖp-p ）を印加する共に
可変直流電圧源２０の直流電圧の値を種々に変化させ
た。図５（ａ）〜（ｄ）は直流電圧の値がそれぞれ＋
０．０９３Ｖ、−０．１６９Ｖ、−０．２５Ｖ、−０．
５６５Ｖのときである。
電位に設定し、被測定デバイスには発振回路１９から交
流電圧（１０２ＫＨｚ，１．５Ｖp-p ）を印加する共に
可変直流電圧源２０の直流電圧の値を種々に変化させ
た。図５（ａ）〜（ｄ）は直流電圧の値がそれぞれ＋
０．０９３Ｖ、−０．１６９Ｖ、−０．２５Ｖ、−０．
５６５Ｖのときである。
【００３９】図５（ａ）に比べ、図５（ｄ）ではＮ型不
純物のドープ領域（図中の符号５０で示している）が広
がったように観察されている。これは、被測定デバイス
に対して正極性の電位を有する探針に電子が引っ張られ
たことによることが原因と考えられる。
純物のドープ領域（図中の符号５０で示している）が広
がったように観察されている。これは、被測定デバイス
に対して正極性の電位を有する探針に電子が引っ張られ
たことによることが原因と考えられる。
【００４０】一方、図５（ｅ）は、図５（ａ）のＳＣＭ
画像と同じ条件のとき生成されたＡＦＭ画像を示してい
る。試料研磨時の研磨速度の違いにより、図示のよう
に、トレンチ構造やシリコン上の配線等が確認されてい
る。
画像と同じ条件のとき生成されたＡＦＭ画像を示してい
る。試料研磨時の研磨速度の違いにより、図示のよう
に、トレンチ構造やシリコン上の配線等が確認されてい
る。
【００４１】図６は、図５に示された一連のＳＣＭ画像
において、ＰＮ接合部の信号変化を曲線で示したもので
ある。＋０．０９３Ｖの直流バイアス印加時のＰＮ接合
部では特に複雑な信号変化を呈しているが、これは研磨
面と水平な方向におけるキャリア移動が影響しているも
のと推測される。
において、ＰＮ接合部の信号変化を曲線で示したもので
ある。＋０．０９３Ｖの直流バイアス印加時のＰＮ接合
部では特に複雑な信号変化を呈しているが、これは研磨
面と水平な方向におけるキャリア移動が影響しているも
のと推測される。
【００４２】ところで、ＳＣＭ画像にはシリコン中のキ
ャリア分布が、ＡＦＭ画像にはシリコン上の構造がそれ
ぞれ示されている。従って、両画像を合成することによ
り、例えばゲート位置に対する不純物の分布状態等の有
益な情報を得ることができる。
ャリア分布が、ＡＦＭ画像にはシリコン上の構造がそれ
ぞれ示されている。従って、両画像を合成することによ
り、例えばゲート位置に対する不純物の分布状態等の有
益な情報を得ることができる。
【００４３】ただし、そのままの状態で合成したのでは
分かりにくい画像となるため、それぞれを適宜画像処理
した後、合成した。
分かりにくい画像となるため、それぞれを適宜画像処理
した後、合成した。
【００４４】図７（ａ）は、図５（ａ）に示したＳＣＭ
画像においてキャパシタンス変化信号を絶対値表示した
ものであり、ＰＮ接合部における境界線が明確に示され
ている。また、図７（ｂ）は、ＳＣＭ画像と同時に生成
されたＡＦＭ画像に一種の微分フィルタをかけて画像処
理したものであり、ゲートやコンタクト等の構造が強調
されている。図７（ｃ）は、図７（ａ）のＳＣＭ画像と
図７（ｂ）のＡＦＭ画像を合成して得られる画像であ
り、キャリアの分布情報と構造の情報を一度に見ること
ができる。
画像においてキャパシタンス変化信号を絶対値表示した
ものであり、ＰＮ接合部における境界線が明確に示され
ている。また、図７（ｂ）は、ＳＣＭ画像と同時に生成
されたＡＦＭ画像に一種の微分フィルタをかけて画像処
理したものであり、ゲートやコンタクト等の構造が強調
されている。図７（ｃ）は、図７（ａ）のＳＣＭ画像と
図７（ｂ）のＡＦＭ画像を合成して得られる画像であ
り、キャリアの分布情報と構造の情報を一度に見ること
ができる。
【００４５】ＳＣＭはシリコンの電気的特性すなわちキ
ャリア濃度を測定するため、不純物分布の決定には直流
電圧依存性を考慮する必要がある。
ャリア濃度を測定するため、不純物分布の決定には直流
電圧依存性を考慮する必要がある。
【００４６】一方、このことはＳＣＭにより、Ｎまたは
ＰチャネルのＭＯＳトランジスタにおけるキャリア濃度
のゲート電圧依存性、すなわち実デバイスのダイナミッ
ク動作を観察できることを示している。
ＰチャネルのＭＯＳトランジスタにおけるキャリア濃度
のゲート電圧依存性、すなわち実デバイスのダイナミッ
ク動作を観察できることを示している。
【００４７】次に、ＣＭＯＳデバイス中のＰチャネルＭ
ＯＳトランジスタにおけるキャリア密度のゲート電圧依
存特性を測定した結果について説明する。
ＯＳトランジスタにおけるキャリア密度のゲート電圧依
存特性を測定した結果について説明する。
【００４８】図８は、図３中のＭＯＳトランジスタ３０
のソース拡散領域３２及び半導体領域３１に対して１０
０ＫＨｚ、３Ｖp-p の交流電圧を印加し、ドレイン領域
３３に対して−２．５Ｖの直流電圧を印加した上で、ゲ
ート電極３４に印加する電圧を０Ｖから−５Ｖまで変化
させたときに得られる一連のＳＣＭ画像を示している。
のソース拡散領域３２及び半導体領域３１に対して１０
０ＫＨｚ、３Ｖp-p の交流電圧を印加し、ドレイン領域
３３に対して−２．５Ｖの直流電圧を印加した上で、ゲ
ート電極３４に印加する電圧を０Ｖから−５Ｖまで変化
させたときに得られる一連のＳＣＭ画像を示している。
【００４９】図８（ａ）〜（ｆ）はそれぞれゲート電圧
が０Ｖ、−１Ｖ、−２Ｖ、−３Ｖ、−４Ｖ、−５Ｖの場
合である。
が０Ｖ、−１Ｖ、−２Ｖ、−３Ｖ、−４Ｖ、−５Ｖの場
合である。
【００５０】ゲート電圧が０Ｖの場合、ソース、ドレイ
ン領域間のチャネルは開いている。ゲート電圧が−４Ｖ
及び−５Ｖのバイアス状態のとき、チャネルは閉じてい
ることが分かる。
ン領域間のチャネルは開いている。ゲート電圧が−４Ｖ
及び−５Ｖのバイアス状態のとき、チャネルは閉じてい
ることが分かる。
【００５１】二次元のキャリア密度を高空間分解能で測
定することができるＳＣＭでは、このようなチャネル領
域におけるキャリア密度のゲート電圧依存性を容易に測
定することができる。
定することができるＳＣＭでは、このようなチャネル領
域におけるキャリア密度のゲート電圧依存性を容易に測
定することができる。
【００５２】実用上では、不純物ドープ状態とＭＯＳト
ランジスタの動作特性との関連を調べることにより、不
純物ドープの最適化を図ることができる。
ランジスタの動作特性との関連を調べることにより、不
純物ドープの最適化を図ることができる。
【００５３】
【発明の効果】以上、説明したようにこの発明によれ
ば、半導体デバイス内部のキャリア分布状態を実際の動
作状態に近い状態で観察することができる半導体解析装
置及び解析方法を提供することができる。
ば、半導体デバイス内部のキャリア分布状態を実際の動
作状態に近い状態で観察することができる半導体解析装
置及び解析方法を提供することができる。
【図１】この発明の原理を説明するために使用する断面
図及び特性図。
図及び特性図。
【図２】この発明に係る半導体解析装置の全体の構成を
示すブロック図。
示すブロック図。
【図３】図２中の被測定デバイスがＰチャネルのＭＯＳ
トランジスタである場合にその詳細な断面構造をバイア
ス回路と共に示す図。
トランジスタである場合にその詳細な断面構造をバイア
ス回路と共に示す図。
【図４】図２中の被測定デバイスがトレンチ型１６ＭＤ
ＲＡＭセルの場合の斜視断面図。
ＲＡＭセルの場合の斜視断面図。
【図５】図４の試料を用いて測定を行った際に得られる
一連のＳＣＭ画像並びにＡＦＭ画像を示す図。
一連のＳＣＭ画像並びにＡＦＭ画像を示す図。
【図６】図５に示された一連のＳＣＭ画像におけるＰＮ
接合部の信号変化を示す曲線図。
接合部の信号変化を示す曲線図。
【図７】図４の試料を用いて測定を行った際に得られる
画像を示し、図７（ａ）はキャパシタンス変化信号を絶
対値表示したＳＣＭ画像を示す図、図７（ｂ）は微分フ
ィルタをかけて画像処理したＡＦＭ画像を示す図、図７
（ｃ）は図７（ａ）のＳＣＭ画像と図７（ｂ）のＡＦＭ
画像を合成して得られる画像を示す図。
画像を示し、図７（ａ）はキャパシタンス変化信号を絶
対値表示したＳＣＭ画像を示す図、図７（ｂ）は微分フ
ィルタをかけて画像処理したＡＦＭ画像を示す図、図７
（ｃ）は図７（ａ）のＳＣＭ画像と図７（ｂ）のＡＦＭ
画像を合成して得られる画像を示す図。
【図８】図３中のＭＯＳトランジスタのゲート電極に印
加する電圧を変化させたときに得られる一連のＳＣＭ画
像を示す図。
加する電圧を変化させたときに得られる一連のＳＣＭ画
像を示す図。
１１…ピエゾスキャナ、 １２…被測定デバイス、 １３…レーザ・ビーム、 １４…カンチレバー、 １５…探針（チップ）、 １６…ビーム検出器、 １７…ＡＦＭ処理部、 １８…キャパシタンスセンサ、 １９…発振回路、 ２０…可変直流電圧源、 ２１…ロックインアンプ、 ２２…ＳＣＭ処理部、 ２３…バイアス回路、 ３０…ＰチャネルのＭＯＳトランジスタ、 ３１…Ｎ型の半導体領域、 ３２…ソース拡散領域（Ｓ）、 ３３…ドレイン拡散領域（Ｄ）、 ３４…ゲート電極（Ｇ）、 ３５…交流電圧源、 ３６…直流電圧源、 ３７…可変直流電圧源。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G060 AA08 AD01 AE28 AF10 EA02 EB08 HE01 HE03 HE05 KA16 4M106 AA02 AA07 AB01 AB02 AB03 BA11 BA14 CB02 DH08 DH11 DH16 DH57 DJ03
Claims (4)
- 【請求項１】 断面が露出した半導体試料の断面表面と
接触する探針と、 上記試料の断面表面における任意の位置における上記試
料と上記探針との間の容量を検出する検出回路と、 上記検出回路で検出された容量に基づいて上記半導体試
料の断面表面におけるキャリアの分布状態に対応したＳ
ＣＭ（Scanning Capacitance Microscope ）画像信号を
得る手段と、 上記試料の断面表面における所望する箇所にバイアス電
圧を印加して上記半導体試料を動作状態に設定するバイ
アス回路とを具備したことを特徴とする半導体解析装
置。 - 【請求項２】 前記試料の断面表面におけるＡＦＭ（At
omic Force Microscope ）画像信号を得る手段をさらに
具備したことを特徴とする請求項１に記載の半導体解析
装置。 - 【請求項３】 前記半導体試料が、第１導電型の第１半
導体領域と、この第１半導体領域上に所定の間隔を隔て
て形成され、上記第１導電型とは反対導電型の第２導電
型のソース拡散領域及びドレイン拡散領域と、ゲート電
極とを有するＭＯＳトランジスタであり、 前記バイアス回路は、上記ソース拡散領域及び第１半導
体領域に対して所定の交流電圧を印加する交流電圧源
と、 上記ドレイン拡散領域に対して所定の直流電圧を印加す
る直流電圧源と、 上記ゲート電極に対して所定の直流電圧を印加する可変
直流電圧源とを有して構成されていることを特徴とする
請求項１に記載の半導体解析装置。 - 【請求項４】 半導体試料の断面を露出させ、 上記試料の露出した断面表面における所望する箇所にバ
イアス電圧を印加して上記試料を動作状態に設定し、 上記試料の露出した断面表面に探針を接触させて、試料
の断面表面における任意の位置における試料と探針との
間の容量を検出し、 上記検出された容量に基づいて上記半導体試料の断面表
面におけるキャリアの分布状態に対応したＳＣＭ（Scan
ning Capacitance Microscope ）画像信号を得るように
したことを特徴とする半導体解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316156A JP2000146810A (ja) | 1998-11-06 | 1998-11-06 | 半導体解析装置及び解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316156A JP2000146810A (ja) | 1998-11-06 | 1998-11-06 | 半導体解析装置及び解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000146810A true JP2000146810A (ja) | 2000-05-26 |
Family
ID=18073915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10316156A Pending JP2000146810A (ja) | 1998-11-06 | 1998-11-06 | 半導体解析装置及び解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000146810A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245150A (ja) * | 2005-03-01 | 2006-09-14 | Kyoto Univ | 評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法 |
| US7193424B2 (en) | 2004-06-07 | 2007-03-20 | National Applied Research Laboratories | Electrical scanning probe microscope apparatus |
| JP2010093086A (ja) * | 2008-10-08 | 2010-04-22 | Sharp Corp | 半導体測定装置及び半導体測定方法、サンプル作製方法、並びに走査型容量顕微鏡 |
| JP2010272790A (ja) * | 2009-05-25 | 2010-12-02 | Shin Etsu Handotai Co Ltd | 活性キャリア濃度の評価方法並びに発光素子及び発光素子の製造方法 |
| CN106093472A (zh) * | 2016-08-02 | 2016-11-09 | 河南师范大学 | 一种适用于扫描探针显微镜的抗变质防短路覆膜样品 |
-
1998
- 1998-11-06 JP JP10316156A patent/JP2000146810A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193424B2 (en) | 2004-06-07 | 2007-03-20 | National Applied Research Laboratories | Electrical scanning probe microscope apparatus |
| JP2006245150A (ja) * | 2005-03-01 | 2006-09-14 | Kyoto Univ | 評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法 |
| JP2010093086A (ja) * | 2008-10-08 | 2010-04-22 | Sharp Corp | 半導体測定装置及び半導体測定方法、サンプル作製方法、並びに走査型容量顕微鏡 |
| JP2010272790A (ja) * | 2009-05-25 | 2010-12-02 | Shin Etsu Handotai Co Ltd | 活性キャリア濃度の評価方法並びに発光素子及び発光素子の製造方法 |
| CN106093472A (zh) * | 2016-08-02 | 2016-11-09 | 河南师范大学 | 一种适用于扫描探针显微镜的抗变质防短路覆膜样品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395437B1 (en) | Junction profiling using a scanning voltage micrograph | |
| De Wolf et al. | Electrical characterization of semiconductor materials and devices using scanning probe microscopy | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| Hochwitz et al. | Imaging integrated circuit dopant profiles with the force‐based scanning Kelvin probe microscope | |
| JP2000146810A (ja) | 半導体解析装置及び解析方法 | |
| Nxumalo et al. | Cross‐sectional imaging of semiconductor device structures by scanning resistance microscopy | |
| Henning et al. | Scanning probe microscopy for 2-D semiconductor dopant profiling and device failure analysis | |
| JP2008002952A (ja) | 走査型プローブ顕微鏡、走査型プローブ顕微鏡用試料及びその形成方法 | |
| Nakagiri et al. | Application of scanning capacitance microscopy to semiconductor devices | |
| Germanicus et al. | Mapping of integrated PIN diodes with a 3D architecture by scanning microwave impedance microscopy and dynamic spectroscopy | |
| Wang et al. | Dual Lens Electron Holography, Scanning Capacitance Microscopy (SCM), Scanning Spreading Resistance Microscopy (SSRM) Comparison for Semiconductor 2-D Junction Characterization | |
| Takasaki et al. | Cross-section analysis of electric devices by scanning capacitance microscope | |
| JP3697378B2 (ja) | 走査型静電容量顕微鏡による測定方法 | |
| JP3766261B2 (ja) | 走査型静電容量顕微鏡による測定方法および測定装置 | |
| Johnson et al. | In-situ measurement of depletion zones in power devices | |
| Nishizawa et al. | Scanning tunneling microscopy observation of individual boron dopant atoms beneath si (001)-2× 1 surfaces | |
| Shin et al. | A scanning probe mounted on a field-effect transistor: Characterization of ion damage in Si | |
| JP3705723B2 (ja) | 画像処理システム | |
| Heath et al. | Diffused junctions in multicrystalline silicon solar cells studied by complementary scanning probe microscopy and scanning electron microscopy techniques | |
| Tran et al. | Quantitative two-dimensional carrier profiling of a 400 nm complementary metal–oxide–semiconductor device by Schottky scanning capacitance microscopy | |
| Li et al. | Two-dimensional imaging of charge carrier profiles using local metal–semiconductor capacitance–voltage measurement | |
| Thornton et al. | Quantitative measurements by scanning electron microscopy—I. The use of conductivity maps | |
| Yamamoto et al. | Scanning capacitance microscopy as a characterization tool for semiconductor devices | |
| JPS6321343B2 (ja) | ||
| Honda et al. | Observation of dopant profile of transistors using scanning nonlinear dielectric microscopy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030722 |