CN110767572A - 监测有源区与隔离结构交界区域台阶高度的方法 - Google Patents

监测有源区与隔离结构交界区域台阶高度的方法 Download PDF

Info

Publication number
CN110767572A
CN110767572A CN201810847230.XA CN201810847230A CN110767572A CN 110767572 A CN110767572 A CN 110767572A CN 201810847230 A CN201810847230 A CN 201810847230A CN 110767572 A CN110767572 A CN 110767572A
Authority
CN
China
Prior art keywords
pattern
isolation structure
test pattern
test
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810847230.XA
Other languages
English (en)
Other versions
CN110767572B (zh
Inventor
王德进
周耀辉
任小兵
刘群
金炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201810847230.XA priority Critical patent/CN110767572B/zh
Publication of CN110767572A publication Critical patent/CN110767572A/zh
Application granted granted Critical
Publication of CN110767572B publication Critical patent/CN110767572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及一种监测有源区与隔离结构交界区域台阶高度的方法，包括：在晶圆上形成隔离结构；使用第二光刻版光刻；测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸；根据测量结果与参考值的差值，计算所述台阶高度。本发明根据测量得到的量测图形尺寸来反向推算出台阶高度。由于在制造过程中就可以通过在线测量来监测台阶高度，因此不会对晶圆造成破坏，且节省了时间成本，提高了制造效率。

Description

监测有源区与隔离结构交界区域台阶高度的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种监测有源区与隔离结构交界区域台阶高度的方法。
背景技术
在较小线宽(≤0.13μm)半导体制程中，浅沟槽隔离(STI)是目前最为广泛采用的器件隔绝工艺，其工艺评估的指标有二：
1.STI形成之沟槽形貌。
2.经过蚀刻、填充、研磨最终得到的有源(Active)区域与氧化层填充区域(即STI区域)间的台阶高度(Stepheight)。
其中，指标2涉及多种工艺、多道步骤，其工艺精度相对差，波动性较大，对产品漏电性及最终良率均有负面影响。传统监测此波动的方法主要有两种：
一.在线产品报废后，经过故障分析(FA)切片，由分析实验室通过光学手段(扫描电子显微镜SEM/透射电子显微镜TEM)量测台阶高度。
二.晶圆(Wafer)做最终电性测试，对STI相关电性参数进行分析、模拟，粗略估算台阶高度之相对数值。
此两种方法均存在明显缺陷。方法一需直接报废产品，人力及原料成本较高。方法二在wafer异常波动发生直至最终电性检测步骤间需耗费数星期甚至数月的时间，不利于异常及时监测解决，大大增加了产品运转周期。
发明内容
基于此，有必要提供一种监测有源区与隔离结构交界区域台阶高度的方法。
一种监测有源区与隔离结构交界区域台阶高度的方法，包括：在晶圆上形成隔离结构；包括使用第一光刻版光刻定义出需要形成隔离结构的区域，和所述光刻后在晶圆上制造形成测试区；所述第一光刻版包括第一测试图形区域，所述第一测试图形区域包括至少一个测试图形，所述测试区包括与所述测试图形一一对应的模拟隔离结构，和与所述测试图形一一对应的模拟有源区；使用第二光刻版光刻，所述第二光刻版包括第二测试图形区域，所述第二测试图形区域包括与所述测试图形一一对应的量测图形，所述量测图形在使用第二光刻版光刻后转移到对应的模拟隔离结构和模拟有源区上；测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸；根据测量结果与参考值的差值，计算所述台阶高度。
在其中一个实施例中，所述第一测试图形区域的测试图形中有一个是原始测试图形，其他为台阶测试图形，各所述台阶测试图形的图案不相同，所述参考值为对应所述原始测试图形的量测图形转移到模拟隔离结构和模拟有源区上后测量得到的尺寸。
在其中一个实施例中，所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸的步骤，是测量光刻显影后的光刻胶图形的尺寸。
在其中一个实施例中，所述使用第二光刻版光刻是使用多晶硅光刻版光刻形成多晶硅层的图案，所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸，是测量转移到模拟隔离结构和模拟有源区上的多晶硅图案的线宽。
在其中一个实施例中，所述原始测试图形和各所述台阶测试图形均包括有效区，所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸的步骤，是对有效区内的图形进行测量。
在其中一个实施例中，所述原始测试图形和各所述台阶测试图形均包括分隔区，所述分隔区位于所述有效区外侧，用于将所述有效区与其他区域的构造分隔开。
在其中一个实施例中，所述原始测试图形的有效区包括一完整有源区，所述完整有源区内无隔离结构；各所述台阶测试图形的有效区均包括有源区图形和隔离结构图形，各所述台阶测试图形有效区内的有源区图形密度不相同。
在其中一个实施例中，所述有源区图形和隔离结构图形在形成的所述测试区中沿第一方向延伸；所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸的步骤，是测量量测图形在第一方向上的尺寸，模拟隔离结构和模拟有源区上的量测图形沿第二方向延伸，所述第二方向与第一方向的夹角大于零度、小于或等于90度。
在其中一个实施例中，所述测试图形区域包括原始测试图形、第一台阶测试图形、第二台阶测试图形、第三台阶测试图形，所述第二台阶测试图形在有效区内的有源区图形密度大于所述第一台阶测试图形在有效区内的有源区图形密度，所述第三台阶测试图形在有效区内的有源区图形密度大于所述第二台阶测试图形在有效区内的有源区图形密度，所述计算所述台阶高度的步骤是根据如下公式进行计算：
Figure BDA0001746866140000031
其中，h为台阶高度，a0为转移到原始测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a1为转移到第一台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a2为转移到第二台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a3为转移到第三台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，α为所述第一台阶测试图形对所述台阶高度的关联参数，β为所述第二台阶测试图形对所述台阶高度的关联参数，δ为所述第三台阶测试图形对所述台阶高度的关联参数。
在其中一个实施例中，所述隔离结构是浅沟槽隔离结构。
上述监测有源区与隔离结构交界区域台阶高度的方法，利用台阶高度发生变化会导致曝光尺寸发生偏离(即导致量测图形的尺寸发生变化)的原理，根据测量得到的量测图形尺寸与参考值(参考值反映台阶高度为0时，转移到晶圆上的量测图形所应有的尺寸)的差值来反向推算出台阶高度。由于在制造过程中就可以通过在线测量来监测台阶高度，因此不会对晶圆造成破坏，且节省了时间成本，提高了制造效率。
附图说明
图1是一实施例中监测有源区与隔离结构交界区域台阶高度的方法的流程图；
图2a、图2b分别是一实施例中第一光刻版的原始测试图形和第二光刻版的量测图形的结构示意图，图2c是量测图形叠加到原始测试图形上的示意图；
图3a是第一光刻版的第一台阶测试图形的结构示意图，图3b是量测图形叠加到第一台阶测试图形上的示意图；
图4a是第一光刻版的第二台阶测试图形的结构示意图，图4b是量测图形叠加到第二台阶测试图形上的示意图；
图5a是第一光刻版的第三台阶测试图形的结构示意图，图5b是量测图形叠加到第三台阶测试图形上的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本申请的目的是监测有源区与隔离结构交界区域台阶高度，发明人结合生产制造的经验，通过实验和研究发现，晶圆表面在有源区和STI交界区域的平坦度发生变化(即台阶高度发生变化)，交界处的光刻性能亦会受到影响，进而导致曝光尺寸发生偏离。本申请正是利用此原理，根据不同平坦度下光刻图形曝光尺寸的差异，反向推算出台阶高度的具体波动数据，从而有效指导工程人员据此进行工艺调整及异常处理。
图1是一实施例中监测有源区与隔离结构交界区域台阶高度的方法的流程图，包括下列步骤：
S10，在晶圆上形成隔离结构。
在本实施例中，隔离结构为浅沟槽隔离(STI)结构；在其他实施例中也可以采用本领域习知的隔离结构，例如硅局部氧化(LOCOS)结构。具体可以是使用第一光刻版光刻定义出需要形成隔离结构的区域，然后通过刻蚀、氧化物填充、氧化物研磨等工艺后形成隔离结构，该形成隔离结构的工艺可以采用本领域习知的工艺，不限于以上介绍的工艺。第一光刻版包括第一测试图形区域，第一测试图形区域包括至少一个测试图形，且这些测试图形的图案不相同。由于第一光刻版上第一测试图形区域的存在，形成隔离结构的同时也会在晶圆上形成对应的测试区。测试区包括与各测试图形一一对应的模拟隔离结构和模拟有源区，即每个测试图形通过光刻转移到光刻胶后，都会在形成隔离结构的工艺中对应形成模拟隔离结构和模拟有源区。
S20，使用第二光刻版光刻。
第二光刻版包括第二测试图形区域，第二测试图形区域包括与第一光刻版的各个测试图形一一对应的量测图形，各量测图形在使用第二光刻版光刻后转移到对应的模拟隔离结构和模拟有源区上。第二测试图形区域形成于第二光刻版上与第一测试图形区域对应的位置，使得第二光刻版光刻后量测图形会被转移到测试区上方的光刻胶上，即转移到对应的模拟隔离结构和模拟有源区上方。
为了简化工艺、节省成本，就如步骤S10是利用半导体器件制造中原本就有的隔离结构光刻层次来形成测试区一样，步骤S20同样可以利用半导体器件制造中原本就有的光刻层次，例如多晶硅层光刻来实现。这样就无需增加新的光刻步骤和新的光刻版，只需要考虑对已有光刻层次的光刻版图形进行调整。
S30，测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸。
测量各量测图形在平面上的尺寸，例如量测图形的宽度。可以采用现有技术的测量工艺，以降低工艺难度。
S40，根据测量结果与参考值的差值，计算台阶高度。
如前述，本申请是利用台阶高度发生变化会导致曝光尺寸发生偏离(即导致量测图形的尺寸发生变化)的原理，根据测量结果来反向推算出台阶高度。该参考值即为台阶高度是0时，对应的量测图形尺寸，我们通过测量结果与参考值的差值，即可以反向推算出有源区与隔离结构交界区域的台阶高度。对后续工艺进行精确调整，避免电性参数超标(Outof Specification,OOS)以及后续制程之参数偏移。
可以理解的，发明人希望步骤S30中可以利用工厂已有的测量设备(机台)进行测量，以节省成本。在一个实施例中，步骤S30是测量步骤S20光刻显影后的光刻胶图形中的量测图形尺寸，这样可以利用已有的测量关键尺寸(CD)的机台进行测量。即，对于第二光刻版为多晶硅光刻版的实施例，步骤S30可以是测量作为多晶硅刻蚀的掩膜的光刻胶中量测图形的尺寸。可以理解的，由于曝光尺寸的变化除了会导致光刻胶图形的尺寸发生变化，同样会对该光刻胶图形对应的器件结构尺寸产生影响，所以在一些实施例中，也可以通过测量相应的器件结构尺寸作为测量结果，例如对于第二光刻版为多晶硅光刻版的实施例，可以测量多晶硅条的尺寸。
在制作光刻版时，可以在边角等难以有效利用的区域形成一些特殊图形，这些特殊图形不用于形成元器件，而是用于对位、测试等特殊的用途。在一个实施例中，第一光刻版上的第一测试图形区域和第二光刻版上的第二测试图形区域，均是上述用于形成特殊图形的区域。可以理解的，台阶高度的变化对曝光尺寸偏离的影响较小，为了准确地测量出量测图形尺寸相对于参考值的变化量，我们希望设计出对晶圆的平坦度较为敏感的测试图形/量测图形。
在一个实施例中，第一光刻版中的各测试图形中有一个是原始测试图形，其他为台阶测试图形，各台阶测试图形的图案不相同，各量测图形的图案相同，参考值为对应原始测试图形的量测图形转移到模拟隔离结构和模拟有源区上后测量得到的尺寸。即，我们设计一个理论上台阶高度是0的图形作为原始测试图形，通过测量出台阶测试图形与该原始测试图形对应的量测图形尺寸差值，来推算出台阶高度。在设置了原始测试图形的基础上，最少只需要设置一个台阶测试图形，就可以通过二者对应的量测图形尺寸差值来计算台阶高度。但发明人认为一个台阶测试图形并不能全面反映各种情况下台阶高度对于曝光尺寸偏离的影响，因此通过设置多个(例如两个、三个、四个…)台阶测试图形，每个台阶测试图形具有不同图案，就能够更全面地反映台阶高度对于曝光尺寸偏离的影响，计算出的台阶高度更准确。
在其他实施例中，也可以不设置原始测试图形，参考值为一个定值，根据各台阶测试图形对应的量测图形与参考值的差值与来推算出台阶高度，但发明人认为设置原始测试图形的实施例得到的台阶高度更准确。
图2a、图2b分别是一实施例中第一光刻版的原始测试图形和第二光刻版的量测图形的结构示意图，图2c是量测图形叠加到原始测试图形上的示意图。在该实施例中，原始测试图形和各台阶测试图形均包括有效区A，步骤S30是对有效区A内的图形进行测量。
请一并查看图2a、2b、2c，原始测试图形中的空白区域为隔离结构120，斜线填充的区域为有源区。有效区A包括一完整有源区110，完整有源区110内无隔离结构。参见图2c，在该实施例中，步骤S30是测量量测图形位于有效区A内的部分的宽度(横向宽度)，即测量量测图形的关键尺寸a0。
参见图2b，在该实施例中，量测图形包括条形122和条形122两侧的截止条124，截止条124的宽度大于条形122的宽度。
在一个实施例中，原始测试图形和各台阶测试图形均包括分隔区。参见图2a，分隔区B位于有效区A的外侧，用于将有效区A与其他区域的构造分隔开。如前所述，在其中一个实施例中，步骤S30是测量量测图形位于有效区A内的部分的宽度，因此为了隔绝有效区A外的结构对有效区A内的结构的影响，在有效区A的外侧设置分隔区B。在图2a所示的实施例中，分隔区B是设置于有效区A纵向的两侧。
在一个实施例中，第一光刻版的第一测试图形区域包括一原始测试图形和三个台阶测试图形，其中原始测试图形可以为图2a所示的图形，三个台阶测试图形分别示出于图3a、图4a、图5a，图3b、图4b、图5b则分别是量测图形叠加到三个台阶测试图形上的示意图，图3b、图4b、图5b用虚线框框出了相应的有效区位置，图3b、图4b、图5b所示的量测图形相同。在该实施例中，各台阶测试图形的有效区均包括有源区图形和隔离结构图形，各台阶测试图形有效区内的有源区图形密度不相同。在一个实施例中，各台阶测试图形有效区内的有源区图形数量不相同。具体地，图3b的有效区内的有源区图形有一条，图4b的有效区内的有源区图形有两条，图5b的有效区内的有源区图形有五条。
在一个实施例中，各台阶测试图形的有效区内的有源区图形和隔离结构图形沿横向延伸，从而形成沿横向延伸的有源区与隔离结构边界。量测图形与有源区图形/隔离结构图形呈一夹角(大于零度小于或等于90度)则对台阶高度的变化会更敏感，在一个实施例中量测图形沿纵向延伸，且转移到模拟隔离结构和模拟有源区上后与有源区图形和隔离结构图形垂直。
可以理解的，对于不同的台阶测试图形，转移到晶圆上的量测图形尺寸变化也不相同，可以通过数据处理和实验拟合来得到各台阶测试图形上方的量测图形对台阶高度的关联参数。例如对于一个台阶测试图形，采用不同的制造条件来获得几组量测图形的尺寸，并通过现有技术(例如切片)来得到实际的台阶高度，然后通过数据拟合等手段得到上述关联参数。之后就可以在步骤S40中通过该关联参数计算出台阶高度。例如对于测试图形区域只包括一个台阶测试图形的实施例，可以通过如下公式计算：台阶高度h＝(ai-a)/λ。
其中，a为参考值；ai为转移到台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，即，第一光刻版上的台阶测试图形转移到晶圆上，形成对应的模拟隔离结构和模拟有源区，然后在该模拟隔离结构和模拟有源区上光刻出量测图形的多晶硅图案，该多晶硅图案的宽度测量值为ai；λ为台阶测试图形对台阶高度的关联参数。
对于测试图形区域包括两个以上的台阶测试图形的实施例，则将每个台阶测试图形计算出的结果加权求和。以附图(即除了图1以外的所有附图)所示的实施例为例，该实施例的测试图形区域包括原始测试图形、第一台阶测试图形、第二台阶测试图形、第三台阶测试图形，根据如下公式计算台阶高度h：
Figure BDA0001746866140000081
其中a0为转移到原始测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a1为转移到第一台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a2为转移到第二台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a3为转移到第三台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，α为第一台阶测试图形对台阶高度的关联参数，β为第二台阶测试图形对台阶高度的关联参数，δ为第三台阶测试图形对台阶高度的关联参数；0.62、0.24、0.14分别为加权值。
在一个实施例中，α的取值范围为0.2～0.4，β的取值范围为0.15～0.45，δ的取值范围为0.15～0.45。进一步地，在一个实施例中，监测有源区与隔离结构交界区域台阶高度的方法应用于关键尺寸(CD)为0.18微米的平台，α、β、δ的取值范围均为0.3～0.35。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种监测有源区与隔离结构交界区域台阶高度的方法，包括：
在晶圆上形成隔离结构；包括使用第一光刻版光刻定义出需要形成隔离结构的区域，和所述光刻后在晶圆上制造形成测试区；所述第一光刻版包括第一测试图形区域，所述第一测试图形区域包括至少一个测试图形，所述测试区包括与所述测试图形一一对应的模拟隔离结构，和与所述测试图形一一对应的模拟有源区；
使用第二光刻版光刻，所述第二光刻版包括第二测试图形区域，所述第二测试图形区域包括与所述测试图形一一对应的量测图形，所述量测图形在使用第二光刻版光刻后转移到对应的模拟隔离结构和模拟有源区上；
测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸；
根据测量结果与参考值的差值，计算所述台阶高度。
2.根据权利要求1所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述第一测试图形区域的测试图形中有一个是原始测试图形，其他为台阶测试图形，各所述台阶测试图形的图案不相同，所述参考值为对应所述原始测试图形的量测图形转移到模拟隔离结构和模拟有源区上后测量得到的尺寸。
3.根据权利要求1所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸的步骤，是测量光刻显影后的光刻胶图形的尺寸。
4.根据权利要求1所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述使用第二光刻版光刻是使用多晶硅光刻版光刻形成多晶硅层的图案，所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸，是测量转移到模拟隔离结构和模拟有源区上的多晶硅图案的线宽。
5.根据权利要求2所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述原始测试图形和各所述台阶测试图形均包括有效区，所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸的步骤，是对有效区内的图形进行测量。
6.根据权利要求5所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述原始测试图形和各所述台阶测试图形均包括分隔区，所述分隔区位于所述有效区外侧，用于将所述有效区与其他区域的构造分隔开。
7.根据权利要求5所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述原始测试图形的有效区包括一完整有源区，所述完整有源区内无隔离结构；各所述台阶测试图形的有效区均包括有源区图形和隔离结构图形，各所述台阶测试图形有效区内的有源区图形密度不相同。
8.根据权利要求7所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述有源区图形和隔离结构图形在形成的所述测试区中沿第一方向延伸；所述测量转移到模拟隔离结构和模拟有源区上的量测图形的尺寸的步骤，是测量量测图形在第一方向上的尺寸，模拟隔离结构和模拟有源区上的量测图形沿第二方向延伸，所述第二方向与第一方向的夹角大于零度、小于或等于90度。
9.根据权利要求7所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述测试图形区域包括原始测试图形、第一台阶测试图形、第二台阶测试图形、第三台阶测试图形，所述第二台阶测试图形在有效区内的有源区图形密度大于所述第一台阶测试图形在有效区内的有源区图形密度，所述第三台阶测试图形在有效区内的有源区图形密度大于所述第二台阶测试图形在有效区内的有源区图形密度，所述计算所述台阶高度的步骤是根据如下公式进行计算：
Figure FDA0001746866130000021
其中，h为台阶高度，a0为转移到原始测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a1为转移到第一台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a2为转移到第二台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，a3为转移到第三台阶测试图形对应的模拟隔离结构和模拟有源区上的量测图形的宽度，α为所述第一台阶测试图形对所述台阶高度的关联参数，β为所述第二台阶测试图形对所述台阶高度的关联参数，δ为所述第三台阶测试图形对所述台阶高度的关联参数。
10.根据权利要求1-9中任一项所述的监测有源区与隔离结构交界区域台阶高度的方法，其特征在于，所述隔离结构是浅沟槽隔离结构。
CN201810847230.XA 2018-07-27 2018-07-27 监测有源区与隔离结构交界区域台阶高度的方法 Active CN110767572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810847230.XA CN110767572B (zh) 2018-07-27 2018-07-27 监测有源区与隔离结构交界区域台阶高度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810847230.XA CN110767572B (zh) 2018-07-27 2018-07-27 监测有源区与隔离结构交界区域台阶高度的方法

Publications (2)

Publication Number Publication Date
CN110767572A true CN110767572A (zh) 2020-02-07
CN110767572B CN110767572B (zh) 2021-11-05

Family

ID=69328340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810847230.XA Active CN110767572B (zh) 2018-07-27 2018-07-27 监测有源区与隔离结构交界区域台阶高度的方法

Country Status (1)

Country Link
CN (1) CN110767572B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394127A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008557A (ko) * 1999-07-02 2001-02-05 김영환 소자분리막의 단차 측정용 패턴형성방법
JP2002122975A (ja) * 2000-10-12 2002-04-26 Sony Corp 半導体装置の製造方法
US20060148138A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device
US20070020777A1 (en) * 2005-07-25 2007-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling system for gate formation of semiconductor devices
CN101202236A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 采用ocd量测芯片台阶高度的方法
CN101459048A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 获得刻蚀工艺试片线宽的方法及刻蚀方法
CN102136438A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 快速检测芯片堆栈结构间段差高度的方法
TW201320212A (zh) * 2011-11-01 2013-05-16 United Microelectronics Corp 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
CN103247549A (zh) * 2013-04-02 2013-08-14 中国电子科技集团公司第五十五研究所 一种台阶高度实时监控的碳化硅光敏掩膜刻蚀方法
CN103943607A (zh) * 2013-01-23 2014-07-23 无锡华润上华科技有限公司 划片槽条宽测试结构及方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008557A (ko) * 1999-07-02 2001-02-05 김영환 소자분리막의 단차 측정용 패턴형성방법
JP2002122975A (ja) * 2000-10-12 2002-04-26 Sony Corp 半導体装置の製造方法
US20060148138A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device
US20070020777A1 (en) * 2005-07-25 2007-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling system for gate formation of semiconductor devices
TW200705543A (en) * 2005-07-25 2007-02-01 Taiwan Semiconductor Mfg Co Ltd Controlling system for gate formation of semiconductor devices
CN101202236A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 采用ocd量测芯片台阶高度的方法
CN101459048A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 获得刻蚀工艺试片线宽的方法及刻蚀方法
CN102136438A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 快速检测芯片堆栈结构间段差高度的方法
TW201320212A (zh) * 2011-11-01 2013-05-16 United Microelectronics Corp 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
CN103943607A (zh) * 2013-01-23 2014-07-23 无锡华润上华科技有限公司 划片槽条宽测试结构及方法
CN103247549A (zh) * 2013-04-02 2013-08-14 中国电子科技集团公司第五十五研究所 一种台阶高度实时监控的碳化硅光敏掩膜刻蚀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394127A (zh) * 2021-06-16 2021-09-14 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法

Also Published As

Publication number Publication date
CN110767572B (zh) 2021-11-05

Similar Documents

Publication Publication Date Title
TWI604545B (zh) 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統，方法及度量
TWI755386B (zh) 計量系統及方法
CN109581832B (zh) 叠对误差测量结构以及叠对误差测量方法
US7666559B2 (en) Structure and method for determining an overlay accuracy
TWI532112B (zh) 使用一晶圓幾何度量之疊對及半導體製程控制
KR101697893B1 (ko) 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용
US8072601B2 (en) Pattern monitor mark and monitoring method suitable for micropattern
KR102467186B1 (ko) 패턴화된 구조물에서 측정을 위한 테스트 구조물을 사용하는 테스트 구조물 및 계측 기술
US20110051150A1 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US7820458B2 (en) Test structures and methods
TW201535066A (zh) 量測用於涉及微影之製造程序之製程參數
KR19990063186A (ko) 소자 성능 측정에 의해 근접 효과를 정량화하는 방법 및 장치
US7777884B2 (en) Method and system for optimizing sub-nanometer critical dimension using pitch offset
CN110767572B (zh) 监测有源区与隔离结构交界区域台阶高度的方法
US7096127B2 (en) Measuring flare in semiconductor lithography
CN104332460B (zh) 沟槽形貌监控方法以及沟槽形貌监控结构制作方法
JPH05259152A (ja) 加工された基板上の整列を測定するための機器の正確さを特に分析するための計測学的構造を製造するための方法
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
US6808946B1 (en) Method of using critical dimension measurements to control stepper process parameters
JP2009076863A (ja) 半導体装置の製造方法
CN102376553B (zh) 一种栅极刻蚀方法
Hingst et al. Spectroscopic Ellipsometry based Scatterometry enabling 193nm Litho and Etch process control for the 110nm technology node and beyond
Cresswell et al. Comparison of SEM and HRTEM CD measurements extracted from test structures having feature linewidths from 40 to 240 nm
US20130029434A1 (en) Method of fabricating semiconductor device including calibrating process conditions and configurations by monitoring processes
JPS6232783B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant