CN113506756B - Ono工艺中的hto氧化层工艺方法 - Google Patents
Ono工艺中的hto氧化层工艺方法 Download PDFInfo
- Publication number
- CN113506756B CN113506756B CN202110719394.6A CN202110719394A CN113506756B CN 113506756 B CN113506756 B CN 113506756B CN 202110719394 A CN202110719394 A CN 202110719394A CN 113506756 B CN113506756 B CN 113506756B
- Authority
- CN
- China
- Prior art keywords
- ono
- oxide layer
- thickness
- layer
- hto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 230000008569 process Effects 0.000 title claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000004140 cleaning Methods 0.000 claims abstract description 29
- 238000013461 design Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 238000005259 measurement Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 88
- 230000015654 memory Effects 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种ONO工艺中的HTO氧化层工艺方法：步骤一，ONO层生长，完成后整体的ONO层厚度为原目标厚度值+d；步骤二，湿法清洗步骤，目标刻蚀量为c；步骤三，测量ONO层的整体厚度，ONO层厚度测量值为b；步骤四，根据步骤三中计算出的刻蚀最终目标值选择相应的栅氧化层生长前的清洗工艺，栅氧化层生长前清洗工艺的刻蚀量=b‑最终ONO膜厚目标值；步骤五，栅氧化层生长；步骤六，生长制作栅极的多晶硅层。本发明针对ONO层中最顶层的HTO氧化层的工艺参数进行调整，在淀积形成ONO层时使形成的最顶层的HTO氧化层的实际厚度比设计目标厚度略高一些，减小淀积厚度误差以及清洗、湿法刻蚀误差所累积带来的误差问题。
Description
技术领域
本发明涉及半导体器件的制造及测试领域，特别是指一种存储器的ONO工艺中的氧化层厚度补偿方法。
背景技术
非挥发性存储器（NVM）技术，主要有浮栅（floating gate）技术、分压栅(splitgate)技术以及SONOS（Silicon-Oxide-Nitride-Oxide-Silicon）技术。SONOS技术应用广泛，具有操作电压低、速度快、容量大、抗擦写能力强、低工作电压和低功耗等优点。具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。
目前半导体制造技术中常用的SONOS存储器剖面如图1所示，1是衬底，2是多晶硅栅极，3是氧化层/氮化硅/氧化层三明治结构（ONO，Oxide-Nitride-Oxide，包括顶部氧化层303，中间氮化硅层302，沟道氧化层（底层氧化层）301）。其中氮化硅层302用于电荷存储，沟道氧化层301为电荷擦写通道，顶部氧化层303用于防止存储电荷挥发。4是N型源、漏注入区，5是绝缘介质侧墙（氮化硅或氧化硅材质）。ONO层如图2所示。
SONOS闪存器件读写过程是通过对CG（Control Gate，控制栅）施加一个电压使得电子通过隧道氧化层存储于氮化层中，因此ONO结构的制备至关重要。其中，隧道氧化层的质量、均一性以及Si/SiO2界面的完整性会影响隧穿过程，以及SiO2的氮化层中N含量控制等等都会影响到读写速率、数据保持能力（Date Retention），进而影响器件可靠性（Reliability）。12寸工艺高压、低压氧化及退火这些大量的热过程会对SONOS闪存的超薄隧道氧化层以及存储层的负面影响指数上升。
ONO结构的现有制造工艺中，底部二氧化硅一般采用热生长（消耗硅衬底）或LPCVD（Low Pressure Chemical Vapor Deposition，低压化学气相沉积）淀积工艺（不消耗硅衬底），一般包括炉管热氧化、掺氮、热退火等步骤，二氧化硅表面通过离子注入和热退火，或通过炉管 N2O高温氮化表面二氧化硅和热退火引入Si-N键，提高二氧化硅的可靠性，以及和氮化硅的结合强度；夹层氮化硅的制造工艺一般采用炉管 LPCVD 淀积，为了得到较好均匀度和可控性的夹层氮化硅，常采用低温氮化硅工艺，后加高温氮化硅致密化工艺来实现；顶层二氧化硅一般采用炉管的 HTO工艺（High Temperature Oxidation，高温氧化）淀积，再经过HTO致密化工艺，通常的反应气体是二氯硅烷和一氧化二氮，反应方程式：SiH2Cl2+N2O→SiO2+N2+HCL。
对于SONOS型嵌入式存储器而言，其存储单元栅极介质层采用ONO结构，ONO中的每一层的厚度都必须严格控制，否则对于存储单元的Vt窗口（写入和擦除后的Vt之差）会有直接的影响。而存储单元的Vt窗口就是存储单元用来区分“0”和“1”的依据。更进一步的，ONO厚度变化对于存储单元的可靠性也可能造成影响。
在SONOS型嵌入式存储器制造过程中，在硅衬底上生长ONO层之后，还需要经过很多湿法清洗步骤才能在ONO上生长多晶硅层，至此ONO层才算被覆盖保护住。而这中间的湿法清洗步骤会对ONO层中的最上层O即HTO 氧化层产生腐蚀，从而造成最终的ONO层的总体厚度减薄，造成存储单元的Vt窗口的不一致。如图3所示，显示编程电压VTP与顶层HTO氧化层厚度之间的关系，图4所示为擦除电压VTE与顶层HTO氧化膜厚度之间的关系，数据显示1Å厚度的HTO氧化膜厚度差异会带来30mV的 VTE电压变化以及30mV的VTP电压变化，整体就是60mV的存储单元Vt窗口。而现有的工艺中，假如ONO膜厚度生长误差为±1Å，这个误差已经没有减小的余地，无法调整；后续湿法腐蚀工艺去除15Å厚度的膜层，湿法腐蚀工艺误差±10%，这又会导致有±1.5Å的厚度差异，整体就是±（1Å+1.5Å）=±2.5Å的HTO氧化膜厚度变化，带来±150mV差异的存储单元Vt窗口。
发明内容
本发明所要解决的技术问题在于提供一种ONO工艺中的HTO氧化层工艺方法，使ONO层总体厚度保持一定的工艺稳定性。
为解决上述问题，本发明所述的ONO工艺中的HTO氧化层工艺方法，在进行ONO工艺时，顶层氧化层实际生长的厚度比设计厚度目标值增加厚度d；在此基础上：
步骤一，ONO层生长，完成后整体的ONO层厚度为原目标厚度值+ d；工艺误差±1Å。
步骤二，湿法清洗步骤，目标刻蚀量为c ，误差±10%。
步骤三， 测量ONO层的整体厚度，ONO层厚度测量值为b。
步骤四，计算最终ONO膜厚目标值，所述最终ONO膜厚目标值=原目标厚度值-目标刻蚀量c-pre GOX clean目标值；然后确定实际的栅氧化层生长前的清洗工艺刻蚀量；所述的栅氧化层生长前的清洗工艺刻蚀量= b-最终ONO膜厚目标值；
按得到的栅氧化层生长前的清洗工艺刻蚀量进行栅氧化层生长前的清洗工艺，修正ONO膜厚得到正确的膜厚；
步骤五，栅氧化层生长。
步骤六，生长制作栅极的多晶硅层。
在本发明中，所述的顶层氧化层实际生长的厚度比设计厚度目标值增加的厚度d，d的取值范围为1～10Å范围内的任意值，一般典型值为3 Å。
所述的顶层氧化层实际生长的厚度比设计厚度目标值增加的厚度d，d的取值范围为1～10Å范围内的任意值。
本发明中，上述的顶层氧化层实际生长的厚度比设计厚度目标值增加的厚度d的典型值为3Å。
进一步的改进是，所述的ONO层为顶层氧化硅层-中间氮化硅层-底层氧化硅层；所述的顶层氧化硅层采用热氧化法形成，形成工艺为HTO工艺。
进一步的改进是，所述的顶层氧化硅层的生长厚度控制误差在±1Å。
进一步的改进是，所述的栅氧化层生长的清洗步骤会导致顶层氧化硅层有10%以内的厚度损耗。
本发明所述的ONO工艺中的氧化层厚度补偿方法，针对ONO层中最顶层的HTO氧化层的工艺参数进行调整，在淀积形成ONO层时使形成的最顶层的HTO氧化层的实际厚度比设计目标厚度略高一些，根据经验数据，消除淀积厚度误差以及清洗、湿法刻蚀误差所累积带来的最终ONO层总体厚度低于设计目标值的问题，保证了存储器单元Vt窗口一致性的问题。
附图说明
图1 是现有的SONOS存储器的剖面结构示意图。
图2 是ONO层的剖面结构示意图。
图3 是VTP编程电压与ONO层中HTO氧化层厚度之间的关系曲线。
图4 是VTE擦除电压与ONO层中HTO氧化层厚度之间的关系曲线。
图5 是本发明技术方案流程图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明所述的ONO工艺中的HTO氧化层工艺方法，在进行ONO工艺时，顶层氧化层实际生长的厚度比设计厚度目标值增加厚度d，即顶层HTO SiO2层厚度 =原目标厚度值+d；d的取值范围为1～10Å范围内的任意值；即：
步骤一，ONO层生长，完成后整体的ONO层厚度为原目标厚度值+d；工艺误差±1Å。
步骤二，湿法清洗步骤，目标刻蚀量为c，误差±10%。
步骤三， 测量ONO层的整体厚度，ONO层厚度测量值为b。
步骤四，计算最终ONO膜厚目标值，所述最终ONO膜厚目标值=原目标厚度值-目标刻蚀量C-pre GOX clean目标值；然后确定实际的栅氧化层生长前的清洗工艺刻蚀量；所述的栅氧化层生长前的清洗工艺刻蚀量= b-最终ONO膜厚目标值；
按得到的栅氧化层生长前的清洗工艺刻蚀量进行栅氧化层生长前的清洗工艺，修正ONO膜厚得到正确的膜厚。
步骤五，栅氧化层生长。
步骤六，生长制作栅极的多晶硅层。
上述的工艺中，在ONO层淀积完成之后形成栅氧化层之前会进行湿法的清洗工艺，而清洗工艺会对顶层膜层产生10%以内的厚度损耗。
以某一SONOS存储器产品为例，按照现有工艺存在的最终产品上的的ONO膜厚的误差计算举例如下：
1.ONO膜生长步骤：目标生长厚度150Å，生长控制误差：±1Å；所以厚度为150±1Å。
2.后续湿法刻蚀步骤造成的ONO膜中顶层氧化膜层HTO厚度的刻蚀误差：目标刻蚀量c=15Å，工艺误差±10%，因此厚度误差±1.5Å。
所以总体的ONO膜厚为：150-15=135Å；工艺误差±(1+1.5Å) =±2.5Å。
3.这个ONO膜厚的误差无法由栅氧生长前的清洗步骤（pre GOX clean）来消除，这是因为： pre GOX clean目标值很少，仅为1Å的顶层氧化膜层HTO的刻蚀量，没有减小余地，无法进行相应的加减调整。所以最终ONO膜厚目标值T及误差值为：135-1=134Å（目标值）±2.5Å（工艺误差）。
这个误差相当于造成在产品上的闪存擦写开启电压Vt（檫除后的开启电压VTE，写入后的开启电压VTP）窗口损失（VT-VTE）为：±150mV。
采用本发明工艺后，其ONO层顶层HTO氧化层的厚度目标值为150Å,那么在实际生长时，将顶层的HTO氧化层的实际生长厚度增加3Å，那么栅氧化层淀积的清洗步骤前的HTO氧化层刻蚀就要比原定的刻蚀量目标值多3Å,则现在的工艺误差计算如下：
1.ONO膜生长步骤，顶层氧化膜层比原定目标值多生长3Å，即d=3Å：150+3=153Å，工艺误差：±1Å。
2.后续湿法刻蚀步骤造成的ONO膜中顶层氧化膜层的刻蚀量15Å，工艺误差为±10% ，即±1.5Å，这与传统工艺相同。
3.栅氧生长前的清洗步骤（pre GOX clean）顶层氧化膜层的刻蚀量比原先多刻蚀3Å：1+3=4Å。在此基础上，根据栅氧生长前的清洗步骤pre GOX clean 之前的膜厚测量步骤测量的得到的ONO膜厚值与ONO膜厚目标值进行对比，进行pre GOX clean刻蚀量的调整，从而保证最终ONO膜厚不变。
例如：若此时测得的ONO膜厚值为138Å；最终ONO膜厚目标值T=134 Å（不变）： 那么pre GOX clean的刻蚀量为 138-134=4Å。
若此时测得的ONO膜厚值为136Å ；最终ONO膜厚目标值T=134 Å（不变）： 那么preGOX clean的刻蚀量为 136-134=2Å。
若此时测得的ONO膜厚值为140Å ；最终ONO膜厚目标值T=134 Å（不变）： 那么preGOX clean的刻蚀量为 140-134=6Å。
所以最终产品上ONO膜厚始终为：134Å（目标值）。
考虑到刻蚀量调整的局限，如果当前膜厚每相差1Å，进行刻蚀量的调整，那么相应的误差可以轻易的控制在±0.5Å之内。这个误差相当于造成在产品上的闪存擦写开启电压Vt（擦除后的开启电压VTE， 写入后的开启电压VTP）窗口损失（VT-VTE）为：±30mV。
由背景技术部分的记载可知，±0.5Å的HTO波动造成的存储单元Vt窗口变化只有±30mV,这比传统工艺方法减少了±120mV的Vt窗口变化，对于SONOS器件来说，这是非常显著的改善。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种ONO工艺中的HTO氧化层工艺方法，其特征在于：在进行ONO工艺时，顶层氧化层实际生长的厚度比设计厚度目标值增加厚度d；即：
步骤一，ONO层生长，完成后整体的ONO层厚度为原目标厚度值+ d；
步骤二，湿法清洗步骤，目标刻蚀量为c；
步骤三，测量ONO层的整体厚度，ONO层厚度测量值为b；
步骤四，计算最终ONO膜厚目标值，所述最终ONO膜厚目标值=原目标厚度值-目标刻蚀量c-pre GOX clean目标值；然后确定实际的栅氧化层生长前的清洗工艺刻蚀量；所述的栅氧化层生长前的清洗工艺刻蚀量= b-最终ONO膜厚目标值；
按得到的栅氧化层生长前的清洗工艺刻蚀量进行栅氧化层生长前的清洗工艺，修正ONO膜厚得到正确的膜厚；
步骤五，栅氧化层生长；
步骤六，生长制作栅极的多晶硅层。
2.如权利要求1所述的ONO工艺中的HTO氧化层工艺方法，其特征在于：所述的顶层氧化层实际生长的厚度比设计厚度目标值增加的厚度d；d的取值范围为1～10Å范围内的任意值。
3.如权利要求2所述的ONO工艺中的HTO氧化层工艺方法，其特征在于：所述的顶层氧化层实际生长的厚度比设计厚度目标值增加的厚度d的典型值为3Å。
4.如权利要求1所述的ONO工艺中的HTO氧化层工艺方法，其特征在于：所述HTO刻蚀采用湿法刻蚀工艺，所述湿法刻蚀工艺对膜层刻蚀的误差为±10%。
5.如权利要求1所述的ONO工艺中的HTO氧化层工艺方法，其特征在于：所述的ONO层为顶层氧化硅层-中间氮化硅层-底层氧化硅层；所述的顶层氧化硅层采用热氧化法形成，形成工艺为HTO工艺。
6.如权利要求1所述的ONO工艺中的HTO氧化层工艺方法，其特征在于：所述的顶层氧化层的生长厚度控制误差在±1Å。
7.如权利要求1所述的ONO工艺中的HTO氧化层工艺方法，其特征在于：所述的栅氧化层生长的清洗步骤会导致顶层氧化硅层有1Å的厚度损耗误差。
8.如权利要求1所述的ONO工艺中的HTO氧化层工艺方法，其特征在于：所述步骤五中，还包括生长栅氧化层之前的清洗步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110719394.6A CN113506756B (zh) | 2021-06-28 | 2021-06-28 | Ono工艺中的hto氧化层工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110719394.6A CN113506756B (zh) | 2021-06-28 | 2021-06-28 | Ono工艺中的hto氧化层工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113506756A CN113506756A (zh) | 2021-10-15 |
| CN113506756B true CN113506756B (zh) | 2024-04-23 |
Family
ID=78011291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110719394.6A Active CN113506756B (zh) | 2021-06-28 | 2021-06-28 | Ono工艺中的hto氧化层工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113506756B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183168A (ja) * | 1991-12-27 | 1993-07-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| CN101192553A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 测量氧化硅层-氮化硅层-氧化硅层电学厚度的方法 |
| CN103346128A (zh) * | 2013-07-18 | 2013-10-09 | 上海华力微电子有限公司 | Sonos器件中ono结构的制造方法 |
| CN106169479A (zh) * | 2016-08-01 | 2016-11-30 | 上海华虹宏力半导体制造有限公司 | Sonos存储器及工艺方法 |
| CN112331615A (zh) * | 2021-01-06 | 2021-02-05 | 晶芯成(北京)科技有限公司 | 半导体器件的形成方法 |
| CN112735941A (zh) * | 2020-12-23 | 2021-04-30 | 华虹半导体(无锡)有限公司 | 用于量产晶圆的ono膜厚控制方法、终端设备和存储介质 |
-
2021
- 2021-06-28 CN CN202110719394.6A patent/CN113506756B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183168A (ja) * | 1991-12-27 | 1993-07-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| CN101192553A (zh) * | 2006-11-28 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 测量氧化硅层-氮化硅层-氧化硅层电学厚度的方法 |
| CN103346128A (zh) * | 2013-07-18 | 2013-10-09 | 上海华力微电子有限公司 | Sonos器件中ono结构的制造方法 |
| CN106169479A (zh) * | 2016-08-01 | 2016-11-30 | 上海华虹宏力半导体制造有限公司 | Sonos存储器及工艺方法 |
| CN112735941A (zh) * | 2020-12-23 | 2021-04-30 | 华虹半导体(无锡)有限公司 | 用于量产晶圆的ono膜厚控制方法、终端设备和存储介质 |
| CN112331615A (zh) * | 2021-01-06 | 2021-02-05 | 晶芯成(北京)科技有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113506756A (zh) | 2021-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127227A (en) | Thin ONO thickness control and gradual gate oxidation suppression by b. N.su2 treatment in flash memory | |
| CN100447953C (zh) | 于二位eeprom装置制造ono浮动栅极的高温氧化物沉淀方法 | |
| US6906390B2 (en) | Nonvolatile semiconductor storage and method for manufacturing the same | |
| US6642573B1 (en) | Use of high-K dielectric material in modified ONO structure for semiconductor devices | |
| US7361567B2 (en) | Non-volatile nanocrystal memory and method therefor | |
| US8169835B2 (en) | Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer | |
| US20070269972A1 (en) | Method of manufacturing a semiconductor device | |
| US6653683B2 (en) | Method and structure for an oxide layer overlying an oxidation-resistant layer | |
| EP1293987B1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| CN113506756B (zh) | Ono工艺中的hto氧化层工艺方法 | |
| US20040051135A1 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| US20090124096A1 (en) | Method of fabricating flash memory device | |
| CN102097491A (zh) | Sonos及其制造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100407084B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US6906391B2 (en) | Semiconductor device having silicon oxide film | |
| US6518617B1 (en) | Nonvolatile semiconductor memory device | |
| CN1820363B (zh) | 根据电性测试数据控制栅极绝缘层的性能及特征的方法 | |
| US6962728B2 (en) | Method for forming ONO top oxide in NROM structure | |
| US20030025148A1 (en) | Structure of a flash memory | |
| US4456978A (en) | Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process | |
| CN102376555B (zh) | On膜氧化作为隧穿电介质提升sonos可靠性的方法 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| KR20060091020A (ko) | 실리콘 리치 산화막을 포함하는 메모리 소자의 구조 및 그제조 방법 | |
| US4330930A (en) | Electrically alterable read only memory semiconductor device made by low pressure chemical vapor deposition process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |