CN113284816A - 半导体组件电阻值的量测方法、系统及装置 - Google Patents

半导体组件电阻值的量测方法、系统及装置 Download PDF

Info

Publication number
CN113284816A
CN113284816A CN202010561625.0A CN202010561625A CN113284816A CN 113284816 A CN113284816 A CN 113284816A CN 202010561625 A CN202010561625 A CN 202010561625A CN 113284816 A CN113284816 A CN 113284816A
Authority
CN
China
Prior art keywords
doping concentration
component
region
interest
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010561625.0A
Other languages
English (en)
Inventor
洪世玮
李正中
倪绪之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202010561625.0A priority Critical patent/CN113284816A/zh
Publication of CN113284816A publication Critical patent/CN113284816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开提供一种半导体组件电阻值的量测方法、系统及装置。此方法包括下列步骤：移载待测组件至样本支柱并利用切削装置将待测组件切削为针尖状的显微样本；利用原子探针分析装置分析显微样本的掺杂浓度，获得掺杂浓度分布；以及利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析切线上的掺杂浓度的变化曲线，以量测关注区域的电阻值。

Description

半导体组件电阻值的量测方法、系统及装置
技术领域
本公开的实施例是有关于一种半导体组件电阻值的量测方法、系统及装置。
背景技术
在半导体制程中，需要量测半导体组件的电性(electric property)，包括电阻值、电阻率、电导率等，藉以检测组件缺陷并修改制程。以鳍式场效晶体管(Fin FieldEffect Transistor，FinFET)为例，需要量测各个电极(例如金属栅极、金属源极、金属漏极)本身的电阻值，以及外延(Epitaxy)层中不同电极之间的电阻值。
传统的电阻值量测方式是利用四点探针(four point probe)量测仪对所要量测的区域进行定位并以探针进行针测。然而，此量测方式需要在测试探头和待测物之间创建四个接触点，基于探针的规格限制，对于尺寸较小或结构上较狭窄的区域，将难以实现量测。
发明内容
本公开的实施例提供一种半导体组件电阻值的量测方法，适用于具有处理器的电子装置。此方法包括下列步骤：移载待测组件至样本支柱并利用切削装置将待测组件切削为针尖状的显微样本；利用原子探针分析装置分析显微样本的掺杂(dopant)浓度，获得掺杂浓度分布；以及利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析切线上的掺杂浓度的变化曲线，以量测关注区域的电阻值。
本公开的实施例提供一种半导体组件电阻值的量测系统，其包括移载装置、切削装置、原子探针分析装置及具处理器的量测装置。移载装置用以移载待测组件至样本支柱。切削装置用以切削待测组件。量测装置耦接移载装置、切削装置及原子探针分析装置，经配置以：控制移载装置移载待测组件至样本支柱，并控制切削装置将待测组件切削为针尖状的显微样本；控制原子探针分析装置分析显微样本的掺杂浓度，获得掺杂浓度分布；以及利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析切线上的掺杂浓度的变化曲线，以量测关注区域的电阻值。
本公开的实施例提供一种半导体组件电阻值的量测装置，其包括连接装置、存储装置及处理器。连接装置用以连接移载装置、切削装置与原子探针分析装置。存储装置用以存储计算机程序。处理器耦接连接装置及存储装置，经配置以加载并执行计算机程序以：控制移载装置移载待测组件至样本支柱，并控制切削装置将待测组件切削为针尖状的显微样本；控制原子探针分析装置分析显微样本的掺杂浓度，获得掺杂浓度分布；以及利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析切线上的掺杂浓度的变化曲线，以量测关注区域的电阻值。
附图说明
当结合附图阅读时，从以下详细描述最好地理解本公开内容的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1是根据本公开实施例所绘示的半导体组件电阻值的量测系统的方块图。
图2是根据本公开一实施例所绘示的半导体组件电阻值的量测装置的方块图。
图3是根据本公开实施例所绘示的半导体组件电阻值的量测方法的流程图。
图4是根据本公开实施例所绘示的半导体组件样本制备方法的流程图。
图5A至图5E是根据本公开实施例所绘示的半导体组件样本制备方法的范例。
图6A至图6D是根据本公开实施例所绘示的半导体组件的显微影像。
图7是根据本公开实施例所绘示的半导体组件的显微影像。
图8是根据本公开实施例所绘示的掺杂浓度分布图。
图9A及图9B是根据本公开实施例所绘示的掺杂浓度分布的拟合切线的校正方法。
附图标号说明：
10：量测系统
12：移载装置
14：切削装置
16：原子探针分析装置
20：量测装置
22：连接装置
24：存储装置
26：处理器
50、50a、50b、50c：待测组件
52：保护层
54：空隙
56：保护材料
58：虚线
62、64：区域
70：影像
72、EPI：外延层
80：掺杂浓度分布图
82、84：切线
MG：金属栅极
MD：金属漏极
Rc、Rch、Rext、Rsd：电阻
S302～S306、S402～S406：步骤
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开内容。当然，这些组件和布置仅是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接触地形成的实施例，且还可包含额外特征可形成于第一特征与第二特征之间以使得第一特征和第二特征可不直接接触的实施例。此外，本公开内容可在各种实例中重复参考标号和/或字母。这种重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，如“在…下方”、“在…下”、“下部”、“在…上方”、“上部”等的空间相对术语可在本文中用于描述如图式中所说明的一个元件或特征与另一(一些)元件或特征的关系。除图式中所描绘的定向以外，空间相关术语意欲包涵装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
本公开实施例是应用原子探针分析技术(Atom Probe Tomography，APT)，将要进行电性量测的半导体组件制备成可供原子探针分析装置进行分析的显微样本。之后，使用原子探针分析装置分析显微样本的掺杂(例如硼、磷、等)浓度以获得掺杂浓度分布，并利用线性拟合法从掺杂浓度分布中找出横跨所要量测区域的浓度曲线，从而根据曲线变化量测出该量测区域的电阻值。
图1是根据本公开实施例所绘示的半导体组件电阻值的量测系统的方块图。参照图1，本实施例的量测系统10包括移载装置12、切削装置14、原子探针分析装置16及量测装置20，其功能分述如下：
移载装置12例如是显微操作器(Micromanipulator)，其例如可将样本移载至样本支柱。所述样本例如是利用聚焦离子束(Focused Ion Beam，FIB)对待测组件(例如半导体组件)进行挖沟、切割、蚀刻等操作后所获得的长条状或薄片状物体，所述样本支柱的材质例如是钨等，在此不设限。在一实施例中，移载装置12是将样本薄片焊接到样本支柱上并切为长条状，以便后续制作针尖状的显微样本。
切削装置14例如是聚焦离子束系统，其采用高能量的镓离子束(或氦离子束、氖离子束)由上而下对测试样本进行切削以制作奈米结构物。其中，切削装置14是利用图案化的离子束掩模(mask)来遮蔽聚焦离子束，以保留测试样本的遮蔽部分而移除未遮蔽部分，从而将测试样本切削成所要的形状(如针尖状)。
原子探针分析装置16例如是原子探针层析仪，其例如是在超高真空及液态氮冷却的条件下，对针尖状的显微样本施加高压，使得样本表面的原子形成离子并离开针尖表面，而藉由飞行时间质谱仪(mass spectrometer)测量离子的飞行时间以鉴别其成分。其中，原子探针分析装置16可藉由对不同元素的原子进行分析，而绘制出样本中不同元素的原子在纳米空间中的分布图。
量测装置20例如是计算机、工作站、服务器等计算装置，其例如是透过有线或无线的方式与移载装置12、切削装置14及原子探针分析装置16连接，以控制移载装置12、切削装置14及原子探针分析装置16的运作并接收数据，从而执行本公开实施例的电阻值量测方法。
图2是根据本公开一实施例所绘示的半导体组件电阻值的量测装置的方块图。请同时参考图1及图2，本实施例说明图1中的量测装置20的结构。量测装置20包括连接装置22、存储装置24及处理器26等组件，这些组件的功能分述如下：
连接装置22例如是用以与移载装置12、切削装置14及原子探针分析装置16连接并传输指令或数据的任意的有线或无线的接口装置。对于有线方式而言，连接装置可以是通用串行总线(universal serial bus，USB)、RS232、通用异步接收发送设备(universalasynchronous receiver/transmitter，UART)、内部整合电路(I2C)或串行外部接口(serial peripheral interface，SPI)，但不限于此。对于无线方式而言，连接装置可以是支持无线保真(wireless fidelity，Wi-Fi)、RFID、蓝芽、红外线、近场通信(near-fieldcommunication，NFC)或装置对装置(device-to-device，D2D)等通信协议的装置，亦不限于此。
存储装置24例如是任意型式的固定式或可移动式随机存取存储器(RandomAccess Memory，RAM)、只读存储器(Read-Only Memory，ROM)、闪存(Flash memory)、硬盘或类似组件或上述组件的组合，而用以存储可由处理器26执行的计算机程序。
处理器26例如是中央处理器(Central Processing Unit，CPU)，或是其他可编程的一般用途或特殊用途的微处理器(Microprocessor)、微控制器(Microcontroller)、数字信号处理器(Digital Signal Processor，DSP)、可编程控制器、专用集成电路(Application Specific Integrated Circuits，ASIC)、可编程逻辑器件(ProgrammableLogic Device，PLD)或其他类似装置或这些装置的组合，本公开不在此限制。在本实施例中，处理器26可从存储装置24加载计算机程序，以执行本公开实施例的电阻值量测方法。
详细来说，图3是根据本公开实施例所绘示的半导体组件电阻值的量测方法的流程图。请同时参照图1、图2及图3，本实施例的方法适用于图2所示的量测装置20，以下参照量测系统10及量测装置20中的各种组件阐述本实施例方法的详细步骤。
在步骤S202中，量测装置20的处理器26控制移载装置12将待测组件移载至样本支柱，并利用切削装置14将待测组件切削为针尖状的显微样本。其中，切削装置14例如是采用高能量的离子束将待测组件切削为针尖状。而为了避免待测组件在切削过程中受到损坏，本公开实施例例如是在将待测组件移载至样本支柱之前，对待测组件进行一连串的处理，以在不破坏待测组件电性的情况下强化待测组件的结构。
详细而言，图4是根据本公开实施例所绘示的半导体组件样本制备方法的流程图。请同时参照图2及图4，本实施例的方法适用于图2所示的量测装置20，其步骤如下：
在步骤S402中，处理器26控制芯片去层装置(未绘示)去层待测组件上的保护层，以露出金属层。在一些实施例中，处理器26例如是采用化学机械抛光法(ChemicalMechanical Polishing，CMP)去除待测组件上的介电层、沈积层等，以裸露出待测组件的金属栅极或其他金属层。在一些实施例中，处理器26例如是采用离子蚀刻的方式去除待测组件上的钝化层(passivation layer)、绝缘层等，以裸露出待测组件的金属栅极或其他金属层。本公开实施例不限制去层装置的种类及去层方式。(以上内容惠请确认/修改)
在一些实施例中，处理器26在对待测组件上的保护层进行抛光时，例如会分析抛光后组件表面的元素组成，从而在所分析的元素组成包括特定元素时，判定已抛光至金属层，从而控制芯片去层装置停止抛光。在一些实施例中，处理器26例如是在所分析信号中出现高频振荡(High-frequency Oscillation，HfO)时，即判定已抛光到金属层，从而控制芯片去层装置停止抛光。
在步骤S404中，处理器26控制蚀刻装置(未绘示)去除金属层上的电极触点(contact)。所述蚀刻装置例如是针对特定材料(例如钨、钴)进行蚀刻，以去除材质为该特定材料的电极触点。
在步骤S406中，处理器26控制填充装置(未绘示)以保护材料填充电极触点去除后所留的空隙。在一些实施例中，处理器26例如是采用物理气相沉积(Physical VaporDeposition，PVD)、化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(AtomicLayer Deposition，ALD)、旋涂(Spin coating)等技术，以碳、氧或二氧化硅的有机物或ALD的化合物(compounds)等保护材料取代一般金属栅极的保护材料(如氮化钛)，填充至电极触点去除后所留的空隙，藉此保护填充区域的组件结构在后续切削过程不被破坏。
举例来说，图5A至图5E是根据本公开实施例所绘示的半导体组件样本制备方法的范例。其中，图5A绘示经过完整制程的待测组件50的结构，其中外延层EPI上形成有金属栅极MG和金属漏极MD，而在金属栅极MG和金属漏极MD上则形成有保护层52。本实施例利用芯片去层装置将待测组件50上的保护层52去层，以露出金属栅极MG和金属漏极MD(如图5B的待测组件50a所示)，接着利用蚀刻装置去除金属栅极MG、金属漏极MD的电极触点，而留下空隙54(如图5C的待测组件50b所示)，之后则利用填充装置以保护材料56填充空隙54(如图5D的待测组件50c所示)，最后则将处理后的待测组件50c进行移载并切削成针尖状(如图5E的虚线58所示的形状)的显微样本以利后续分析。
图6A至图6D是根据本公开实施例所绘示的半导体组件的显微影像。其中，图6A是图5C去除电极触点后的待测组件的显微影像，其中区域62的影像显示出电极触点去除后留下空隙。图6B是图5D填充保护材料后的待测组件的显微影像，其中区域64的影像显示出空隙已被保护材料填满。图6C是图5E的待测组件移载至样本支柱的显微影像。图6D则是将待测组件切削成针尖状的显微样本的显微影像。
本公开实施例即针对上述制程所制备的待测组件的显微样本进行原子探针分析，以分析出此显微样本的掺杂浓度，并据以量测显微样本中关注区域(region of interest，ROI)的电阻值。
回到图3的流程，在步骤S304中，处理器26利用原子探针分析装置16分析显微样本的掺杂浓度，以获得掺杂浓度分布。其中，处理器26例如会参考所要量测区域在待测组件上的相对位置，调整原子探针分析装置16以针对该量测区域进行掺杂浓度的分析。
举例来说，图7是根据本公开实施例所绘示的半导体组件的显微影像。请参照图7，影像70中显示出半导体组件，包括位于两侧的源/漏极区域(黑色区域)和位于中间的栅极区域(黑色区域)。其中，需要量测电阻值的区域包括源/漏极本身的电阻Rc，以及外延层72中栅极的电阻Rch、栅极延伸区域的电阻Rext，以及源/漏极与栅极之间的电阻Rsd。
为了量测特定区域的电阻值，在一些实施例中，可在制备待测组件的显微样本时，即针对该区域对待测组件进行挖沟、切割、蚀刻等操作以获得长条状或薄片状的样本薄片，从而焊接到样本支柱上以制备显微样本，并用以量测该区域的电阻值。在一些实施例中，则可根据该区域的图案，从原子探针分析装置所分析的掺杂浓度分布中找出符合该图案的区域，从而进行后续的电阻值量测。
在步骤S306中，处理器26利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析此切线上的掺杂浓度的变化曲线，以量测出关注区域的电阻值。所述的线性拟合法例如是最小平方线性拟合法(least square linear fitting)。本公开实施例藉由对掺杂浓度分布执行此线性拟合法，而能够透过最小化误差的平方和的方式找出能够与此掺杂浓度分布拟合的最佳线性方程。
举例来说，图8是根据本公开实施例所绘示的掺杂浓度分布图。请参照图8，本实施例的掺杂浓度分布图80是以等高线的形式绘制，其例如是以掺杂浓度分布中的最高浓度作为基准，每隔一定的比例或百分比(例如5％～20％)绘制一条曲线，以显露掺杂浓度的变化及其与关注区域的分布。其中，切线82是利用线性拟合法所算出的直线，其路径会经过掺杂浓度分布图80上各个浓度区域，而可视为是与此掺杂浓度分布图80拟合的最佳切线。
在一些实施例中，对于上述经由线性拟合法所产生的切线，处理器26可进一步藉由计算此切线的长度与掺杂浓度分布的关系来判断此切线是否横跨所要量测的区域(即，关注区域)，以获得准确的量测结果。详细而言，针对横跨掺杂浓度分布的不同区域的多条切线，处理器26例如会计算各个切线在掺杂浓度分布中的长度与掺杂浓度分布的长度的比值，并与预设阈值比较，从而在所计算的比值小于等于预设阈值时，将该切线滤除，而仅保留符合要求的切线以进行后续的电阻值量测。所述预设阈值例如是介于0.6至0.9之间的任意值，在此不设限。
举例来说，图9A及图9B是根据本公开实施例所绘示的掺杂浓度分布的拟合切线的校正方法。请参照图9A及图9B，本实施例以图8的掺杂浓度分布图80为例，而分别求出可横跨掺杂浓度分布图80的切线84及82。本实施例进一步计算切线84及82在掺杂浓度分布图80中的长度X，并计算此长度与掺杂浓度分布图80的长度Y的比值，从而判断所计算的比值是否大于0.7。其中，在图9A中，切线84的长度X例如为35奈米，而掺杂浓度分布图80的长度Y为80奈米，其比值0.43小于0.7，因此可判定切线84并非较佳的拟合线，而可将其滤除。另一方面，在图9B中，切线82的长度X例如为60奈米，而掺杂浓度分布图80的长度Y为80奈米，其比值0.75大于0.7，因此可判定切线82为较佳的拟合线，而可用以进行后续的电阻值量测。藉由上述方法，可快速滤除拟合度不佳的切线，而找出较有机会与掺杂浓度分布拟合的切线，提高所量测电阻值的准确度。
在一些实施例中，处理器26例如是利用学习模型辨识掺杂浓度的变化曲线中的特征，以获得对应的电阻值。其中，此学习模型例如是利用机器学习(machine learning)算法建立，而藉由输入不同测试样本的掺杂浓度变化曲线及其对应的电阻值，使得学习模型能够学习这些掺杂浓度变化曲线与对应的电阻值之间的关系，而应用于实际量测。藉此，可实现半导体组件电性的快速量测。
综上所述，本公开实施例藉由对半导体组件进行掺杂浓度的分析，并以预先训练的学习模型来解译分析结果以量测关注区域的电阻值，而不受限于所要量测区域的规格或结构，因此可实现半导体组件电性的快速量测，并自动产生数据回馈到产生以调整或校正制程。
根据一些实施例，提供一种半导体组件电阻值的量测方法，适用于具有处理器的电子装置。此方法包括下列步骤：移载待测组件至样本支柱并利用切削装置将待测组件切削为针尖状的显微样本；利用原子探针分析装置分析显微样本的掺杂浓度，获得掺杂浓度分布；以及利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析切线上的掺杂浓度的变化曲线，以量测关注区域的电阻值。
根据一些实施例，提供一种半导体组件电阻值的量测装置，其包括移载装置、切削装置、原子探针分析装置及处理器。移载装置用以移载待测组件至样本支柱。切削装置用以切削所述待测组件。处理器耦接移载装置、切削装置及原子探针分析装置，经配置以：控制移载装置移载待测组件至样本支柱，并控制切削装置将待测组件切削为针尖状的显微样本；控制原子探针分析装置分析显微样本的掺杂浓度，获得掺杂浓度分布；以及利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析切线上的掺杂浓度的变化曲线，以量测关注区域的电阻值。
根据一些实施例，提供一种半导体组件电阻值的量测装置，其包括连接装置、存储装置及处理器。连接装置用以连接移载装置、切削装置与原子探针分析装置。存储装置用以存储计算机程序。处理器耦接连接装置及存储装置，经配置以加载并执行计算机程序以：控制移载装置移载待测组件至样本支柱，并控制切削装置将待测组件切削为针尖状的显微样本；控制原子探针分析装置分析显微样本的掺杂浓度，获得掺杂浓度分布；以及利用线性拟合法产生横跨掺杂浓度分布中的关注区域的切线，并分析切线上的掺杂浓度的变化曲线，以量测关注区域的电阻值。
前文概述若干实施例的特征以使得本领域的技术人员可更好地理解本揭示内容的各方面。本领域的技术人员应了解，其可以容易地使用本公开内容作为设计或修改用于执行本文中所引入的实施例的相同目的和/或获得相同优势的其它制程和结构的基础。本领域的技术人员还应认识到，这类等效构造不脱离本公开内容的精神和范围，且其可在不脱离本公开内容的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (10)

1.一种半导体组件电阻值的量测方法，适用于具有处理器的电子装置，其中所述方法包括下列步骤：
移载待测组件至样本支柱并利用切削装置将所述待测组件切削为针尖状的显微样本；
利用原子探针分析装置分析所述显微样本的掺杂浓度，获得掺杂浓度分布；以及
利用线性拟合法产生横跨所述掺杂浓度分布中的关注区域的切线，并分析所述切线上的所述掺杂浓度的变化曲线，以量测所述关注区域的电阻值。
2.如权利要求1所述的方法，其中在移载所述待测组件至所述样本支柱之前，更包括：
去层所述待测组件上的保护层，以露出金属层；
去除所述金属层上的电极触点；以及
以保护材料填充所述电极触点去除后所留的空隙。
3.如权利要求2所述的方法，其中去层所述待测组件上的所述保护层，以露出所述金属层的步骤包括：
对所述待测组件上的所述保护层进行抛光，并分析抛光后的所述保护层的元素组成；以及
当所分析的所述元素组成包括特定元素时，停止所述抛光。
4.如权利要求1所述的方法，其中分析所述切线上的所述掺杂浓度的变化曲线，以量测所述关注区域的电阻值的步骤包括：
利用经训练的学习模型辨识所述变化曲线，以输出所述变化曲线对应的所述电阻值，其中
所述学习模型是利用机器学习算法建立，并学习不同的多个待测组件的所述掺杂浓度的变化曲线与对应的电阻值之间的关系。
5.如权利要求1所述的方法，其中利用线性拟合法产生横跨所述掺杂浓度分布中的关注区域的切线的步骤更包括：
针对横跨所述掺杂浓度分布的不同区域的多条切线，计算各所述切线在所述掺杂浓度分布中的长度与所述掺杂浓度分布的长度的比值，并与预设阈值比较；以及
滤除所述比值小于等于所述预设阈值的所述切线。
6.一种半导体组件电阻值的量测系统，其中包括：
移载装置，移载待测组件至样本支柱；
切削装置，切削所述待测组件；
原子探针分析装置；以及
具处理器的量测装置，耦接所述移载装置、所述切削装置及所述原子探针分析装置，经配置以：
控制所述移载装置移载待测组件至样本支柱，并控制所述切削装置将所述待测组件切削为针尖状的显微样本；
控制所述原子探针分析装置分析所述显微样本的掺杂浓度，获得掺杂浓度分布；以及
利用线性拟合法产生横跨所述掺杂浓度分布中的关注区域的切线，并分析所述切线上的所述掺杂浓度的变化曲线，以量测所述关注区域的电阻值。
7.如权利要求6所述的量测系统，其中更包括：
芯片去层装置，去层所述待测组件上的保护层，以露出金属层；
蚀刻装置，去除所述金属层上的电极触点；以及
填充装置，以保护材料填充所述电极触点去除后所留的空隙。
8.如权利要求7所述的量测系统，更包括：
分析装置，在所述芯片去层装置对所述待测组件上的所述保护层进行抛光时，分析抛光后的所述保护层的元素组成，其中
当所述分析装置所分析的所述元素组成包括特定元素时，所述量测装置控制所述芯片去层装置停止所述抛光。
9.如权利要求6所述的量测系统，其中所述量测装置利用经训练的学习模型辨识所述变化曲线，以输出所述变化曲线对应的所述电阻值，其中所述学习模型是所述量测装置利用机器学习算法建立，并学习不同的多个待测组件的所述掺杂浓度的变化曲线与对应的电阻值之间的关系。
10.一种半导体组件电阻值的量测装置，其中包括：
连接装置，连接移载装置、切削装置与原子探针分析装置；
存储装置，存储计算机程序；以及
处理器，耦接所述连接装置及所述存储装置，经配置以加载并执行所述计算机程序以：
控制所述移载装置移载待测组件至样本支柱，并控制所述切削装置将所述待测组件切削为针尖状的显微样本；
控制所述原子探针分析装置分析所述显微样本的掺杂浓度，获得掺杂浓度分布；以及
利用线性拟合法产生横跨所述掺杂浓度分布中的关注区域的切线，并分析所述切线上的所述掺杂浓度的变化曲线，以量测所述关注区域的电阻值。
CN202010561625.0A 2020-06-18 2020-06-18 半导体组件电阻值的量测方法、系统及装置 Pending CN113284816A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010561625.0A CN113284816A (zh) 2020-06-18 2020-06-18 半导体组件电阻值的量测方法、系统及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010561625.0A CN113284816A (zh) 2020-06-18 2020-06-18 半导体组件电阻值的量测方法、系统及装置

Publications (1)

Publication Number Publication Date
CN113284816A true CN113284816A (zh) 2021-08-20

Family

ID=77275647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010561625.0A Pending CN113284816A (zh) 2020-06-18 2020-06-18 半导体组件电阻值的量测方法、系统及装置

Country Status (1)

Country Link
CN (1) CN113284816A (zh)

Similar Documents

Publication Publication Date Title
US9279849B2 (en) Atom probe tomography sample preparation for three-dimensional (3D) semiconductor devices
US6395437B1 (en) Junction profiling using a scanning voltage micrograph
TW202201450A (zh) 晶圓中檢測體積的橫斷面成像之方法
Lanza et al. Nanoscale characterization of resistive switching using advanced conductive atomic force microscopy based setups
Vandervorst et al. Dopant/carrier profiling for 3D‐structures
Shin et al. Fast, exact and non-destructive diagnoses of contact failures in nano-scale semiconductor device using conductive AFM
US20050152594A1 (en) Method and system for monitoring IC process
US9170273B2 (en) High frequency capacitance-voltage nanoprobing characterization
US20160035633A1 (en) Low energy collimated ion milling of semiconductor structures
CN113284816A (zh) 半导体组件电阻值的量测方法、系统及装置
TWI738387B (zh) 半導體元件電阻值的量測方法、系統及裝置
US20150060669A1 (en) Three-Dimensional Semiconductor Image Reconstruction Apparatus and Method
US8723116B2 (en) Method of determining an applicable threshold for determining the critical dimension of at least one category of patterns imaged by atomic force scanning electron microscopy
US20170003336A1 (en) Diamond delayering for electrical probing
Barrett et al. Two‐dimensional dopant profiling of very large scale integrated devices using selective etching and atomic force microscopy
JP4578705B2 (ja) 不純物濃度測定方法
JP5365174B2 (ja) 電子デバイスの電気特性評価方法及び電子デバイスの電気特性評価装置
Kim et al. In-line critical dimension and sidewall roughness metrology study for compound nanostructure process control by in-line 3D atomic force microscope
US20220301950A1 (en) Mid-manufacturing semiconductor wafer layer testing
Bunday et al. Metrology
US6664797B1 (en) Method for profiling semiconductor device junctions using a voltage contrast scanning electron microscope
Murray et al. Analytic description of scanning capacitance microscopy
TWI786455B (zh) 確定積體半導體樣本中三維結構間的接觸區域尺寸的方法及其用途、電腦程式產品、以及半導體檢查裝置
Lorusso et al. CD SEM calibration to TEM for accurate metrology of FINs in MuGFET devices
CN112729108B (zh) 一种光学关键尺寸ocd测量设备的校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination