CN111596137B - 场效应晶体管源漏电阻的提取方法 - Google Patents

场效应晶体管源漏电阻的提取方法 Download PDF

Info

Publication number
CN111596137B
CN111596137B CN202010446455.1A CN202010446455A CN111596137B CN 111596137 B CN111596137 B CN 111596137B CN 202010446455 A CN202010446455 A CN 202010446455A CN 111596137 B CN111596137 B CN 111596137B
Authority
CN
China
Prior art keywords
drain
source
resistance
region
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010446455.1A
Other languages
English (en)
Other versions
CN111596137A (zh
Inventor
李中华
冷江华
田明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010446455.1A priority Critical patent/CN111596137B/zh
Publication of CN111596137A publication Critical patent/CN111596137A/zh
Application granted granted Critical
Publication of CN111596137B publication Critical patent/CN111596137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种场效应晶体管源漏电阻的提取方法，包括步骤：步骤一、测试得到场效应晶体管线性区的漏极电流和栅压的绝对值形成的第一电学特性曲线，提取线性区阈值电压；步骤二、在高栅压区选取多个采样点，计算各采样点对应的栅压与线性区阈值电压的差值绝对值的倒数并作为第一参数；步骤三、计算各采样点的漏极电压和漏极电流的比值并作为总电阻；步骤四、根据各采样点的第一参数和总电阻形成第二关系曲线；步骤五、将第二关系曲线外延并与纵轴相交，将截距作为源漏电阻。本发明能针对单个晶体管提取源漏电阻，适用于沟道均匀或不均匀掺杂的场效应晶体管，即节省了测试面积，又提高了测试速度，而且提高了电阻提取精度。

Description

场效应晶体管源漏电阻的提取方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种场效应晶体管源漏电阻的提取方法。
背景技术
如图1所示，是场效应晶体管的总电阻的构成的示意图；所述场效应晶体管包括源区102、漏区103、沟道区和栅极结构104。图1中，源区102也用Source表示，漏区103也用Drain表示，栅极结构104也用Gate表示。
所述源区102和所述漏区103形成在所述栅极结构104两侧的半导体衬底101中，所述沟道区为位于所述源区102和所述漏区103之间且被所述栅极结构104所覆盖的区域。
所述源区102通过顶部对应的接触孔连接到由正面金属层组成的源极。
所述漏区103通过顶部对应的接触孔连接到由正面金属层组成的漏极。
所述栅极结构104通过顶部对应的接触孔连接到由正面金属层组成的栅极。
所述栅极结构104由栅介质层和栅极导电材料层叠加而成。通常，所述栅介质层为栅氧化层，所述栅极导电材料层为多晶硅栅。
在所述源区102、所述漏区103和所述栅极结构104的多晶硅栅的表面还形成有金属硅化物106。
器件导通时，通常将源极接地，栅极连接栅压VG，漏极连接漏极电压VD。当栅压VG大于阈值电压时，沟道区的表面会形成反型层并使所述源区102和所述漏区103导通，图1中，所述沟道区表面的电流用I表示。
器件导通时，会存在寄生电阻，图1中，总电阻用Rtotal表示，源电阻用Rs表示，沟道电阻用Rch表示，漏电阻用Rd表示，源漏电阻用Rsd表示；总电阻的串联关系如标记107对应的电阻所示；总电阻的公式如标记108对应的公式所示，即Rtotal＝Rch+Rs+Rd，Rsd为Rs+Rd。
所述源电阻为所述源区102到所述源极之间形成的寄生电阻。
所述沟道电阻为所述沟道区形成的寄生电阻。
所述漏电阻为所述漏区103到所述漏极之间形成的寄生电阻。
通常，器件的源漏区的掺杂结构确定后，所述源电阻和所述漏电阻保持不变。
随着半导体技术节点的推进，晶体管的特征尺寸逐渐缩小，器件的沟道电阻减小，源漏电阻增大。如图2所示，是场效应晶体管电阻随工艺技术节点变化的曲线图；其中曲线201为国际半导体技术蓝图(ITRS)路线图，可以看出，技术节点会不断缩小。
曲线202为沟道电阻随技术节点缩小的变化曲线；曲线203则为源漏电阻随技术节点缩小的曲线。可以看出，到了20nm节点以下如虚线圈204所示的技术节点时，源漏电阻已在总电阻中占主导因素，严重制约器件的性能。所以，准确提取晶体管的源漏电阻对于制造工艺的改善起到指导作用。然而源漏电阻无法通过测试直接获得，只能通过其他参数提取，故建立一种准确提取场效应晶体管源漏电阻的方法变得至关重要。
现有比较通常采用的源漏电阻提取方法是栅长阵列方法(L-array Method)，如图3所示，是现有场效应晶体管电阻提取方法的曲线，通过直测多个相同沟道宽度、不同沟道长度、同样掺杂条件的器件是总电阻，拟合出一条曲线301，即曲线301位总电阻和栅长即沟道长度之间的曲线，曲线301的延长线的截距便是源漏电阻。但是，现有这种提取方法的使用前提是假定晶体管沟道均匀掺杂。然而在短沟道器件中，浅掺杂技术中的晕环(Halo)效应即形成晕环注入区之后会造成晶体管沟道掺杂不均匀，利用栅长阵列的方法提取源漏电阻会带来很大的误差。其次，这种方法需要设计布局若干个不同沟道长度的晶体管，不仅占用芯片面积，也使得测试时间按晶体管数据成倍增加，即浪费空间也浪费时间。最后，针对某个特定的晶体管，这种方法不能提取出单个晶体管的源漏电阻。
发明内容
本发明所要解决的技术问题是提供一种场效应晶体管源漏电阻的提取方法，能针对单个晶体管提取源漏电阻，适用于沟道均匀或不均匀掺杂的场效应晶体管，即节省了测试面积，又提高了测试速度，而且提高了电阻提取精度。
为解决上述技术问题，本发明提供的场效应晶体管源漏电阻的提取方法包括如下步骤：
步骤一、测试得到场效应晶体管线性区的漏极电流和栅压的绝对值形成的第一电学特性曲线，从所述第一电学特性曲线上提取线性区阈值电压。
步骤二、在所述第一电学特性曲线上的高栅压区选取多个采样点，所述高栅压区位于所述栅压绝对值大于所述线性区阈值电压的绝对值的区域；计算各所述采样点对应的所述栅压与线性区阈值电压的差值绝对值的倒数并作为第一参数。
步骤三、计算各所述采样点的漏极电压和漏极电流的比值并作为总电阻，所述总电阻为所述场效应晶体管的源电阻、沟道电阻和漏电阻的串联电阻，源漏电阻为所述源电阻和所述漏电阻的和。
步骤四、根据各所述采样点的第一参数和总电阻形成第二关系曲线，所述第二关系曲线的纵轴为总电阻以及横轴为第一参数的绝对值。
步骤五、将所述第二关系曲线外延并与纵轴相交，将相交位置处的所述总电阻作为所述源漏电阻。
进一步的改进是，步骤一的测试中，所述场效应晶体管的漏极电压的绝对值大于0V小于0.1V。
所述场效应晶体管的栅压的绝对值从0V开始增加，所述栅压的绝对值的增加步长为1mV～10mV。
所述场效应晶体管的源极接0V。
进一步的改进是，所述栅压的绝对值的最大值大于等于1.8V。
进一步的改进是，步骤一中所述线性区阈值电压的提取方法采用跨导最大法，包括步骤：
在所述第一电学特性曲线上跨导最大处做切线，将切线的反向延长线与横轴相交并将相交位置处的栅压再减去1/2倍的所述漏极电压作为所述线性区阈值电压。
进一步的改进是，步骤二中，所述高栅压区选为靠近所述栅压的绝对值的最大值的区域段。
进一步的改进是，步骤二中，所述高栅压区选为所述栅压的绝对值为1V到所述栅压的绝对值的最大值的区域段。
进一步的改进是，所述场效应晶体管为PMOS，所述漏极电压为负值，所述栅压为负值。
进一步的改进是，所述场效应晶体管为NMOS，所述漏极电压为正值，所述栅压为正值。
进一步的改进是，所述场效应晶体管的技术节点包括40nm以下。
进一步的改进是，所述场效应晶体管包括源区、漏区、沟道区和栅极结构，所述源区和所述漏区形成在所述栅极结构两侧的半导体衬底中，所述沟道区为位于所述源区和所述漏区之间且被所述栅极结构所覆盖的区域。
所述源区通过顶部对应的接触孔连接到由正面金属层组成的源极。
所述漏区通过顶部对应的接触孔连接到由正面金属层组成的漏极。
所述栅极结构通过顶部对应的接触孔连接到由正面金属层组成的栅极。
所述源电阻为所述源区到所述源极之间形成的寄生电阻。
所述沟道电阻为所述沟道区形成的寄生电阻。
所述漏电阻为所述漏区到所述漏极之间形成的寄生电阻。
所述源电阻和所述漏电阻保持不变。
在线性区，所述沟道区电阻随着所述第一参数的降低而降低。
进一步的改进是，在所述半导体衬底中形成有第二导电类型阱，所述沟道区形成于所述第二导电类型阱中，所述源区形成于所述第二导电类型阱的表面；所述源区和所述漏区都为第一导电类型重掺杂。
在所述第二导电类型阱的表面还形成有由第二导电类型重掺杂区组成的体引出区，所述体引出区也通过顶部对应的接触孔连接到所述源极。
进一步的改进是，所述沟道区为均匀掺杂。
进一步的改进是，所述沟道区直接由所述第二导电类型阱组成。
进一步的改进是，所述沟道区为非均匀掺杂。
进一步的改进是，所述沟道区包括所述第二导电类型阱以及形成于所述第二导电类型阱中的晕环注入区。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述栅极结构由栅介质层和栅极导电材料层叠加而成。
进一步的改进是，所述栅介质层包括栅氧化层或高介电常数层；
所述栅极导电材料层为多晶硅栅或者所述栅极导电材料层为金属栅。
进一步的改进是，在所述源区和所述漏区的表面还形成有金属硅化物。
进一步的改进是，步骤一中还包括：
对所述漏极电流做所述栅压的偏微分得到和所述栅压对应的跨导。
形成由所述跨导和所述栅压的绝对值形成的第三电学特性曲线。
最大跨导对应的所述栅压由所述第三电学特性曲线得到。
本发明通过对线性区的漏极电流和栅压进行测量并形成第一电学特性曲线，利用在线性区中沟道电阻和栅压与线性区阈值电压的差值绝对值成反比的特征以及总电阻能直接通过漏极电压和漏极电流得到的特征，在总电阻和由栅压与线性区阈值电压的差值绝对值的倒数形成的第一参数形成的第二关系曲线中进行曲线外延就能得到消除了沟道电阻的总电阻，从而得到源漏电阻，本发明中的第一电学特性曲线和第二关系曲线都是通过单个晶体管得到的，故本发明能针对单个晶体管提取源漏电阻，和现有方法中需要采用多个不同沟道长度的晶体管进行测试并拟合的技术方案相比，本发明能节省测试面积，还能提高测试速度。
而且，本发明不涉及到沟道区的具体掺杂结构，不管沟道区的掺杂如何，最后都能将沟道电阻从总电阻中剔除，故本发明能同时适用于沟道均匀或不均匀掺杂的场效应晶体管，所以，本发明能消除现有技术中沟道区的掺杂不均匀时对源漏电阻提取误差的影响，故本发明还能提高电阻提取精度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是场效应晶体管的总电阻的构成的示意图；
图2是场效应晶体管电阻随工艺技术节点变化的曲线图；
图3是现有场效应晶体管电阻提取方法的曲线；
图4是本发明实施例场效应晶体管源漏电阻的提取方法的流程图；
图5是本发明实施例得到的第一电学特性曲线和第三电学特性曲线；
图6是本发明实施例得到的第二关系曲线。
具体实施方式
如图4所示，是本发明实施例场效应晶体管源漏电阻的提取方法的流程图；如图5所示，是本发明实施例得到的第一电学特性曲线和第三电学特性曲线；如图6所示，是本发明实施例得到的第二关系曲线502；本发明实施例场效应晶体管源漏电阻的提取方法包括如下步骤：
步骤一、测试得到场效应晶体管线性区的漏极电流和栅压的绝对值形成的第一电学特性曲线401。
图5中，漏极电流用ID表示，栅压用VG表示，所述第一电学特性曲线401的纵坐标对应于右侧的漏极电流。
从所述第一电学特性曲线401上提取线性区阈值电压。图5中，线性区阈值电压用VTLIN表示。
本发明实施例中，步骤一的测试中，所述场效应晶体管的漏极电压的绝对值大于0V小于0.1V。
所述场效应晶体管的栅压的绝对值从0V开始增加，所述栅压的绝对值的增加步长为1mV～10mV。通常，所述栅压的绝对值的最大值大于等于1.8V，例如所述栅压的绝对值的最大值直接取为1.8V。
所述场效应晶体管的源极接0V。
步骤一中所述线性区阈值电压的提取方法采用跨导最大法，包括步骤：
在所述第一电学特性曲线401上跨导最大处做切线403，将切线403的反向延长线与横轴相交并将相交位置处的栅压再减去1/2倍的所述漏极电压作为所述线性区阈值电压。
跨导最大位置采用如下步骤得到：
对所述漏极电流做所述栅压的偏微分得到和所述栅压对应的跨导。
形成由所述跨导和所述栅压的绝对值形成的第二电学特性曲线402。
最大跨导对应的所述栅压由所述第二电学特性曲线402得到。最大跨导如标记402a所示。
步骤二、在所述第一电学特性曲线401上的高栅压区选取多个采样点，所述高栅压区位于所述栅压绝对值大于所述线性区阈值电压的绝对值的区域；计算各所述采样点对应的所述栅压与线性区阈值电压的差值绝对值的倒数并作为第一参数。图6中，第一参数用1/|VG-VTLIN|表示。
本发明实施例中，所述高栅压区选为靠近所述栅压的绝对值的最大值的区域段。较佳为，所述高栅压区选为所述栅压的绝对值为1V到所述栅压的绝对值的最大值的区域段。图5中在大于1V对应的所述第一电学特性曲线401上选取采样点。
步骤三、计算各所述采样点的漏极电压和漏极电流的比值并作为总电阻，所述总电阻为所述场效应晶体管的源电阻、沟道电阻和漏电阻的串联电阻，源漏电阻为所述源电阻和所述漏电阻的和。
如图1所示，总电阻用Rtotal表示，源电阻用Rs表示，沟道电阻用Rch表示，漏电阻用Rd表示，源漏电阻用Rsd表示；总电阻的串联关系如标记107对应的电阻所示；总电阻的公式如标记108对应的公式所示，即Rtotal＝Rch+Rs+Rd，Rsd为Rs+Rd。
图6中，总电阻即为导通电阻，导通电阻用RON表示。
步骤四、根据各所述采样点的第一参数和总电阻形成第二关系曲线502，所述第二关系曲线502的纵轴为总电阻以及横轴为第一参数的绝对值。
图6中，标记501对应曲线为各采样点对应的第一参数和总电阻形成的缺陷，所述第二关系曲线502为通过曲线501形成的拟合曲线；图6中还给出了拟合公式为：y＝73.539x+77.484，R2＝0.9978。
步骤五、将所述第二关系曲线502外延并与纵轴相交，将相交位置处的所述总电阻作为所述源漏电阻。
本发明实施例中，所述场效应晶体管为PMOS，所述漏极电压为负值，所述栅压为负值。在其他实施例中也能为：所述场效应晶体管为NMOS，所述漏极电压为正值，所述栅压为正值。
所述场效应晶体管的技术节点包括40nm以下。
如图1所示，所述场效应晶体管包括源区102、漏区103、沟道区和栅极结构104，所述源区102和所述漏区103形成在所述栅极结构104两侧的半导体衬底101中，所述沟道区为位于所述源区102和所述漏区103之间且被所述栅极结构104所覆盖的区域。
所述源区102通过顶部对应的接触孔连接到由正面金属层组成的源极。
所述漏区103通过顶部对应的接触孔连接到由正面金属层组成的漏极。
所述栅极结构104通过顶部对应的接触孔连接到由正面金属层组成的栅极。
所述源电阻为所述源区102到所述源极之间形成的寄生电阻。
所述沟道电阻为所述沟道区形成的寄生电阻。
所述漏电阻为所述漏区103到所述漏极之间形成的寄生电阻。
所述源电阻和所述漏电阻保持不变。
在线性区，所述沟道区电阻随着所述第一参数的降低而降低。
较佳为，在所述半导体衬底101中形成有第二导电类型阱，所述沟道区形成于所述第二导电类型阱中，所述源区102形成于所述第二导电类型阱的表面；所述源区102和所述漏区103都为第一导电类型重掺杂。
在所述第二导电类型阱的表面还形成有由第二导电类型重掺杂区组成的体引出区，所述体引出区也通过顶部对应的接触孔连接到所述源极。
所述沟道区为均匀掺杂。所述沟道区直接由所述第二导电类型阱组成。或者，所述沟道区为非均匀掺杂。所述沟道区包括所述第二导电类型阱以及形成于所述第二导电类型阱中的晕环注入区。通常，随着技术节点的缩小，器件会采用浅掺杂结构，这时通常会采用晕环注入区，这样容易使得所述沟道区为非均匀掺杂结构。
所述半导体衬底101包括硅衬底。所述栅极结构104由栅介质层和栅极导电材料层叠加而成。本发明实施例中，所述栅介质层为栅氧化层，所述栅极导电材料层为多晶硅栅。在其他实施例中，也能为：所述栅介质层为高介电常数层，所述栅极导电材料层为金属栅。
在所述源区102和所述漏区103的表面还形成有金属硅化物106。
在线性区，器件的漏电流公式为：
Figure BDA0002506067070000081
其中，W表示沟道宽度，L表示沟道长度，μ表示载流子迁移率，Cox表示所述栅氧化层的电容，VT表示阈值电压，对于线性区，VT即为VTLIN。
导通电阻的公式为：
Figure BDA0002506067070000082
进一步得到：
Figure BDA0002506067070000083
其中，Leff表示有效沟道长度，μeff表示有效载流子迁移率。通常，随着VG的变化，实际沟道长度和载流子迁移率会有一定的变化。Leff和μeff则反映了这种变化。
令
Figure BDA0002506067070000084
当VG偏大时μ近似为常数，也即μeff不变。
可得：
Figure BDA0002506067070000091
由RON公式可知，图6中对曲线502进行外延时，横坐标为零处对应于沟道电阻为0，故这时的RON等于Rsd。
本发明实施例通过对线性区的漏极电流和栅压进行测量并形成第一电学特性曲线401，利用在线性区中沟道电阻和栅压与线性区阈值电压的差值绝对值成反比的特征以及总电阻能直接通过漏极电压和漏极电流得到的特征，在总电阻和由栅压与线性区阈值电压的差值绝对值的倒数形成的第一参数形成的第二关系曲线502中进行曲线外延就能得到消除了沟道电阻的总电阻，从而得到源漏电阻，本发明实施例中的第一电学特性曲线401和第二关系曲线502都是通过单个晶体管得到的，故本发明实施例能针对单个晶体管提取源漏电阻，和现有方法中需要采用多个不同沟道长度的晶体管进行测试并拟合的技术方案相比，本发明实施例能节省测试面积，还能提高测试速度。
而且，本发明实施例不涉及到沟道区的具体掺杂结构，不管沟道区的掺杂如何，最后都能将沟道电阻从总电阻中剔除，故本发明实施例能同时适用于沟道均匀或不均匀掺杂的场效应晶体管，所以，本发明实施例能消除现有技术中沟道区的掺杂不均匀时对源漏电阻提取误差的影响，故本发明实施例还能提高电阻提取精度。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (19)

1.一种场效应晶体管源漏电阻的提取方法，其特征在于，包括如下步骤：
步骤一、测试得到场效应晶体管线性区的漏极电流和栅压的绝对值形成的第一电学特性曲线，从所述第一电学特性曲线上提取线性区阈值电压；
所述线性区阈值电压的提取方法采用跨导最大法，包括步骤：
在所述第一电学特性曲线上跨导最大处做切线，将切线的反向延长线与横轴相交并将相交位置处的栅压再减去1/2倍的漏极电压作为所述线性区阈值电压；步骤二、在所述第一电学特性曲线上的高栅压区选取多个采样点，所述高栅压区位于所述栅压绝对值大于所述线性区阈值电压的绝对值的区域；计算各所述采样点对应的所述栅压与线性区阈值电压的差值绝对值的倒数并作为第一参数；
步骤三、计算各所述采样点的漏极电压和漏极电流的比值并作为总电阻，所述总电阻为所述场效应晶体管的源电阻、沟道电阻和漏电阻的串联电阻，源漏电阻为所述源电阻和所述漏电阻的和；
步骤四、根据各所述采样点的第一参数和总电阻形成第二关系曲线，所述第二关系曲线的纵轴为总电阻以及横轴为第一参数的绝对值；
步骤五、将所述第二关系曲线外延并与纵轴相交，将相交位置处的所述总电阻作为所述源漏电阻。
2.如权利要求1所述的场效应晶体管源漏电阻的提取方法，其特征在于：步骤一的测试中，所述场效应晶体管的漏极电压的绝对值大于0V小于0.1V；
所述场效应晶体管的栅压的绝对值从0V开始增加，所述栅压的绝对值的增加步长为1mV～10mV；
所述场效应晶体管的源极接0V。
3.如权利要求2所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述栅压的绝对值的最大值大于等于1.8V。
4.如权利要求2所述的场效应晶体管源漏电阻的提取方法，其特征在于：步骤二中，所述高栅压区选为靠近所述栅压的绝对值的最大值的区域段。
5.如权利要求4所述的场效应晶体管源漏电阻的提取方法，其特征在于：步骤二中，所述高栅压区选为所述栅压的绝对值为1V到所述栅压的绝对值的最大值的区域段。
6.如权利要求2所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述场效应晶体管为PMOS，所述漏极电压为负值，所述栅压为负值。
7.如权利要求2所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述场效应晶体管为NMOS，所述漏极电压为正值，所述栅压为正值。
8.如权利要求1所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述场效应晶体管的技术节点包括40nm以下。
9.如权利要求1所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述场效应晶体管包括源区、漏区、沟道区和栅极结构，所述源区和所述漏区形成在所述栅极结构两侧的半导体衬底中，所述沟道区为位于所述源区和所述漏区之间且被所述栅极结构所覆盖的区域；
所述源区通过顶部对应的接触孔连接到由正面金属层组成的源极；
所述漏区通过顶部对应的接触孔连接到由正面金属层组成的漏极；
所述栅极结构通过顶部对应的接触孔连接到由正面金属层组成的栅极；
所述源电阻为所述源区到所述源极之间形成的寄生电阻；
所述沟道电阻为所述沟道区形成的寄生电阻；
所述漏电阻为所述漏区到所述漏极之间形成的寄生电阻；
所述源电阻和所述漏电阻保持不变；
在线性区，所述沟道区电阻随着所述第一参数的降低而降低。
10.如权利要求9所述的场效应晶体管源漏电阻的提取方法，其特征在于：在所述半导体衬底中形成有第二导电类型阱，所述沟道区形成于所述第二导电类型阱中，所述源区形成于所述第二导电类型阱的表面；所述源区和所述漏区都为第一导电类型重掺杂；
在所述第二导电类型阱的表面还形成有由第二导电类型重掺杂区组成的体引出区，所述体引出区也通过顶部对应的接触孔连接到所述源极。
11.如权利要求10所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述沟道区为均匀掺杂。
12.如权利要求11所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述沟道区直接由所述第二导电类型阱组成。
13.如权利要求10所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述沟道区为非均匀掺杂。
14.如权利要求13所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述沟道区包括所述第二导电类型阱以及形成于所述第二导电类型阱中的晕环注入区。
15.如权利要求9所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述半导体衬底包括硅衬底。
16.如权利要求15所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述栅极结构由栅介质层和栅极导电材料层叠加而成。
17.如权利要求16所述的场效应晶体管源漏电阻的提取方法，其特征在于：所述栅介质层包括栅氧化层或高介电常数层；
所述栅极导电材料层为多晶硅栅或者所述栅极导电材料层为金属栅。
18.如权利要求15所述的场效应晶体管源漏电阻的提取方法，其特征在于：在所述源区和所述漏区的表面还形成有金属硅化物。
19.如权利要求1所述的场效应晶体管源漏电阻的提取方法，其特征在于：步骤一中还包括：
对所述漏极电流做所述栅压的偏微分得到和所述栅压对应的跨导；
形成由所述跨导和所述栅压的绝对值形成的第三电学特性曲线；
最大跨导对应的所述栅压由所述第三电学特性曲线得到。
CN202010446455.1A 2020-05-25 2020-05-25 场效应晶体管源漏电阻的提取方法 Active CN111596137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010446455.1A CN111596137B (zh) 2020-05-25 2020-05-25 场效应晶体管源漏电阻的提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010446455.1A CN111596137B (zh) 2020-05-25 2020-05-25 场效应晶体管源漏电阻的提取方法

Publications (2)

Publication Number Publication Date
CN111596137A CN111596137A (zh) 2020-08-28
CN111596137B true CN111596137B (zh) 2022-08-09

Family

ID=72189307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010446455.1A Active CN111596137B (zh) 2020-05-25 2020-05-25 场效应晶体管源漏电阻的提取方法

Country Status (1)

Country Link
CN (1) CN111596137B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112865773B (zh) * 2020-12-31 2022-08-16 华虹半导体(无锡)有限公司 具有栅极保护二极管的mos晶体管
CN113049936B (zh) * 2021-03-12 2022-08-19 鲁明亮 一种提取cmos器件中迁移率和源漏极串联电阻的方法
CN115236160B (zh) * 2022-07-13 2023-12-19 华中科技大学 一种基于场效应晶体管的嗅觉感知方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461579A (en) * 1994-05-11 1995-10-24 Vlsi Technology, Inc. Extraction method for automated determination of source/drain resistance
KR100301794B1 (ko) * 1999-07-14 2001-11-01 황인길 트랜지스터의 소스/드레인간 저항 측정용 테스트 패턴
JP2001057425A (ja) * 1999-08-18 2001-02-27 Mitsubishi Electric Corp Ｍｉｓトランジスタの実効的チャネル長抽出方法、その拡散層抵抗抽出方法、及びその製造プロセス評価方法
CN102738030B (zh) * 2012-06-21 2014-07-02 中国科学院微电子研究所 一种pn结结深测算方法
CN103837744B (zh) * 2012-11-27 2016-05-25 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN103575998B (zh) * 2013-10-25 2016-05-11 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN105528486B (zh) * 2015-12-08 2018-08-10 清华大学 一种场效应晶体管源漏电阻的提取方法
CN107944088A (zh) * 2017-10-27 2018-04-20 鲁明亮 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法
CN111092025A (zh) * 2019-12-25 2020-05-01 上海华力微电子有限公司 源漏电阻测试方法

Also Published As

Publication number Publication date
CN111596137A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN111596137B (zh) 场效应晶体管源漏电阻的提取方法
Martens et al. On the correct extraction of interface trap density of MOS devices with high-mobility semiconductor substrates
US7656183B2 (en) Method to extract gate to source/drain and overlap capacitances and test key structure therefor
CN111368490B (zh) 横向双扩散晶体管的电路系统及其建模方法
CN103443924A (zh) 具有栅电极的碳化硅半导体器件
Boukortt et al. Electrical Characteristics of 8-nm SOI n-FinFETs
Mohapatra et al. Influence of high-k gate dielectric on nanoscale DG-MOSFET
CN114528805A (zh) 一种基于cnn网络的fdsoi器件电学特性预测方法
CN107622959B (zh) 一种tcad仿真中mos电容cv特性曲线的校准方法
Chaudhary et al. Simulation of MOSFET with different dielectric films
Mendiratta et al. Analytical model of dopingless asymmetrical junctionless double gate MOSFET
Pearman Electrical characterisation and modelling of Schottky barrier metal source/drain MOSFETs
Bose et al. Analytical Modeling for Parasitics in a Triple Gate MOSFET Device
CN117388662A (zh) 一种提取隧穿场效应晶体管参数的方法
Dargar et al. Effect of gate-lap and oxide material at 10-nm FinFET device performance
Tomaszewski et al. A simple method for characterization of MOSFET serial resistance asymmetry
CN112053968B (zh) 一种降低半导体器件高温关态漏电的方法及装置
Shur et al. Transistor modeling for the VDSM era
Aggarwal et al. Dual metal gate and conventional MOSFET at sub nm for analog application
Akkili et al. Performance Optimization of P-Channel SnO Cylindrical Thin Film Transistors (CTFT) Using 3D Modelling
Jenkins et al. Pulse-Train Method to Measure Transient Response of Field-Effect Transistors
Haque et al. Characterization of Symmetric and Asymmetric Double Gate Junctionless Field Effect Transistor in Subthreshold Region
Nazarov et al. Nanowire junctionless silicon-on-insulator MOSFETs: operation features and electrical characterization
CN117590185A (zh) 一种分离隧穿场效应晶体管涨落源的方法
JP4896380B2 (ja) 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant