CN117590185A - 一种分离隧穿场效应晶体管涨落源的方法 - Google Patents
一种分离隧穿场效应晶体管涨落源的方法 Download PDFInfo
- Publication number
- CN117590185A CN117590185A CN202311437106.3A CN202311437106A CN117590185A CN 117590185 A CN117590185 A CN 117590185A CN 202311437106 A CN202311437106 A CN 202311437106A CN 117590185 A CN117590185 A CN 117590185A
- Authority
- CN
- China
- Prior art keywords
- type
- fluctuation
- dlund
- tunneling
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000000926 separation method Methods 0.000 claims abstract description 9
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 18
- 238000012360 testing method Methods 0.000 claims description 15
- 238000012546 transfer Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims description 2
- 238000004088 simulation Methods 0.000 claims description 2
- 238000002474 experimental method Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
- G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种分离隧穿场效应晶体管涨落源的方法，属于半导体技术领域。本发明针对带有漏端欠覆盖区的隧穿场效应晶体管(DLund‑TFET)，将对于漏端隧穿结隧穿几率影响最大的两个涨落源的影响——杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落——分离开，并进一步提取出杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落。所有工作只需借助半导体分析仪和MATLAB即可完成，具有快速、低成本的优势。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种分离隧穿场效应晶体管涨落源的方法。
背景技术
人工智能物联网(AIoT)技术的发展对半导体功耗提出了更高的要求，隧穿场效应晶体管(TFET)被认为是最有潜力的低功耗器件之一。隧穿场效应晶体管的源端和漏端均存在隧穿结，源端的隧穿结用于提供器件导通的开态电流，漏端的隧穿结则会导致器件关态电流增大。漏端隧穿结带来的隧穿电流涨落则会直接影响到TFET器件关态电流的涨落，关系到TFET器件实际降低电路功耗的能力。
一般的，常采取制备漏端欠覆盖区的方式，增大漏端隧穿结的隧穿宽度，降低隧穿场效应晶体管漏端隧穿结的带带隧穿电流。漏端欠覆盖区指的是隧穿场效应晶体管的靠近漏端的栅边缘到漏端隧穿结处的电学长度。对于制备漏端欠覆盖区的方式，漏端杂质掺杂浓度梯度和漏端欠覆盖区长度是影响漏端隧穿结的隧穿几率的两个主要因素，需要将二者的涨落对漏端隧穿电流涨落的影响分离开，用于后续进一步降低隧穿场效应晶体管的涨落以及全面评估隧穿场效应晶体管降低电路功耗的能力。
因此，需要发明一种分离隧穿场效应晶体管涨落源的方法，针对带有漏端欠覆盖区的隧穿场效应晶体管(DLund-TFET)，将对于漏端隧穿结隧穿几率影响最大的两个涨落源的影响——杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落——分离开。
发明内容
本发明的目的在于提出一种分离隧穿场效应晶体管涨落源的方法，可以针对带有漏端欠覆盖区的隧穿场效应晶体管(DLund-TFET)，将对于漏端隧穿结隧穿几率影响最大的两个涨落源的影响——杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落——分离开。
一种分离带有漏端欠覆盖区的隧穿场效应晶体管(DLund-TFET)的涨落源的方法，其特征是：
步骤1：测试N个具有相同尺寸、结构与材料的N型和P型DLund-TFET器件的转移特性曲线；
步骤2：根据步骤1的转移特性曲线获得N型(或P型)DLund-TFET器件的涨落源分离系数k，具体包括：提取N型(或P型)DLund-TFET器件的平均漏端欠覆盖区长度Lund；提取P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON；提取P型(或N型)DLund-TFET器件的带带隧穿产生率系数Bkane；根据公式计算N型(或P型)DLund-TFET器件的涨落源分离系数k；其中，EG指的是沟道材料的带隙宽度，q指的是电子电荷量。
步骤3：计算杂质掺杂浓度梯度DG涨落和漏端欠覆盖区长度Lund涨落对DLund-TFET器件电流IDS涨落的影响，具体方法为，
3-1)通过实验测试数据获得P型(或N型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS平均值<ION>和标准差σION；
3-2)通过实验测试数据获得N型(或P型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS平均值<IAMI>和标准差σIAMI；
3-3)杂质掺杂浓度梯度DG涨落对N型(或P型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS涨落的影响通过下述公式计算得到
3-4)漏端欠覆盖区长度Lund涨落对N型(或P型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS涨落的影响通过下述公式计算得到
步骤4：提取DLund-TFET器件中的杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落，具体包括：利用P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON相对于源端杂质掺杂浓度梯度(DG)的比例系数Q，根据公式，获得N型(或P型)DLund-TFET器件的漏端欠覆盖区长度涨落σLund；以及根据公式获得N型(或P型)DLund-TFET器件的漏端杂质掺杂浓度梯度涨落σDDG。
进一步，步骤1中，DLund-TFET器件的源漏电压VDS根据器件和电路分析需求设置，栅电压(VG)的扫描范围是从(-1*VDD)到VDD。VDD是DLund-TFET器件组成的电路对应的电源电压。当VG为VDD时，DLund-TFET器件沟道表面强反型，当VG为(-1*VDD)时，DLund-TFET器件沟道表面强积累。N的大小可以是大于等于1的正整数。
进一步，步骤2中，各参数的提取和计算方法为，
N型(或P型)DLund-TFET器件的平均漏端欠覆盖区长度Lund可以通过测试多个不同栅长的DLund-TFET器件的栅电容进行提取。
P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON和带带隧穿产生率系数Bkane可以通过将实验测试得到的平均电流IDS与公式校对得到。公式为
其中，WG为器件的栅宽，EG为沟道材料的带隙，TSieff为调节参数，Akane和Bkane为隧穿产生率系数。如果是N型器件，Wt,min为栅电压(VG)为VDD时的最小隧穿宽度λON，如果是P型器件，Wt,min为栅电压(VG)为(-1*VDD)时的最小隧穿宽度λON。
进一步，步骤4中，提取P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON相对于源端杂质掺杂浓度梯度(DG)的比例系数Q，可以通过Sentaurus Sprocess仿真得到，
本发明的有益效果如下：
本发明提出的方法，可以针对带有漏端欠覆盖区的隧穿场效应晶体管(DLund-TFET)，将对于漏端隧穿结隧穿几率影响最大的两个涨落源的影响——杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落——分离开，并进一步提取出杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落。所有工作只需借助半导体分析仪和MATLAB即可完成，具有快速、低成本的优势。
附图说明
图1为本发明提出的分离DLund-TFET器件漏端隧穿电流涨落源方法的流程图；
图2为根据本发明提出的方法，分离某一种DLund-TFET器件的漏端隧穿电流涨落源的中间结果图，具体的
(1)为N型DLund-TFET器件的转移特性曲线；
(2)为P型DLund-TFET器件的转移特性曲线；
图3为图2中研究的某一种DLund-TFET器件的结构示意图及其几何参数示意图；
图中：
1——高阻硅衬底； 2——浅沟槽隔离；
3——栅介质层； 4——栅导电层；
5——源端侧墙； 6——漏端侧墙；
7——源端杂质掺杂区； 8——漏端杂质掺杂区；
9——源端金属层； 10——漏端金属层。
具体实施方式
下面将参照附图对本发明的一个示例性实施方式做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
图1展示了所提出的分离DLund-TFET器件漏端隧穿电流涨落源方法的流程图。根据图1中的步骤对图3所示的某一种DLund-TFET器件进行漏端隧穿电流涨落源的分离，该器件是N型TFET器件。
首先，用半导体参数分析仪测试N型器件的转移特性曲线，栅电压(VG)的扫描范围是-2.5V到2.5V，源电压VS为0V，漏电压VD为2.5V。再用半导体参数分析仪测试P型器件的转移特性曲线，栅电压(VG)的扫描范围是0V到-2.5V，源电压VS为0V，漏电压VD为-2.5V。N型器件和P型器件分别测试了55个，转移特性曲线如图2(1)和图2(2)所示。
接下来，测试5种栅长的N型器件的栅源电容和栅漏电容，每种器件测试五个，提取得到N型器件的平均漏端欠覆盖区长度Lund为19nm；
接下来，根据上述测试得到的转移特性曲线计算P型DLund-TFET器件在VG＝VD＝-2.5V时电流的平均值，并与公式
校对，其中，WG为器件的栅宽，EG为沟道材料的带隙，TSieff为调节参数，Akane和Bkane为隧穿产生率系数。P型器件的Wt,min为栅电压(VG)为(-1*VDD)时的最小隧穿宽度λON。根据该公式提取得到平均源隧穿结最小隧穿宽度λON＝2.8nm，带带隧穿产生率系数Bkane为0.6nm；
接下来，根据公式计算得到涨落源分离系数k＝0.6；
接下来，通过实验测试数据获得P型器件在栅电压为VG＝-2.5V时的电流IDS平均值<ION>＝3.1x10-4A/μm和标准差σION＝1.7x10-5A/μm；
接下来，通过实验测试数据获得N型器件在栅电压为VG＝-2.5V时的电流IDS平均值<IAMI>＝5.8x10-9A/μm和标准差σIAMI＝5.1x10-9A/μm；
接下来，根据公式计算杂质掺杂浓度梯度(DG)涨落对N型器件在栅电压为VG＝-2.5V时的电流IDS涨落的影响/>
接下来，根据公式计算漏端欠覆盖区长度(Lund)涨落对N型器件在栅电压为VG＝-2.5V时的电流IDS涨落的影响/>
接下来，根据实际工艺条件在Sentaurus Sprocess中构建器件几何和物理模型进行仿真，得到P型器件的平均源隧穿结最小隧穿宽度λON相对于源端杂质掺杂浓度梯度(DG)的比值Q为0.2dec；
接下来，根据公式计算N型器件的漏端欠覆盖区长度涨落σLund为4.7nm；
接下来，根据公式计算N型器件的漏端杂质掺杂浓度梯度涨落σDDG＝0.28nm/dec。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种分离带有漏端欠覆盖区的隧穿场效应晶体管的涨落源的方法，其特征在于，包括如下步骤：
步骤1：测试N个具有相同尺寸、结构与材料的N型和P型DLund-TFET器件的转移特性曲线；
步骤2：根据步骤1的转移特性曲线获得N型(或P型)DLund-TFET器件的涨落源分离系数k，具体包括：提取N型(或P型)DLund-TFET器件的平均漏端欠覆盖区长度Lund；提取P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON；提取P型(或N型)DLund-TFET器件的带带隧穿产生率系数Bkane；根据公式计算N型(或P型)DLund-TFET器件的涨落源分离系数k，其中，EG指的是沟道材料的带隙宽度，q指的是电子电荷量；
步骤3：计算杂质掺杂浓度梯度DG涨落和漏端欠覆盖区长度Lund涨落对DLund-TFET器件电流IDS涨落的影响，具体方法为，
3-1)通过实验测试数据获得P型(或N型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS平均值<ION>和标准差σION；
3-2)通过实验测试数据获得N型(或P型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS平均值<IAMI>和标准差σIAMI；
3-3)杂质掺杂浓度梯度DG涨落对N型(或P型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS涨落的影响通过下述公式计算得到/>
3-4)漏端欠覆盖区长度Lund涨落对N型(或P型)DLund-TFET器件在栅电压为VG＝(-1*VDD)(或VG＝VDD)时的电流IDS涨落的影响通过下述公式计算得到
步骤4：利用P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON相对于源端杂质掺杂浓度梯度(DG)的比例系数Q，根据公式获得N型(或P型)DLund-TFET器件的漏端欠覆盖区长度涨落σLund；以及根据公式获得N型(或P型)DLund-TFET器件的漏端杂质掺杂浓度梯度涨落σDDG。
2.如权利要求1所述的分离带有漏端欠覆盖区的隧穿场效应晶体管的涨落源的方法，其特征在于，步骤1中，DLund-TFET器件的源漏电压VDS根据器件和电路分析需求设置，栅电压VG的扫描范围是从-1*VDD到VDD，VDD是DLund-TFET器件组成的电路对应的电源电压，当VG为VDD时，DLund-TFET器件沟道表面强反型，当VG为-1*VDD时，DLund-TFET器件沟道表面强积累。
3.如权利要求1所述的分离带有漏端欠覆盖区的隧穿场效应晶体管的涨落源的方法，其特征在于，步骤2中，N型(或P型)DLund-TFET器件的平均漏端欠覆盖区长度Lund可以通过测试多个不同栅长的DLund-TFET器件的栅电容进行提取。
4.如权利要求1所述的分离带有漏端欠覆盖区的隧穿场效应晶体管的涨落源的方法，其特征在于，步骤2中，P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON和带带隧穿产生率系数Bkane通过将实验测试得到的平均电流IDS与公式校对得到，公式为
其中，WG为器件的栅宽，EG为沟道材料的带隙，TSieff为调节参数，Akane和Bkane为隧穿产生率系数，如果是N型器件，Wt,min为栅电压(VG)为VDD时的最小隧穿宽度λON，如果是P型器件，Wt,min为栅电压(VG)为(-1*VDD)时的最小隧穿宽度λON。
5.如权利要求1所述的分离带有漏端欠覆盖区的隧穿场效应晶体管的涨落源的方法，其特征在于，步骤4中，提取P型(或N型)DLund-TFET器件的平均源隧穿结最小隧穿宽度λON相对于源端杂质掺杂浓度梯度(DG)的比例系数Q，通过Sentaurus Sprocess仿真得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311437106.3A CN117590185A (zh) | 2023-11-01 | 2023-11-01 | 一种分离隧穿场效应晶体管涨落源的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311437106.3A CN117590185A (zh) | 2023-11-01 | 2023-11-01 | 一种分离隧穿场效应晶体管涨落源的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117590185A true CN117590185A (zh) | 2024-02-23 |
Family
ID=89912379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311437106.3A Pending CN117590185A (zh) | 2023-11-01 | 2023-11-01 | 一种分离隧穿场效应晶体管涨落源的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117590185A (zh) |
-
2023
- 2023-11-01 CN CN202311437106.3A patent/CN117590185A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | A compact virtual-source model for carbon nanotube FETs in the sub-10-nm regime—Part II: Extrinsic elements, performance assessment, and design optimization | |
| Reddy et al. | A comprehensive review on FinFET in terms of its device structure and performance matrices | |
| Lee et al. | A compact virtual-source model for carbon nanotube field-effect transistors in the sub-10-nm regime-part II extrinsic elements, performance assessment, and design optimization | |
| Palanichamy et al. | Improved drain current characteristics of tunnel field effect transistor with heterodielectric stacked structure | |
| CN103247688B (zh) | 一种双材料栅线性掺杂的石墨烯场效应管 | |
| Yang et al. | A compact model of silicon-based nanowire MOSFETs for circuit simulation and design | |
| Yuehui et al. | Impact of process variability on threshold voltage in vertically-stacked nanosheet TFET | |
| Atamuratov et al. | Simulation of DIBL effect in 25 nm SOI-FinFET with the different body shapes | |
| Lal et al. | Design and performance enhancement of gate-on-source PNPN doping–less vertical nanowire TFET | |
| CN117590185A (zh) | 一种分离隧穿场效应晶体管涨落源的方法 | |
| Kim et al. | Impact ionization and tunneling operations in charge-plasma dopingless device | |
| CN102270263A (zh) | 一种肖特基源漏双栅结构mosfet阈值电压解析模型 | |
| Nikhil et al. | A simulation study of the effect of trap charges and temperature on performance of dual metal strip double gate TFET | |
| Shiri et al. | Characteristics extraction of fully symmetric GAA and top-gate CNTFETs with 6 nm channel length | |
| Moselund et al. | Local volume inversion and corner effects in triangular gate-all-around MOSFETs | |
| Lee et al. | Drain breakdown voltage in MuGFETs: Influence of physical parameters | |
| Oproglidis et al. | Threshold voltage of p-type triple-gate junctionless transistors | |
| Wu et al. | On the extreme scaling of transistors with monolayer MoS2 channel | |
| Rahul et al. | Performance evaluation of junctionless vertical double gate MOSFET | |
| Kok et al. | Simulation of two-dimensional 50 nm vertical metal oxide semiconductor field-effect transistor incorporating a dielectric pocket | |
| Joshi et al. | Impact of Channel Splitting on Gate All Around Tunnel Field Effect Transistor (GAATFET) | |
| Anguru et al. | Optimization of Sidewall Spacer Engineering at Sub-5 nm Technology Node For JL-Nanowire FET: Digital/Analog/RF/Circuit Perspective | |
| Dargar et al. | Effect of gate-lap and oxide material at 10-nm FinFET device performance | |
| Zhu et al. | Numerical study on effects of random dopant fluctuation in double gate tunneling FET | |
| Deshpande et al. | Performance Analysis of Silicon Nanowire FET for GAA and Pi Gate Configurations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |