CN106910531B - 一种测量存储器内部存储单元电阻电路 - Google Patents

一种测量存储器内部存储单元电阻电路 Download PDF

Info

Publication number
CN106910531B
CN106910531B CN201710032378.3A CN201710032378A CN106910531B CN 106910531 B CN106910531 B CN 106910531B CN 201710032378 A CN201710032378 A CN 201710032378A CN 106910531 B CN106910531 B CN 106910531B
Authority
CN
China
Prior art keywords
resistance
memory
analog
digital converter
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710032378.3A
Other languages
English (en)
Other versions
CN106910531A (zh
Inventor
李建军
谢甲林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710032378.3A priority Critical patent/CN106910531B/zh
Publication of CN106910531A publication Critical patent/CN106910531A/zh
Application granted granted Critical
Publication of CN106910531B publication Critical patent/CN106910531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种测量存储器内部存储单元电阻电路，包括一微控制器(MCU)、一模数转换器(A/D)、一仪表放大器、一电阻、一存储器。电阻一端接存储器的输入端口P、一端接Vs电压源，仪表放大器同相输入端接电阻与Vs电压源之间的节点，反相输入端接电阻与存储器的P端口之间的节点，仪表放大器的输出端接模数转换器的输入端，模数转换器的输出端接MCU的输入端。上述电路可精确测量存储器内部存储单元电阻。

Description

一种测量存储器内部存储单元电阻电路
技术领域
本发明涉及一种测量存储器内部存储单元电阻电路。
背景技术
存储器按信息的保存性可分为易失性存储器(RAM)和非易失性存储器(NVRAM)两类。
易失性存储器又称为可变存储器，掉电后存储的数据会丢失，需要定期刷新存储器内容保持数据稳定。静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)都属于易失性存储器。
非易失性存储器掉电后存储的数据不会丢失。根据存储介质的不同可分为闪存(Flash)、铁电存储器(FeRAM)、磁阻存储器(MRAM)、反熔丝可编程存储器(PROM)、阻变存储器(RRAM)、相变存储器(PCM)等。其中，反熔丝可编程存储器、阻变存储器、相变存储器、磁阻存储器等都是基于存储介质电阻的变化进行数据存取的存储器。
反熔丝可编程存储器是以反熔丝材料在外加电压脉冲作用下击穿时电阻的变化为基础的存储器。PROM单元一般是三层结构，上下两层为电极，中间是反熔丝薄膜。在反熔丝两极间施加脉冲电压后，中间的反熔丝薄膜会发生永久击穿，电阻从G欧变化到几百欧，从而实现“0”和“1”的存储。
阻变式存储器是以材料的电阻在外加电场作用下可在高阻态和低阻态之间实现可逆转换为基础的一类非挥发存储器。RRAM存储单元是三层结构，包括上下电极和电极间的能够发生电阻转变的阻变层材料。在外加偏压的作用下，器件的电阻会在高低阻态之间发生转换，从而实现“0”和“1”的存储。
相变存储器是利用特殊材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据的存储装置。PCM存储单元是一种极小的硫族合金颗粒，通过电脉冲的形式集中加热的情况下，它能够从有序的晶态(电阻低)快速转变为无序的非晶态(电阻高得多)。从而实现“0”和“1”的存储。
磁阻存储器主要利用隧道磁阻效应(TMR)实现数据的存储。MRAM的存储单元是三层膜结构，称为磁性隧道结(MTJ)，其上下两层是磁性材料，中间是很薄的绝缘层。当上下两层材料的磁矩平行时，中间层呈现低电阻，当上下两层材料磁矩反平行时，材料呈现高电阻，从而实现“0”和“1”的存储。
在对上述以存储单元电阻的变化保存数据的存储器进行数据写入时，有必要测量存储单元的电阻，根据测得电阻的大小判断数据是否写入有效，同时对写入无效的单元重新写入，降低数据写入出错的概率。通过测量存储阵列中不同存储单元的电阻，可以反映不同存储单元的的电阻大小是否分布在合理的范围内，即存储的稳定性。
发明内容
鉴于以上内容，有必要设计一种测量存储器内部存储单元电阻的电路。
一种测量存储器内部存储单元电阻电路，包括一微控制器(MCU)、一模数转换器(A/D)、一仪表放大器、一电阻、一存储器。电阻一端接存储器输入端、一端接输入电压源，仪表放大器同相输入端接电阻与Vs电压源之间的节点，反相输入端接电阻与存储器输入端口之间的节点，仪表放大器的输出端接模数转换器的输入端，模数转换器的输出端接MCU的输入端。上述电路可精确测量存储器存储单元电阻。
附图说明
图1为本发明存储器内部单元电阻测量电路的具体实施方式的电路图。
主要元件符号说明
存储器单元电阻测量电路 100
微控制器 U1
模数转换器 U2
仪表放大器 U3
存储器 U4
电阻 R1
图2为本发明应用于PROM的具体实施方式的电路图。其中U4为PROM，其余元件与图1相同。
图3为本发明应用于PCM的具体实施方式的电路图。其中U4为PCM，其余元件与图1相同。
图4为本发明应用于RRAM的具体实施方式的电路图。其中U4为RRAM，其余元件与图1相同。
图5为本发明应用于MRAM的具体实施方式的电路图。其中U4为MRAM，其余元件与图1相同。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参考图1，本发明存储器内部单元电阻测量电路用于测量存储器内部单元电阻，该测量电路100的具体实施方式包括一微控制器U1、一模数转换器U2、一仪表放大器U3、一存储器U4、一电阻R1。
该电阻R1一端连接直流电源VS、一端连接存储器U4的端口P，该仪表放大器U3的同相输入端与电阻R1及电流源VS之间的节点M连接，反相输入端与电阻R1及存储器U4端口P之间的节点N连接。仪表放大器U3的输出端与模数转换器U2的输入端连接，模数转换器U2与微控制器U1的输入端连接。
下面对本发明的具体实施方式的工作原理进行说明：
该电阻R1为可变电阻，可以根据不同的存储器类型调整合适的阻值。根据电路结构可知，流过电阻R1的电流与流过存储单元的电流值相等，设编程时流过电阻R1的电流为IS，存储单元的阻值为RCELL，则根据欧姆定律有：
VS＝IS×(R1+RCELL) ⑴
针对仪表放大器U3：放大器的同相输入端和反相输入端分别接在电阻R1的两端，可对电阻R1两端的电压进行放大，放大系数为G。设放大器同相输入端的电压为V+IN，反向输入端的电压为V-IN，则仪表放大器的输出电压为：
VOUT＝G×(V+IN-V-IN)＝G×R1×IS ⑵
针对模数转换器U2：将仪表放大器U3放大后的电压VOUT进行转换后送到微控制器的信号输入端。
针对微控制器U1：对模数转换器U2送来的信号进行处理，计算出VOUT的值。
根据式(1)和式(2)，可得反熔丝电阻RCELL的表达式为：
该存储器内部单元电阻测量电路100可以通过测量电阻R1两端的电压，经仪表放大器U3放大、模数转换器U2转换、微控制器U1计算后，得到单元的电阻RCELL。
请参考图2，是本发明应用于PROM的具体实施方式。电阻R1一端接电流源Vs，一端接PROM的编程电压输入引脚PE。编程电压从PE引脚输入，经PROM内部编程电路加到存储阵列的位线(BL)上，存储阵列中同一行的反熔丝单元上电极接到同一根位线。存储阵列中同一列的存储单元的选择管(NMOS)栅极接到同一根字线(WL)上。PROM是只读存储器，写入的数据不可擦除。对PROM进行编程之前，需要对所有存储单元进行检测，判断是否PROM保存数据的全为“0”，即所有的反熔丝单元都未被编程。使用存储器内部存储单元电阻测量电路可以测量存储阵列中存储单元的电阻，可以判断PROM存储的数据是否全为“0”。当对存储阵列其中一个存储单元编程时，其对应的字线上为高电平，单元内部的选择管被选通，反熔丝下电极与地导通。同时该单元对应的位线上加编程电压，当编程电压足够大，反熔丝被击穿，电阻从G欧下降到几百欧，存储单元被写入数据“1”，未被选中的存储单元反熔丝未被击穿，阻值没有变化，保持数据“0”。通过图2可知，反熔丝单元的电阻和电阻R1是串联的关系，因此流经R1的电流和流过反熔丝的电流是相同的，通过公式(3)可以计算出此时的反熔丝单元电阻RFUSE。根据RFUSE的大小可以判断被编程的反熔丝单元是否写入成功。当RFUSE大于PROM的最大读出电阻阈值时，可以认为当前存储单元写入“1”失败，可重新对当前单元进行编程，保证PROM数据写入正确性。
请参考图3，是本发明应用于PCM的具体实施方式。电阻R1一端接电流源Vs，一端接PCM的数据输入引脚D，写入电压脉冲经PCM内部电路加到存储阵列的位线上(BL)。同PROM相似，PCM的存储阵列中，同一行的存储单元对应于同一根位线，相变电阻的上电极与位线相连接，同一列的存储单元对应于同一根字线(WL)，存储单元中选择管(NMOS)的栅极与字线连接。当向某单元写入数据“1”时，该单元对应的字线加高电平，选择管选通，相变电阻下电极接地，同时对应的位线上加短且强的脉冲信号，由于加热电极的作用，电能转化为热能，相变单元中的相变材料的温度迅速升高到熔化温度以上，再经过迅速冷却，使多晶的长程有序遭到破坏，相变材料实现由多晶态到非晶态的转换，即“0”态到“1”态的转换，此时相变材料的电阻增大。当向某单元写入“0”时，该单元对应的字线加高电平，选择管选通，相变电阻下电极接地，同时对应的位线上施加一个长且中等长度的电压脉冲信号，使相变材料的温度升高到熔化温度之下，结晶温度之上，并保持一段时间促使晶核生长，从而实现非晶态到多晶态的转换，即“1”态到“0”态的转换，此时相变材料的电阻减小。由图3可知，相变电阻和电阻R1是串联的关系，即流过R1的电流和流过相变电阻的电流是相同的，通过公式(3)可以计算出对PCM进行数据时相变电阻的阻值。对于材质为Ge2Se2Te5的相变材料，晶态电阻为几十K欧，非晶态电阻可达几百K欧。为使测得的结果更加准确，应合理选择采样电阻的大小。
请参考图4，是本发明应用于RRAM的具体实施方式。电阻R1一端接电流源Vs，一端接RRAM的数据写入引脚D，写入电压经内部电路加到存储阵列的位线上(BL)。同PROM相似，RRAM的存储阵列中，同一行存储单元对应于同一根位线，阻变材料的上电极连接位线，同一列的存储单元对应于同一根字线(WL)，存储单元中选择管的栅极与字线连接。对于RRAM器件，定义其从高阻态转换低阻态的过程为Set过程，从低阻态转换为高阻态的过程为Reset过程。这两种转换各有一个阈值电压：Set电压(VSet)和Reset电压(VReset)。对于单极型(Unipolar)RRAM器件，当所加电压大于VReset时，RRAM器件变为高阻态，当所加电压大于VSet，且小于VReset时，RRAM器件变为低阻态。当对RRAM器件不加电压或者加一非常低的电压(V<VSet)时，RRAM器件的阻态不变。对于RRAM器件，可以用低阻态表示存储数据“1”，高阻态表示存储数据“0”；也可以用低阻态表示存储数据“0”，高阻态表示存储数据“1”。这里采用低阻态表示存储数据“1”的情况。当向某RRAM单元写入“1”时，该单元连接的字线被选中，为高电平，选择管导通，阻变材料下电极接地。同时该单元对应的位线上加低电压(VSet<V<VReset)，存储单元变为低阻态，存储单元被写入数据“1”。当向某RRAM单元写入“0”时，该单元连接的字线被选中，为高电平，选择管导通，阻变材料下电极接地。同时该单元对应的位线上加高电压(V>VReset)，存储单元变为高阻态，存储单元被写入数据“0”。由图4可知，阻变电阻与电阻R1是串联关系，即流过R1的电流与流过阻变电阻的电流相同，通过公式(3)可以计算出写入数据时阻变电阻的阻值。对于材质为Au/Ti2O5/Au的阻变材料，高阻态电阻为M欧级别，低阻态电阻为K欧级别。为使测得的数值更加精确，应合理选择R1的值。
请参考图5，是本发明应用于MRAM的具体实施方式。电阻R1一端接电源Vs，一端接MRAM的数据写入引脚D，写入电压经内部电路加到存储阵列的位线(BL)上。在MRAM的存储阵列中，同一行的存储单元对应同一根位线，单元内部磁性隧道结的上电极连接到位线上。存储阵列中同一列的存储单元对应同一根字线，单元内部选择管的栅极与字线相连。存储阵列中同一行的存储单元还对应同一根源线，存储单元内部选择管的源极与源线相连。当向MRAM某一存储单元写入数据“1”时，该单元连接的字线被选中为高电平，选择管导通，磁性隧道结的下电极与源线之间导通，同时在位线与源线之间加一较大的负电压，此时磁性隧道结的固定层与自由层的磁化方向相反，磁性隧道结呈高阻态，即写入数据“1”。当向某存储单元写入数据“0”时，该单元的字线被选中为高电平，选择管导通，磁性隧道结的下电极与源线之间导通，同时在位线与源线之间加一较大正电压，此时磁性隧道结的固定层与自由层的极化方向相同，磁性隧道结呈低阻态，即写入数据“0”。由图5可知，磁性隧道结与电阻R1是串联关系，即流过R1的电流与流过磁性隧道结的电流相同，通过公式(3)可以计算出写入数据时磁性隧道结的电阻大小。对于自由层和固定层均采用Co-Fe-B材质的磁性隧道结，磁阻比可达70％。为使测得的结果更加准确，应合理选择采样电阻R1的大小。
以上所述，仅为本发明具体的具体实施方式，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替代，皆涵盖在本发明的保护范围之内。

Claims (2)

1.一种测量存储器内部存储单元电阻电路，包括一微控制器(MCU)、一模数转换器(A/D)、一仪表放大器、一电阻、一存储器；电阻一端接存储器输入端口P、一端接Vs电压源，仪表放大器同相输入端接电阻与Vs电压源之间的节点，反相输入端接电阻与存储器的P端口之间的节点，仪表放大器的输出端接模数转换器的输入端，模数转换器的输出端接MCU的输入端；
所述电阻为可变电阻，可以根据不同的存储器类型调整合适的阻值；
所述存储器内存储单元的一端通过存储器输入端口P与所述电阻相连接，另一端接地；
所述仪表放大器的同相输入端和反相输入端分别接在所述电阻的两端，用于对所述电阻两端的电压进行放大。
2.根据权利要求1所述的一种测量存储器内部存储单元电阻电路，其特征在于，采样电阻的两端分别接仪表放大器的同相输入端和反相输入端，仪表放大器的输出接模数转换器的输入。
CN201710032378.3A 2017-01-16 2017-01-16 一种测量存储器内部存储单元电阻电路 Active CN106910531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710032378.3A CN106910531B (zh) 2017-01-16 2017-01-16 一种测量存储器内部存储单元电阻电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710032378.3A CN106910531B (zh) 2017-01-16 2017-01-16 一种测量存储器内部存储单元电阻电路

Publications (2)

Publication Number Publication Date
CN106910531A CN106910531A (zh) 2017-06-30
CN106910531B true CN106910531B (zh) 2019-11-05

Family

ID=59207087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710032378.3A Active CN106910531B (zh) 2017-01-16 2017-01-16 一种测量存储器内部存储单元电阻电路

Country Status (1)

Country Link
CN (1) CN106910531B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10627442B2 (en) * 2017-12-07 2020-04-21 Nanya Technology Corporation Method for estimating resistances of a source contact and a drain contact of a MOS transistor
CN116486875A (zh) * 2022-01-17 2023-07-25 长鑫存储技术有限公司 反熔丝存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104395963A (zh) * 2012-07-27 2015-03-04 惠普发展公司，有限责任合伙企业 动态感测电路
CN105659326A (zh) * 2013-07-16 2016-06-08 海拉企业中心(美国)公司 具有偏移校准的电流感测电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104395963A (zh) * 2012-07-27 2015-03-04 惠普发展公司，有限责任合伙企业 动态感测电路
CN105659326A (zh) * 2013-07-16 2016-06-08 海拉企业中心(美国)公司 具有偏移校准的电流感测电路

Also Published As

Publication number Publication date
CN106910531A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
USRE46920E1 (en) Semiconductor memory device with variable resistance element
US7646633B2 (en) Method for programming phase-change memory and method for reading date from the same
US8203899B2 (en) Memory cell with proportional current self-reference sensing
US8780609B2 (en) Variable-resistance memory device and driving method thereof
CN104347113B (zh) 一种相变存储器的读出电路及读出方法
US9368200B2 (en) Low read current architecture for memory
US20070008770A1 (en) Storage devices and semiconductor devices
US20060067097A1 (en) Binary and ternary non-volatile CAM
KR20140024304A (ko) 멀티비트 메모리 셀의 조건부 프로그래밍
US10403344B2 (en) Semiconductor device for preventing read disturbance
JP2010079974A (ja) 半導体記憶装置
TW200425148A (en) Nonvolatile semiconductor memory device
KR101419788B1 (ko) 다중-영역의 저장 층을 갖는 자기 메모리 엘리먼트
KR20150137109A (ko) Rram 및 rram을 위한 정보를 저장 및 복구하는 방법
US20160078915A1 (en) Resistance change memory
CN106158000A (zh) 自旋转移扭矩磁存储器单元和存储器
US20110149641A1 (en) Static Magnetic Field Assisted Resistive Sense Element
WO2017161960A1 (zh) 一种基于磁场触发的超晶格相变单元的逻辑门电路
TW201126523A (en) Recording method of nonvolatile memory and nonvolatile memory
CN106910531B (zh) 一种测量存储器内部存储单元电阻电路
Lee et al. A 1.4 mb 40-nm embedded reram macro with 0.07 um 2 bit cell, 2.7 ma/100mhz low-power read and hybrid write verify for high endurance application
CN107195323A (zh) 基于忆阻器的双差分负反馈数据读取电路及其方法
CN105679360A (zh) 一种可刷新的非易失性存储器及其刷新方法
JP2013200923A (ja) 不揮発性半導体記憶装置
US20180268878A1 (en) Non-volatile semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant