KR100746823B1 - 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법 - Google Patents

반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법 Download PDF

Info

Publication number
KR100746823B1
KR100746823B1 KR1020060082395A KR20060082395A KR100746823B1 KR 100746823 B1 KR100746823 B1 KR 100746823B1 KR 1020060082395 A KR1020060082395 A KR 1020060082395A KR 20060082395 A KR20060082395 A KR 20060082395A KR 100746823 B1 KR100746823 B1 KR 100746823B1
Authority
KR
South Korea
Prior art keywords
drain
voltage
measuring
sense
source
Prior art date
Application number
KR1020060082395A
Other languages
English (en)
Inventor
장창수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060082395A priority Critical patent/KR100746823B1/ko
Application granted granted Critical
Publication of KR100746823B1 publication Critical patent/KR100746823B1/ko
Priority to US11/892,753 priority patent/US7615991B2/en
Priority to US12/568,259 priority patent/US7898269B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

본 발명의 실시예에 따른 반도체 소자는 게이트 절연막 및 게이트가 형성된 기판; 상기 게이트 양측의 기판에 형성된 소스 및 드레인; 상기 소스에 연결된 소스 센스(Source Sense:SS); 및 상기 드레인에 연결된 드레인 센스(Drain Sense:DS);를 포함하는 것을 특징으로 한다.
아날로그 채널저항, 채널저항, 소스 센스(Source Sense:SS), 드레인 센스(Drain Sense:DS)

Description

반도체소자 및 그 반도체소자의 아날로그 채널저항 측정방법{Semiconductor device and Method for measuring analog channel resistance thereof}
도 1은 트랜지스터의 채널저항과 아날로그 채널저항을 나타내는 도면.
도 2 및 도 3은 종래기술에 의한 아날로그 채널저항을 측정방법을 나타내는 도면.
도 4 및 도 5는 본 발명의 제1 실시예에 따른 반도체 소자에 대한 아날로그 채널저항의 측정방법을 나타내는 도면.
도 6은 본 발명의 제2 실시예에 따른 아날로그 채널저항의 측정방법의 순서도.
<도면의 주요 부분에 대한 설명>
110: 기판 120: 소스
125: 소스 센스 130: 드레인
135: 드레인 센스 140: 게이트 절연막
150: 게이트
본 발명은 반도체 소자 및 그 반도체소자의 아날로그 채널저항 측정방법에 관한 것이다.
기존의 MOS 트랜지스터 아날로그 채널저항을 측정시, 드레인 단에 전압을 가해주는 계측기의 단자로부터 전류 흐름을 측정하여, 드레인에 가해준 전압의 변화량에 대하여 측정된 드레인 전류의 변화량을 미분 연산한 저항의 변화율을 아날로그 채널 저항이라고 한다.
도 1은 트랜지스터의 채널저항과 아날로그 채널저항을 나타내는 도면이다.
MOS트랜지스터의 채널저항 및 아날로그 채널저항을 정의하면 다음과 같다.
MOS트랜지스터가 포화 영역에서 동작할 때 드레인 단과 소스 단 사이의 저항을 채널 저항이라고 한다.
이와는 달리 MOS트랜지스터가 선형영역에서 동작할 때, 드레인과 소스단 사이의 전압의 변화량에 대하여 전류의 변화량을 미분 연산한 값을 아날로그 채널 저항이라고 한다.
도 1의 그래프에서 접선1의 기울기의 역수가 아날로그 채널저항을 나타내며, 선2의 기울기의 역수가 채널저항을 나타낸다.
도 2 및 도 3은 종래기술에 의한 아날로그 채널저항을 측정방법을 나타내는 도면이다.
종래기술에 의한 아날로그 채널저항의 측정방법은 도 2 및 도 3과 같은 측정 패턴(일반적인 MOS트랜지스터 구조)에서 측정을 진행한다.
이때 계측기(Semiconductor Parameter Analyzer)의 SMU(Source Monitoring Unit)를 이용하여 게이트(G)(50), 드레인(D)(30), 소스(S)(20), 기판(벌크)(W)(10)에 각각의 전압을 인가하여 측정을 진행한다.
종래기술에 의한 측정조건으로는, 게이트 : Vg ( 트랜지스터 동작 전압 ), 소스 : Vs=0V, 벌크 : Vb=0V, 드레인 : Vd1, Vd2 (아날로그 채널 저항을 측정하기 위한 드레인 단의 전압차)이다.
종래기술에 의한 측정방법은 상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Idm1 이라 한다.
다시 드레인에 Vd2를 인가하여 측정된 드레인 전류를 Idm2라 한다. 이때 아날로그 채널저항을 Rtot라 정의하면, 다음과 같이 계산하여 추출한다.
Rtot= (Vd1-Vd2)/(Idm1-Idm2)
그러데, 종래기술에 의하면, 측정된 아날로그 채널저항은, 전압을 가해주는 계측기의 단자로부터 전류 흐름을 측정하여 가해준 전압에 대한 계산을 함으로써, Rtot = Rext_source + Rch + Rext_drain 과 같이 표현할 수 있다.
(Rext_source : 소스 단자 측의 외부 저항, 금속 배선 저항, 층간 배선 연결 저항, 계측기와 반도체 소자의 전기적 연결(Probing)에 의한 Ohmic 접촉저항 등.
Rext_drain : 드레인 단자 측의 외부 저항 금속 배선 저항, 층간 배선 연결 저항, 계측기와 반도체 소자의 전기적 연결(Probing)에 의한 Ohmic 접촉저항 등.
Rch : 트랜지스터의 드레인과 소스 사이의 저항 실제 채널저항)
따라서 측정된 아날로그 채널저항은 트랜지스터의 외부저항을 오차로 포함하게 되어 정확한 아날로그 채널저항을 측정하기에는 어려운 문제점이 있다.
즉, 종래기술에 의한 경우 MOS트랜지스터의 아날로그 채널저항 대비 금속배선과 금속배선의 층간연결(Via/Contact) 및 계측기와의 전기적 연결 시 오믹(Ohmic)저항의 크기가 매우 크게 나타남으로 인하여, 측정의 목적인 MOS 트랜지스터의 아날로그 채널저항의 정확한 측정이 매우 어려운 문제가 있다.
본 발명은 기존의 MOS트랜지스터의 아날로그 채널저항 측정 시, 고려되지 않았던 외부저항을 측정 시점에 최소화하여, 실제 소자의 특성을 정확하게 추출할 수 있는 반도체 소자 및 그 반도체소자의 아날로그 채널저항 측정방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 측정방법을 적용한 알고리즘을 통하여 자동화 측정 장치를 이용한 측정이 가능하도록 적용한 자동화 프로그램이 적용될 있는 아날로그 채널저항 측정방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자는 게이트 절연막 및 게이트가 형성된 기판; 상기 게이트 양측의 기판에 형성된 소스 및 드레인; 상기 소스에 연결된 소스 센스(Source Sense:SS); 및 상기 드레인에 연결된 드레인 센스(Drain Sense:DS);를 포함하는 것을 특징으로 한다.
또한, 상기 소스 센스(SS) 및 상기 드레인 센스(DS)는 상기 반도체 소자의 아날로그 채널저항을 측정하기 위한 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체소자의 아날로그 채널저항 측정방법은 게이트, 소스 및 드레인이 형성된 기판을 포함하는 반도체 기판에 대한 아날로그 채널저항의 측정방법에 있어서, 소정의 측정조건으로 바이어스 조건을 세팅하는 단계; 상기 측정조건으로 전압을 인가한 후 드레인에 전압을 인가하여 드레인 전류를 측정하고, 상기 소스에 연결된 소스 센스(Source Sense:SS)의 전류를 0 amphere로 제한하고 소스 센스의 전압을 측정하는 단계; 상기 측정조건으로 전압을 인가한 후 드레인에 전압을 인가하여 드레인 전류를 측정하고, 상기 드레인에 연결된 드레인 센스(Drain Sense:DS)의 전류를 0 amphere로 제한하고 드레인 센스의 전압을 측정하는 단계; 및 상기 소스 센스의 전압와 상기 드레인 센스의 전압의 차감을 통해 상기 드레인과 상기 소스간의 전압간의 전압강하를 측정함으로써 아날로그 채널저항을 측정하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체소자의 아날로그 채널저항 측정방법은 게이트, 소소 및 드레인이 형성된 기판을 포함하는 반도체 기판에 대한 아날로그 채널저항의 측정방법에 있어서,
소정의 측정조건으로 바이어스 조건을 세팅하는 단계; 상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정하고, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vdm1이라고 설정하는 단계;
상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정하고, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm1이라고 설정하는 단계;
상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전류를 측정하여 그 값을 Id2 라고 설정하고, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vdm2라고 설정하는 단계;
상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전류를 측정하여 그 값을 Id2 이라고 설정하고, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm2라고 설정하는 단계; 및 상기 측정된 Vdm1, Vsm1, Vdm2, Vsm2, Id1 및 Id2를 이용하여 아날로그 채널저항(Rch)을 측정하는 단계;를 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 의하면 DS 단과 SS 단에서 측정된 전압의 차는 트랜지스터의 드레인과 소스단 상의 전위차에 근사치를 나타내며, 이때 측정된 전류값을 이용하여 계산을 진행하면 정확한 트랜지스터의 아날로그 채널 저항을 측정할 수 있는 장점이 있다.
이하, 본 발명에 따른 반도체 소자 및 그 반도체소자의 아날로그 채널저항 측정방법의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
(실시예 1)
도 4 및 도 5는 본 발명의 제1 실시예에 따른 아날로그 채널저항을 정확히 측정할 수 있는 반도체 소자의 단면도와 평면도이다.
본 발명의 제1 실시예에 따른 아날로그 채널저항을 정확히 측정할 수 있는 반도체 소자는 게이트 절연막(140) 및 게이트(150)가 형성된 기판(110); 상기 게이트 양측의 기판에 형성된 소스(120) 및 드레인(130); 상기 소스에 연결된 소스 센스(Source Sense:SS)(125); 및 상기 드레인에 연결된 드레인 센스(Drain Sense:DS)(135);를 포함하는 것을 특징으로 한다.
상기 소스 센스(125) 및 상기 드레인 센스(135)는 상기 반도체 소자의 아날로그 채널저항을 측정하기 위한 것을 특징으로 한다.
본 발명에 따른 아날로그 채널저항을 정확히 측정하기 위한 반도체 소자는 기존의 측정 패턴에 드레인 단자와 소스 단자에 각각 전압을 측정할 수 있는 드레인 센스(135) 및 소스 센스(125)를 추가한다.
그리고, 전압측정 시 드레인 센스(135) 및 소스 센스(125) 단자에 전류의 흐름을 0 Ampere로 제한을 하고 전압을 측정한다.
그러면, Kirchhoff의 전압 법칙에 의하여 전류가 0 Ampere 이므로 이에 따른 전압의 감소가 0V됨으로써, 이때 측정된 전압은 드레인(130)과 소스(120) 단의 표면 전위가 됨을 알 수 있다.
결국, 드레인 센스(135)단과 소스 센스(125)단에서 측정된 전압의 차는 트랜지스터의 드레인(130)과 소스(120)단 상의 전위차에 근사치를 나타내며, 이때 측정된 전류값을 이용하여 계산을 진행하면 정확한 트랜지스터의 아날로그 채널 저항을 측정할 수 있는 효과가 있다.
(실시예 2)
본 발명의 제2 실시예에 따른 아날로그 채널저항의 측정방법을 설명한다.
도 6은 본 발명의 제2 실시예에 따른 아날로그 채널저항의 측정방법의 순서도이다.
본 발명의 제2 실시예에 따른 아날로그 채널저항의 측정방법은 게이트(150), 소스(120) 및 드레인(130)이 형성된 기판(110)을 포함하는 반도체 기판에 대한 아날로그 채널저항의 측정방법에 관한 것이다.
우선, 본 발명의 제2 실시예는 소정의 측정조건으로 바이어스 조건을 세팅한 후, 상기 측정조건으로 전압을 인가한 후 드레인(130)에 전압을 인가하여 드레인 전류를 측정하고, 상기 소스(120)에 연결된 소스 센스(Source Sense:SS)(125)의 전류를 0 amphere로 제한하고 소스 센스(125)의 전압을 측정한다.
다음으로, 상기 측정조건으로 전압을 인가한 후 드레인(130)에 전압을 인가하여 드레인 전류를 측정하고, 상기 드레인에 연결된 드레인 센스(Drain Sense:DS)(135)의 전류를 0 amphere로 제한하고 드레인 센스의 전압을 측정한다.
그 후, 상기 소스 센스(125)의 전압와 상기 드레인 센스(135)의 전압의 차감을 통해 상기 드레인(130)과 상기 소스(120)간의 전압간의 전압강하를 정확히 측정함으로써 아날로그 채널저항을 측정하는 것을 특징으로 한다.
즉, 드레인 센스(135)단과 소스 센스(125)단에서 측정된 전압의 차는 트랜지스터의 드레인(130)과 소스(120)단 상의 전위차에 근사치를 나타내며, 이때 측정된 전류값을 이용하여 계산을 진행하면 정확한 트랜지스터의 아날로그 채널 저항을 측정할 수 있는 효과가 있다.
이하, 본 발명의 제2 실시예에 따른 아날로그 채널저항의 측정방법을 도 6을 참조하여 상세히 설명한다.
우선, 소정의 측정조건으로 바이어스 조건을 세팅(S110)한다.
상기 측정조건은 다음과 같다.
게이트전압: Vg (Operation Voltage),
소스전압: Vs=0V,
기판(벌크)전압: Vb=0V,
드레인전압: Vd1, Vd2 (아날로그 채널저항을 측정하기 위한 드레인 단의 전압차)
다음으로, 상기 측정조건으로 전압을 인가한 후 드레인(130)에 Vd1을 가한 후드레인 전류를 측정하고, 상기 드레인에 연결된 드레인 센스(Drain Sense:DS)단 및 소스 센스(Source Sense;SS)단의 전압을 측정한다(S120).
이를 상세히 설명하면 다음과 같다.
우선, 상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정한다. 이때, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 드레인 센스의 전압을 측정하여 그 값을 Vdm1이라고 한다.
다음으로, 상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정한다. 이때, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm1이라고 한다.
그리고, Vds1= (Vdm1-Vsm1)으로 정의한다.
다음으로, 상기 측정조건으로 전압을 인가한 후 드레인(130)에 Vd2을 가한 후드레인 전류를 측정하고, 상기 드레인에 연결된 드레인 센스(Drain Sense:DS)단 및 소스 센스(Source Sense;SS)단의 전압을 측정한다(S130).
이를 상세히 설명하면 다음과 같다.
우선, 상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전류를 측정하여 그 값을 Id2 라고 설정한다. 이때, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vdm2라고 설정한다.
다음으로, 상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전류를 측정하여 그 값을 Id2 이라고 설정한다. 이때, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm2라고 설정한다.
다음으로, 상기 측정된 데이터를 이용하여 아날로그 채널저항(Rch)을 측정하는 단계이다(S140).
이를 상세히 설명하면 다음과 같다.
우선, 상기 측정된 Vdm1, Vsm1, Vdm2 및 Vsm2를 이용하여,
Vds1= (Vdm1-Vsm1) 및 Vds2= (Vdm2-Vsm2)를 구한다.
다음으로, 상기 측정된 Vds1, Vds2, Id1 및 Id2를 이용하여, 아날로그 채널저항{Rch= (Vds1-Vds2)/(Id1-Id2)}을 측정한다. 이때, MOS트랜지스터가 선형영역에서 동작할 때, 드레인과 소스단 사이의 전압의 변화량(Vds1-Vds2)에 대하여 전류의 변화량(Id1-Id2)을 미분 연산한 값을 아날로그 채널 저항(Rch)이라고 한다. 도 1의 그래프에서 접선1의 기울기의 역수가 아날로그 채널저항을 나타낸다.
즉, 본 발명에 따르면, 전압측정 시 드레인 센스(135) 및 소스 센스(125) 단자에 전류의 흐름을 0 Ampere로 제한을 하고 전압을 측정한다.
그러면, Kirchhoff의 전압 법칙에 의하여 전류가 0 Ampere 이므로 이에 따른 전압의 감소가 0V됨으로써, 이때 측정된 전압은 드레인(130)과 소스(120) 단의 표면 전위가 됨을 알 수 있다.
결국, 드레인 센스(135)단과 소스 센스(125)단에서 측정된 전압의 차는 트랜지스터의 드레인(130)과 소스(120)단 상의 전위차에 근사치를 나타내며, 이때 측정된 전류값을 이용하여 계산을 진행하면 정확한 트랜지스터의 아날로그 채널 저항을 측정할 수 있는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자 및 그 반도체소자의 아날로그 채널저항 측정방법에 의하면, 기존의 측정 패턴에 드레인 단자와 소스 단자에 각각 전압을 측정할 수 있는 단자를 추가하고(DS(Drain Sense)와 SS(Source Sense)), 측정 시 DS와 SS 단자에 전류의 흐름을 0 Ampere로 제한을 하고 전압을 측정하게 되면, Kirchhoff의 전압 법칙에 의하여 전류가 0 Ampere 이므로 이에 따 른 전압의 감소가 0 V됨으로써, 이때 측정된 전압은 드레인과 소스 단의 표면 전위가 됨을 알 수 있다.
그러므로, DS 단과 SS 단에서 측정된 전압의 차는 트랜지스터의 드레인과 소스단 상의 전위차에 근사치를 나타내며, 이때 측정된 전류값을 이용하여 계산을 진행하면 정확한 트랜지스터의 아날로그 채널 저항을 측정할 수 있는 효과가 있다.

Claims (9)

  1. 게이트 절연막 및 게이트가 형성된 기판;
    상기 게이트 양측의 기판에 형성된 소스 및 드레인;
    상기 소스에 연결된 소스 센스(Source Sense:SS); 및
    상기 드레인에 연결된 드레인 센스(Drain Sense:DS);를 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제1 항에 있어서,
    상기 소스 센스(SS) 및 상기 드레인 센스(DS)는
    상기 반도체 소자의 아날로그 채널저항을 측정하기 위한 것을 특징으로 하는 반도체 소자.
  3. 게이트, 소스 및 드레인이 형성된 기판을 포함하는 반도체 기판에 대한 아날로그 채널저항의 측정방법에 있어서,
    바이어스 측정조건을 세팅하는 단계;
    상기 측정조건으로 전압을 인가한 후 드레인에 전압을 인가하여 드레인 전류를 측정하고, 상기 소스에 연결된 소스 센스(Source Sense:SS)의 전류를 0 amphere로 제한하고 소스 센스의 전압을 측정하는 단계;
    상기 측정조건으로 전압을 인가한 후 드레인에 전압을 인가하여 드레인 전류를 측정하고, 상기 드레인에 연결된 드레인 센스(Drain Sense:DS)의 전류를 0 amphere로 제한하고 드레인 센스의 전압을 측정하는 단계; 및
    상기 소스 센스의 전압와 상기 드레인 센스의 전압의 차감을 통해 상기 드레인과 상기 소스간의 전압간의 전압강하를 측정함으로써 아날로그 채널저항을 측정하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 아날로그 채널저항 측정방법.
  4. 제3 항에 있어서,
    상기 측정조건은
    게이트전압: Vg (Operation Voltage), 소스전압: Vs=0V, 기판(벌크)전압: Vb=0V, 드레인전압: Vd1, Vd2 (아날로그 채널저항을 측정하기 위한 드레인 단의 전압차)인 것을 특징으로 하는 반도체소자의 아날로그 채널저항 측정방법.
  5. 제3 항에 있어서,
    상기 소스 센스의 전압을 측정하는 단계는
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정하고, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm1이라고 설정하는 단계; 및
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전 류를 측정하여 그 값을 Id2 이라고 설정하고, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm2라고 설정하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 아날로그 채널저항 측정방법.
  6. 제3 항에 있어서,
    상기 드레인 센스의 전압을 측정하는 단계는
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정하고, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vdm1이라고 설정하는 단계; 및
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전류를 측정하여 그 값을 Id2 라고 설정하고, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vdm2라고 설정하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 아날로그 채널저항 측정방법.
  7. 게이트, 소소 및 드레인이 형성된 기판을 포함하는 반도체 기판에 대한 아날로그 채널저항의 측정방법에 있어서,
    소정의 측정조건으로 바이어스 조건을 세팅하는 단계;
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정하고, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vdm1이라고 설정하는 단계;
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd1을 가한 후 드레인 전류를 측정하여 그 값을 Id1 이라고 설정하고, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm1이라고 설정하는 단계;
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전류를 측정하여 그 값을 Id2 라고 설정하고, 드레인 센스(Drain Sense;DS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vdm2라고 설정하는 단계;
    상기의 측정조건으로 전압을 인가한 후, 드레인에 Vd2를 가한 후 드레인 전류를 측정하여 그 값을 Id2 이라고 설정하고, 소스 센스(Source Sense;SS)단에서 전류의 흐름을 0 Ampere로 제한하고 전압을 측정하여 그 값을 Vsm2라고 설정하는 단계; 및
    상기 측정된 Vdm1, Vsm1, Vdm2, Vsm2, Id1 및 Id2를 이용하여 아날로그 채널저항(Rch)을 측정하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 아날로그 채널저항 측정방법.
  8. 제7 항에 있어서,
    상기 측정조건은
    게이트전압: Vg (Operation Voltage), 소스전압: Vs=0V, 기판(벌크)전압: Vb=0V, 드레인전압: Vd1, Vd2 (아날로그 채널저항을 측정하기 위한 드레인 단의 전압차)인 것을 특징으로 하는 반도체소자의 아날로그 채널저항 측정방법.
  9. 제7 항에 있어서,
    상기 아날로그 채널저항(Rch)을 측정하는 단계는
    Vds1= (Vdm1-Vsm1) 및 Vds2= (Vdm2-Vsm2)를 구하는 단계; 및
    상기 측정된 Vds1, Vds2, Id1 및 Id2를 이용하여, 아날로그 채널저항{Rch= (Vds1-Vds2)/(Id1-Id2)}을 측정하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 아날로그 채널저항 측정방법.
KR1020060082395A 2006-08-29 2006-08-29 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법 KR100746823B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060082395A KR100746823B1 (ko) 2006-08-29 2006-08-29 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법
US11/892,753 US7615991B2 (en) 2006-08-29 2007-08-27 Method for measuring analog channel resistance of a semiconductor device having a gate, a source, a drain, a drain sense and a source sense
US12/568,259 US7898269B2 (en) 2006-08-29 2009-09-28 Semiconductor device and method for measuring analog channel resistance thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082395A KR100746823B1 (ko) 2006-08-29 2006-08-29 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법

Publications (1)

Publication Number Publication Date
KR100746823B1 true KR100746823B1 (ko) 2007-08-06

Family

ID=38602101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082395A KR100746823B1 (ko) 2006-08-29 2006-08-29 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법

Country Status (2)

Country Link
US (2) US7615991B2 (ko)
KR (1) KR100746823B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940415B1 (ko) * 2007-12-03 2010-02-02 주식회사 동부하이텍 배면 드레인 구조 웨이퍼의 온저항 측정방법
US10627442B2 (en) * 2017-12-07 2020-04-21 Nanya Technology Corporation Method for estimating resistances of a source contact and a drain contact of a MOS transistor
KR20220009620A (ko) * 2020-07-16 2022-01-25 삼성전자주식회사 회로 결함 검출 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084400A (ko) * 2003-03-28 2004-10-06 주식회사 하이닉스반도체 낸드 플래시 메모리 테스트 구조 및 이를 이용한 낸드플래시 메모리 채널 전압 측정 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8703119A (nl) * 1987-12-23 1989-07-17 Philips Nv Element voor toepassing in een elektrische schakeling.
NL9000698A (nl) * 1990-03-24 1991-10-16 Koninkl Philips Electronics Nv Element voor toepassing in een elektrische schakeling.
US6822275B2 (en) * 1999-12-21 2004-11-23 Sumitomo Electric Industries, Ltd. Transverse junction field effect transistor
US6403979B1 (en) * 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Test structure for measuring effective channel length of a transistor
JP2004342889A (ja) * 2003-05-16 2004-12-02 Sharp Corp 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器
JP2005166741A (ja) * 2003-11-28 2005-06-23 Sharp Corp 半導体記憶素子の特性評価方法及びモデルパラメータ抽出方法
US7910993B2 (en) * 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084400A (ko) * 2003-03-28 2004-10-06 주식회사 하이닉스반도체 낸드 플래시 메모리 테스트 구조 및 이를 이용한 낸드플래시 메모리 채널 전압 측정 방법

Also Published As

Publication number Publication date
US7898269B2 (en) 2011-03-01
US7615991B2 (en) 2009-11-10
US20100060302A1 (en) 2010-03-11
US20080054915A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100940415B1 (ko) 배면 드레인 구조 웨이퍼의 온저항 측정방법
US7807997B2 (en) Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas
US8309951B2 (en) Test structure for determining gate-to-body tunneling current in a floating body FET
KR100746823B1 (ko) 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법
US8000935B2 (en) Diagnostic method for root-cause analysis of FET performance variation
US8586981B2 (en) Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect
KR100237278B1 (ko) 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
US10627442B2 (en) Method for estimating resistances of a source contact and a drain contact of a MOS transistor
US8664966B2 (en) Device for evaluating degree of degradation of lubricating oil
Lee A capacitance-based method for experimental determination of metallurgical channel length of submicron LDD MOSFETs
JP2015002242A (ja) 半導体素子の寿命診断方法
US7764077B2 (en) Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device
US6646462B1 (en) Extraction of drain junction overlap with the gate and the channel length for ultra-small CMOS devices with ultra-thin gate oxides
KR100223924B1 (ko) 전극의 라인폭을 측정하기 위한 테스트패턴
JP4040446B2 (ja) Ｍｉｓ型半導体層装置の評価方法
JP3736962B2 (ja) 評価用半導体装置及びそれを用いたデバイスパラメータ抽出装置
JP2003258054A (ja) Ｍｏｓトランジスタ実効チャネル長の評価方法
CN116930711A (zh) 一种用于描述器件性能特征的版图结构、制作及测试方法
Cuchillo-Sánchez et al. Alternative determination of the intrinsic cut-off frequency applied to a degraded MOSFET
KR20080090723A (ko) 트랜지스터 테스트 패턴
TWI567844B (zh) 電子元件的佈局結構及其測試方法
US8134376B2 (en) Method of measuring electronic device and measuring apparatus
JP2007071636A (ja) 半導体素子の信頼性評価方法
JP2001351959A (ja) 半導体装置の寿命推定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee