CN1327564A - 薄膜晶体管的电学性能模型 - Google Patents
薄膜晶体管的电学性能模型 Download PDFInfo
- Publication number
- CN1327564A CN1327564A CN00801661A CN00801661A CN1327564A CN 1327564 A CN1327564 A CN 1327564A CN 00801661 A CN00801661 A CN 00801661A CN 00801661 A CN00801661 A CN 00801661A CN 1327564 A CN1327564 A CN 1327564A
- Authority
- CN
- China
- Prior art keywords
- voltage
- flat
- surface potential
- electricity
- calculates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000005259 measurement Methods 0.000 claims abstract description 24
- 238000012804 iterative process Methods 0.000 claims abstract description 12
- 238000004364 calculation method Methods 0.000 claims abstract description 7
- 230000005611 electricity Effects 0.000 claims description 51
- 238000009826 distribution Methods 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 238000002474 experimental method Methods 0.000 claims description 7
- 230000000052 comparative effect Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 5
- 238000004422 calculation algorithm Methods 0.000 claims description 4
- 238000005315 distribution function Methods 0.000 claims 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008676 import Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000009658 destructive testing Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
- G06G7/62—Analogue computers for specific processes, systems or devices, e.g. simulators for electric systems or apparatus
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2837—Characterising or performance testing, e.g. of frequency response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
- G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种自动化计算方法与设备,它根据电流－电压测量和电容－电压测量来计算薄膜晶体管的体态信息和界面态信息,包括下列各步骤:从输入电容－电压测量计算平带电压;将高斯定律的基本表达式和计算得的平带电压应用于定义电容的电容电压关系式,由此计算栅表面电位与栅/源电压间关系式;将高斯定律应用于计算得的栅表面电位与栅/源电压间关系式,由此计算并输出界面态;使用计算得的平带电压,从电流－电压测量计算电导/栅电压数据;进行初始化过程,其中使用了计算得的电导/栅电压数据以及计算得的栅表面电位与栅/源电压间关系式,所述初始化过程使用电导方程并由此计算平带电压处电子电导初值、平带电压处空穴电导初值、态密度函数初值,以及费米能初值;并使用所述初始化过程计算得的各项初值以及计算得的电导/栅电压数据,根据泊松方程进行迭代过程,由此计算并输出体态信息。
Description
本发明涉及计算薄膜晶体管(TFT)材料电学性能的方法与设备。
考虑到生产薄膜晶体管的制作工艺复杂性和高成本，迫切希望利用数学模拟，通常也称为模型，来从事这类晶体管的设计和性能计算，尽管不一定是绝对必要的。模型的关键是能精确地计算薄膜晶体管材料的电学性能。因此在此以前，已经耗费了大量人力来开发计算这类晶体管性能的方法。这类方法通常以计算机程序具体实施，并作为通用的商品化产品，由开发者或其代理商出售给薄膜晶体管以及包含此类晶体管的其它半导体产品的设计者和生产厂。
已知的计算薄膜晶体管材料电学性能的方法缺点很多，其通病是执行速度较慢(1～2个星期数量级)且计算结果与真实性能的偏差大。某些已知方法要求对样品进行破坏性测试。本发明的目的正是为了克服上述种种缺点。
薄膜晶体管多数用多晶硅制作，它与其它材料制作的晶体管一样由晶界分开的晶格区(晶粒)组成，典型的尺寸为100～几千个。在晶界会出现高密度悬挂键。悬挂键具有变化的电子能级，因此它产生的能态全部在能隙上面。此外，由于晶格位能随机波动的缘故，也会出现其它隙态。这些无序化诱生的局部态位于导带和价带附近，构成所谓带尾态。在多晶硅中，带尾态可能与非均匀应力场有关，可分布在晶粒容积上。由于态密度(DOS)在空间上是非均匀的，因而多晶硅的物理模型十分复杂。
图1表示n沟多晶TFT的两种典型的转移曲线，它的典型结构如图2所示。第一种情形表示漏源电压VDS为低压(0.1V)时；第二种情形表示VDS为高压(5.1V)时。对这两种情形，当栅电压VGS很小且为正值时，由VDS产生的，在漏与源间流动的电流IDS很小。这要归咎于未掺杂有源层的高阻抗特性。随着VGS的增加，在氧化物-半导体界面附近产生感应电荷，在漏与源间形成一条称为沟道的导电路径，从而使IDS增加几个数量级。然而，与单晶同类晶体管相比，这类器件的电学性能具有较低的表面迁移率和较高的表观阈值电压。这要归咎于能隙中连续态(即DOS)的存在。
几种采用逆向模型技术的计算机程序产品商品化已有多年。很多设计与研究小组在采用分布缺陷近似的同时使用了这些程序。在有效DOS均匀地分布在晶粒区的前提下，此近似可用来描述多晶硅TFT的DOS在空间的局部分布。因此该方法也称为有效媒介法，即将有效DOS看作是均匀地分布在整个多晶硅有源层厚度内。这些方法是费时的，要占用几个小时至几个星期的计算时间，还存在诸如平带电压和费米能之类的未知参数引起的不确定性。
所谓场效应法因其简明而十分流行。它的缺点与有效媒介法相似，还存在某些严重的不足，如假设半无限有源层厚度且未考虑界面态。它有多种不精确性的来源，尤其是，平带电压(Vfb)、体费米能(Ef)、以及平带电压下总电导(Go)中电子电导(Gno)与空穴电导(Gpo)都是未知数。这会导致DOS函数在能量轴上不正确的定位。还要假设费米函数的0°K近似，它会过高地估算DOS。不仅如此，使用表面电场(Fs)平方的二阶导数增加了噪声，进一步增加了临近带隙中部的不精确性，观察到的振荡幅度超过了一个数量级。
又一种方法是温度法，根据输入数据是温度的函数的原理。该方法可用来估算平带电压、费米能、电子电导(Gno)与空穴电导(Gpo)。然而，初始数据采集和分析两个过程较繁复。尤其是，为了获得输入数据，要求将样品安置在低温恒温器中。由于费米函数与温度有关，仍需假设0°K近似并使用表面电场(Fs)平方的二阶导数，不确定性依然存在。
随着薄有源层(＜100nm)使用的日益普及，界面态的影响更加显著。因此，有人提出力求能确定界面DOS和体DOS两个参数；但是这类提议既未解决确定平带电压和费米能的问题，也未消除因0°K近似和表面电场(Fs)平方的二阶导数带来的不确定性。
在此背景上，本发明一方面提供一种自动化计算方法，即通过电流-电压测量和电容电压测量来计算薄膜晶体管的体态信息和表面态信息，其计算步骤包括：
由输入电容-电压测量计算平带电压；
将高斯定律的基本表达式和计算得的平带电压应用于定义电容的电容-电压关系式，由此来计算栅表面电位与栅/源电压间的关系式；
将高斯定律应用于计算得的栅表面电位与栅/源电压的关系式，由此计算并输出界面态；
从电流-电压测量以及计算得的平带电压计算电导/栅电压数据；
进行初始化过程，其中使用了计算得的电导/栅电压数据以及计算得的栅表面电位与栅/源电压间的关系式，该初始化过程使用电导方程并由此计算：平带电压处电子电导的初值、平带电压处空穴电导的初值、态密度函数初值以及费米能的初值。
进行迭代过程，迭代过程求解泊松方程，并使用了初始化过程计算得的各项初值以及计算得的电导/栅电压数据，由此计算并输出体态信息。
另一方面，本发明提供一种用于薄膜晶体管的电学性能模型的设备，该设备包括：
接收电流-电压测量结果与电容-电压测量结果的装置，这两种测量已在薄膜晶体管上完成；
从输入电容-电压测量计算平带电压的装置；
存储高斯定律基本表达式的装置；
存储定义电容的电容电压关系式的装置；
将高斯定律基本表达式和计算得的平带电压应用于定义了电容的电容电压关系式，由此计算栅表面电位与栅/源电压间关系式的装置；
将高斯定律应用于计算得的栅表面电位与栅/源电压间关系式，由此计算并输出薄膜晶体管界面态信息的装置；
从电流-电压测量并使用计算得的平带电压计算电导/栅电压数据的装置；
存储电导方程的装置；
进行初始化过程的初始化装置，其中使用了计算得的电导/栅电压数据以及计算得的栅表面电位与栅/源电压间的关系式，它求解电导方程并由此计算：平带电压处电子电导初值、平带电压处空穴电导初值、态密度函数初值、以及费米能初值；
存储泊松方程的装置；
使用初始化装置计算得的所述各项初值和计算得的电导/栅压数据，根据泊松方程进行迭代过程，由此计算并输出薄膜晶体管的体态信息的装置。
这样本发明就提供了一种方法与设备，可根据I-V与V-C特性的分析，精确地确定TFT中界面态密度和体态密度。本发明能消除传统方法中存在的各种不精确性来源。与本领域的其它方法比较，本发明能确定：平带电压(Vfb)、电子与空穴平带电导(Gno、Gpo)，从而能确定体费米能(EF)。了解这些参数不仅对确定体DOS与界面DOS十分重要，而且作为一个工艺表征工具，在维护自己的权利上也起着重要的作用。本发明的方法直接从泊松方程提取DOS函数(NE)。
本发明的优点包括：对原始数据有较高的抗扰性；使用完整的费米函数(在0°K近似)；薄有源层的可使用性。确定DOS的精确度大大高于先前的各种方法。此外，本方法在确定体DOS的同时，也确定了界面态密度。该信息对器件设计和工艺表征都是十分重要的。最后，提取十分快捷。本发明的方法若用常规的Pentium PC实现，产生15点DOS谱仅需短至10分钟时间。
下面参照附图，通过进一步的例子更详尽地介绍本发明的实施方案，其中
图1是n沟多硅TFT IDS对VDS的转移特性曲线；
图2表示典型TFT结构；
图3是n沟TFT的沟道垂直方向能带图；
图4是阐明本发明方法实施方案工艺步骤的流程图；
图5表示两条模拟后的C-V曲线；
图6表示两组V-ψ数据集间的对比；
图7表示各种方法得到的体DOS；
图8表示各种界面态的对比；
图9表示一条实验C-V曲线；
图10表示提取后的体DOS；
图11表示输入以及提取后的界面态；
图12表示两条I-V曲线间的对比；
图13列出根据本发明一个实施方案的处理方法中使用的方程。
根据本发明的方法，从室温下两个简单的I-V与C-V测量，就能计算TFT材料的体态和界面态。这种方法的流程图示于图4。两个输入示于高水平线的上方，而两个输出示于低水平线的下方。自动化处理步骤示于两条水平线之间，公式(1)等请参考图13列出的各自方程。从图4可以理解，界面态是从C-V数据确定的，体态则是根据初始化阶段紧接着迭代阶段确定的。体态的确定很大程度上依赖于I-V输入数据，但也需要从C-V输入数据求得的某些输入。
图2阐明一个典型多晶硅TFT的结构，指出了此后参考的结构尺寸。图3是图2所示的TFT在沟道垂直方向的能带图。图3阐明能带的弯曲。
根据本发明的方法利用了高斯定律的基本表达式。这一高斯定律基本表达式示于图13中公式(1)。在公式(1)中，QG是金属栅上电荷，Cox是每单位面积氧化层电容，Vox是氧化层上电压降，W是栅宽，y则是平行于沟道的座标值。表面电位ψs，通过栅压，即VGS(t)，依赖于时间，且由于是浮置体，它更明显地依赖于时间。这就是说，在加上VGS后，表面电位ψs达到稳定值需一定的时间。
假设在栅极加上频率足够低的激励，将源与漏短路，即VDS＝0，且ψs在沟道长度L上是均匀的，则从公式(1)可求得公式(2)，其中C是栅与连结在一起的源和漏组合间测得的电容。只要知道平带电压VFB，从该式可求得ψS-VGS关系式。
假设体DOS N(E)和界面态密度NSS临近平带处可认为是常数，VFB由低频C-V曲线的最小值给出。这是本发明实施方案的一个重要出发点。
从低频C-V数据求得的VGS-ψS关系式与电导一栅电压(G-VGS)数据无关，G-VGS数据是从IDS-VGS数据简单地以I-V测量中使用的低压VDS值除以IDS求得的。G-VGS数据提供必要的附加关系式，以便将表面态从体态中分离出来。
公式(1)可重写成公式(3)，其中QSS是表面电荷、PB是体电荷、εS是硅的介电常数。由于VGS-ψS关系式已从低频C-V数据求得，只要知道体电荷就能求得表面电荷。为了得到体电荷，必须计算ψ(x)分布。
注意，ψ(x)分布可以从泊松方程求得，其中x是垂直于沟道的座标值(见图3)、x＝0表示在栅-半导体氧化物的界面；泊松方程由图13中公式(4)给出，其中f是费米函数且N(E)已分裂成j个能级。
公式(4)可利用松弛算法求解，边界条件为ψ(0)＝ψS且dψ/dx|x＝d＝0，其中d是有源层厚度。
ψ(x)分布通过实验值G与计算值G的对比逐步精确化，G是ψ(x)、有源层厚度d、以及平带处电子电导Gno与空穴电导Gpo的函数。图13的公式(5)清楚地说明这一关系。
方程组公式(3)～(5)是通过迭代过程2求解的。为了启动该过程，使用公式(6)。请注意，公式(6)仅仅是该方程的一个例子，用来指明表面电位(ψS)、平带处态密度DOS(NE)、进入有源层厚度的距离(x)和有源层厚度d的函数关系。本领域的技术人员很容易推导出其它适用的方程。在公式(6)中ψS很小。
利用最小二乘拟合法，公式(6)与公式(5)一起，以及在平带电压VFB处从G-V数据求得的相应的电导G给出Gno、Gpo、EF和NE。后两个值用于公式(4)来启动迭代过程。
图4描述的过程阐明了这一方法，即从电流-电压测量以及电容-电压测量来确定多晶硅薄膜晶体管的体态和界面态，其中电流-电压测量是源/漏电流(IDS)相对于栅/源电压(VGS)测量的，测量步骤包括：
a.确定电容-电压测量的最小值并将该值赋予平带电压(Vfb)；
b.用平带电压(Vfb)和电容-电压测量来计算栅表面电位(ψS)与栅/源电压(VGS)间的关系式，其中利用了下列关系式：栅电荷(QG)等于每单位面积氧化物电容(Cox)与氧化层上电压降(Vox)乘积的积分；栅表面电位(ψS)对栅/源电压(VGS)的导数是栅宽度(W)、沟道长度(L)、栅与电连接在一起的漏/源接触间测量得的电容(C)的函数；
c.计算并输出界面态信息，其中利用了：栅表面电位(ψS)与栅/源电压(VGS)间计算得的关系式、栅电荷(QG)等于单位面积氧化物电容(Cox)与氧化物上电压降(Vox)乘积的积分的关系式、栅电荷(QG)等于表面电荷(QSS)与体电荷(QB)之和的关系式，上式中体电荷(QB)是硅介电常数(εS)与表面电场(FS)的乘积，而表面电场(FS)是计算得的表面电位分布的导数；
d.以漏/源电压(VDS)除以源/漏电流(IDS)来获得电导/栅电压数据(G-VGS)；
e.用电导/栅电压数据(G-VGS)以及平带电压(Vfb)向初始化过程和迭代过程提供输入，初始化过程也将计算得的栅表面电位(ψS)与栅/源电压(VGS)间关系式作为输入；
f.初始化过程包括下列各步骤：
1)从电导/栅电压数据(G-VGS)计算平带电压(Vfb)处的电导(G{Vfb})；
2)利用泊松方程进行表面电位分布(ψx)的初始化计算，其中使用了费米函数(f)且其态密度(NE)已分离成多个分裂的能级，其中还使用了计算得的平带电压(Vfb)处的电导(G{Vfb})以及计算得的栅表面电位(ψS)与栅/源电压(VGS)间的关系式，后者是基于栅表面电位(ψS)的变量、态密度(NE)、以及有源层厚度(d)的表面电位分布(ψx)的函数；
3)将最小二乘拟合法应用于表面电位分布(ψx)的初始化计算，由此计算：平带电压处的电子电导(Gno)初值、平带电压处的空穴电导(Gpo)初值、态密度(NE)初值、以及费米能(EF)初值；
g.迭代过程包括下列各步骤：
1)使用计算得的电导/栅电压数据(G-VGS)以及平带电压处电子电导(Gno)初值和平带电压处空穴电导(Gpo)初值，对实验电导值与计算得的电导值进行比较，其中计算值是平带电压处电子电导(Gno)函数值与平带电压处空穴电导(Gpo)函数值之和；
2)利用比较结果计算电子电导(Gpo)、空穴电导(Gpo)、平带电压处态密度(NE)、以及费米能(EF)；
3)利用比较结果调整表面电位分布(ψx)；
4)使用调整后的表面电位分布(ψx)、以及平带电压处态密度(NE)初值和费米能(EF)初值的结果，利用泊松方程计算表面电位分布(ψx)，其中使用了费米函数(f)且其中态密度(NE)已分离为多个分裂的能级；
5)采用松弛算法，加上边界条件ψ(0)＝ψS且dψ/dx|x＝d＝0，其中d是有源层厚度，用来计算表面电位分布(ψx)值；
6)多次重复迭代过程1～5各步骤；
h.迭代过程的最后结果是输出体态信息。
图5表示模拟的C-V曲线，实线有界面态，虚线没有界面态。最小值分别发生在0.9V与0V，对应于平带电压。
图6表示从图5 C-V数据推得的VGs-ψS数据(实线有界面态，虚线没有界面态)的对比。VGs-ψS数据是直接从模拟数据(十字形)提取的。费米能出现在0.10eV处，如点线所示。提取VGS-ψX中使用的平带电压是图5的那些值。
图7表示场效应电导法得到的体DOS(实线有界面态，虚线没有界面态)与新方法得到的体DOS(点线)的对比。实际DOS用十字形表示。导带Ec为0.56eV。
图8表示提取后的界面态(实线)与输入界面态(点线)的对比。导带Ec为0.56eV。
图9表示n型器件的实验C-V曲线，Cox用点线表示。
图10表示提取后的n型器件体DOS。
图11表示提取后的n型器件界面态(实线)。模拟用的输入界面态用点线表示。
图12表示n型器件的实验(圆圈)与模拟后(实线)I-V曲线的对比。
本发明的优点包括：
1)仅要求室温下I-V与C-V两个简单的测量(未使用低温恒温器，未对样品进行破坏性测试)。
2)能确定平带电压。
3)能确定电子与空穴平带电导，从而能确定体费米能。
4)对原始数据有较高的抗扰度(与涉及的二阶导数没有直接关系)。
5)无0°K近似。
6)薄有源层的可使用性(未假设样品的半无穷厚度)。
7)对DOS的确定达到极高的精度。
8)该方法能获得界面态密度。
9)参数提取十分快捷。
Claims (8)
1.一种自动化计算方法，它根据电流-电压测量和电容-电压测量来计算薄膜晶体管的体态信息和界面态信息，其计算步骤包括：
由输入电容-电压测量计算平带电压；
将高斯定律的基本表达式和计算得的平带电压应用于定义电容的电容-电压关系式，由此来计算栅表面电位与栅/源电压间的关系式；
将高斯定律应用于计算得的栅表面电位与栅/源电压的关系式，由此计算并输出界面态；
从电流-电压测量以及计算得的平带电压计算电导/栅电压数据；
进行初始化过程，其中使用了计算得的电导/栅电压数据以及计算得的栅表面电位与栅/源电压间的关系式，该初始化过程利用电导方程并由此计算：平带电压处电子电导的初值、平带电压处空穴电导的初值、态密度函数初值以及费米能的初值；
使用所述初始化过程计算得的各项初值以及计算得的电导/栅电压数据，根据泊松方程进行迭代过程，由此计算并输出体态信息。
2.权利要求1的方法，其中初始化过程包括下列各步骤：
从电导/栅电压数据计算平带电压处的电导；
用泊松方程进行表面电位分布的初始化计算，其中使用了费米函数且其态密度已分离成多个分裂的能级，其中还使用了计算得的平带电压处的电导以及计算得的栅表面电位与栅/源电压间的关系式，后者是基于变量栅表面电位、态密度、以及有源层厚度的表面电位分布的函数；
将最小二乘拟合法应用于表面电位分布的初始化计算，由此计算下列参数的初值：平带电压处的电子电导、平带电压处的空穴电导、态密度、以及费米能。
3.权利要求1或权利要求2的方法，其中迭代过程包括下列各步骤：
使用计算得的电导/栅电压数据以及平带电压处电子电导初值和平带电压处空穴电导初值，对实验电导值与计算得的电导值进行比较，其中计算值是平带电压处电子电导函数值与平带电压处空穴电导函数值之和；
利用比较结果计算电子电导、空穴电导、平带电压处态密度、以及费米能；
利用比较结果调整表面电位分布；
使用调整后的表面电位分布和平带电压处态密度初值以及费米能初值，利用泊松方程计算表面电位分布，其中使用了费米函数且其中态密度被分离为多个分裂的能级；
采用松弛算法，加上表面电位及其一阶导数的边界条件，计算表面电位分布值；
将表面电位分布的计算值应用于所述电导的比较，由此重复迭代过程。
4.一种自动化计算方法，它根据电流-电压测量和电容-电压测量来计算薄膜晶体管的体态信息和界面态信息，基本上如前面参考附图中图4和图13所述。
5.一种薄膜晶体管电学性能模型用的设备，包括：
接收电流-电压测量结果与电容-电压测量结果的装置，这两种测量已在薄膜晶体管上完成；
根据输入电容-电压测量来计算平带电压的装置；
存储高斯定律基本表达式的装置；
存储定义电容的电容电压关系式的装置；
将高斯定律基本表达式和计算得的平带电压应用于定义电容的电容电压关系式，由此计算栅表面电位与栅/源电压间关系式的装置；
将高斯定律应用于计算得的栅表面电位与栅/源电压间关系式，由此计算并输出薄膜晶体管界面态信息的装置；
根据电流-电压测量，并使用计算得的平带电压来计算电导/栅电压数据的装置；
存储电导方程的装置；
进行初始化过程的初始化装置，其中使用了计算得的电导/栅电压数据以及计算得的栅表面电位与栅/源电压间的关系式，它使用电导方程并由此计算平带电压处的电子电导初值、平带电压处的空穴电导初值、态密度函数初值、以及费米能初值；
存储泊松方程的装置；
使用初始化装置计算得的所述各项初值和计算得的电导/栅压数据，基于泊松方程进行迭代过程，从而计算并输出薄膜晶体管的体态信息的装置。
6.权利要求5的设备，其中初始化装置包括：
从电导/栅电压数据计算平带电压处电导的装置；
存储泊松方程表达式的装置，该表达式使用了费米函数且其中态密度已分离为多个分裂的能级；
存储基于变量栅表面电位、态密度、有源层中的距离以及有源层厚度的表面电位分布函数的装置；
表面电位分布初始化计算的装置，所述计算使用泊松方程的所述表式，并使用了计算得的平带电压处的电导以及所述表面电位分布函数中计算得的栅表面电位与栅/源电压间关系式；
将最小二乘拟合法应用于表面电位分布初始化计算的装置，由此计算：平带电压处的电子电导初值、平带电压处的空穴电导初值、态密度初值，以及费米能初值。
7.权利要求5或权利要求6的设备，其中的迭代装置包括：
使用计算得的电导/栅电压数据以及平带电压处的电子电导初值和平带电压处的空穴电导初值，对实验电导值与计算得的电导值进行比较的装置，其中计算值是平带电压处电子电导函数值与平带电压处空穴电导函数值之和；
利用比较结果计算电子电导、空穴电导、平带电压处态密度，以及费米能的装置；
利用比较结果调整表面电位分布的装置；
使用调整后的表面电位分布、以及平带电压处态密度初值和费米能初值，用泊松方程计算表面电位分布的装置，其中使用了费米函数且其中态密度已分离为多个分裂的能级；
采用松弛算法，加上表面电位及其一阶导数的边界条件，由此计算表面电位分布值的装置；
将表面电位分布的计算值应用于所述电导的比较，由此重复迭代过程的装置。
8.一种用于薄膜晶体电学性能模型的设备，基本上如前面参考附图中图4和图13所述。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9913916.4 | 1999-06-15 | ||
| GB9913916A GB2351156A (en) | 1999-06-15 | 1999-06-15 | Modelling electrical characteristics of thin film transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1327564A true CN1327564A (zh) | 2001-12-19 |
| CN1156709C CN1156709C (zh) | 2004-07-07 |
Family
ID=10855392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008016615A Expired - Fee Related CN1156709C (zh) | 1999-06-15 | 2000-06-15 | 薄膜晶体管的电学性能模型 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6714027B1 (zh) |
| EP (1) | EP1145281B1 (zh) |
| JP (1) | JP2003502839A (zh) |
| KR (1) | KR100413134B1 (zh) |
| CN (1) | CN1156709C (zh) |
| AU (1) | AU5414700A (zh) |
| DE (1) | DE60024778T2 (zh) |
| GB (1) | GB2351156A (zh) |
| WO (1) | WO2000077834A2 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1332432C (zh) * | 2002-06-27 | 2007-08-15 | 住友电气工业株式会社 | 确定背栅特性的方法和装置 |
| CN106653641A (zh) * | 2017-01-10 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种tft制程工艺的电学性能测试方法 |
| CN112955760A (zh) * | 2020-04-02 | 2021-06-11 | 北京大学深圳研究生院 | Mis-hemt器件的界面态分析方法及装置 |
| CN114035011A (zh) * | 2021-09-28 | 2022-02-11 | 无锡芯鉴半导体技术有限公司 | 一种高功率器件栅电荷提取测试方法 |
| WO2022088008A1 (zh) * | 2020-10-30 | 2022-05-05 | 中国科学院微电子研究所 | 薄膜晶体管的设计方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4312527B2 (ja) * | 2003-07-16 | 2009-08-12 | シャープ株式会社 | トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体 |
| JP3786657B2 (ja) * | 2003-12-18 | 2006-06-14 | 株式会社半導体理工学研究センター | シミュレーション方法及びシミュレーション装置 |
| KR100731073B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Ｍｏｓ 트랜지스터 소자 게이트 산화막의 평탄 대역 상태정전용량 측정 방법 |
| KR101643759B1 (ko) * | 2010-08-27 | 2016-07-29 | 삼성전자주식회사 | 비정질 반도체 박막 트랜지스터(ｔｆｔ)의 전기적 특성을 산출하는 방법 및 장치 |
| JP5839922B2 (ja) * | 2011-10-05 | 2016-01-06 | 日本放送協会 | 表面ポテンシャルのシミュレーション装置及び表面ポテンシャルのシミュレーションプログラム |
| CN103730384A (zh) * | 2013-12-13 | 2014-04-16 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
| CN104614657A (zh) * | 2015-01-20 | 2015-05-13 | 上海交通大学 | 一种探测纳米结构表面俘获态密度的方法及装置 |
| KR101880388B1 (ko) * | 2017-01-24 | 2018-07-19 | 광주과학기술원 | 트랜지스터의 모델링 방법 |
| FR3066025B1 (fr) * | 2017-05-02 | 2019-08-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de caracterisation electrique de transistor mos sur soi |
| FR3108729B1 (fr) | 2020-03-31 | 2023-10-27 | Commissariat Energie Atomique | Caractérisation de transistors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396169A (en) * | 1991-03-19 | 1995-03-07 | Lynx Golf Inc. | Method for characterizing the upset response of CMOS circuits using alpha-particle sensitive test circuits |
| EP0646885B1 (de) * | 1993-10-01 | 2001-05-23 | Infineon Technologies AG | Simulationsverfahren für MOS-Schaltkreise |
| US6826517B2 (en) * | 2000-12-21 | 2004-11-30 | Kabushiki Kaisha Toshiba | Method and apparatus for simulating manufacturing, electrical and physical characteristics of a semiconductor device |
-
1999
- 1999-06-15 GB GB9913916A patent/GB2351156A/en not_active Withdrawn
-
2000
- 2000-06-15 US US09/762,591 patent/US6714027B1/en not_active Expired - Lifetime
- 2000-06-15 JP JP2001503216A patent/JP2003502839A/ja not_active Withdrawn
- 2000-06-15 EP EP00938925A patent/EP1145281B1/en not_active Expired - Lifetime
- 2000-06-15 CN CNB008016615A patent/CN1156709C/zh not_active Expired - Fee Related
- 2000-06-15 AU AU54147/00A patent/AU5414700A/en not_active Abandoned
- 2000-06-15 DE DE60024778T patent/DE60024778T2/de not_active Expired - Lifetime
- 2000-06-15 WO PCT/GB2000/002325 patent/WO2000077834A2/en active IP Right Grant
- 2000-06-15 KR KR10-2001-7001960A patent/KR100413134B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1332432C (zh) * | 2002-06-27 | 2007-08-15 | 住友电气工业株式会社 | 确定背栅特性的方法和装置 |
| CN106653641A (zh) * | 2017-01-10 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种tft制程工艺的电学性能测试方法 |
| CN106653641B (zh) * | 2017-01-10 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种tft制程工艺的电学性能测试方法 |
| CN112955760A (zh) * | 2020-04-02 | 2021-06-11 | 北京大学深圳研究生院 | Mis-hemt器件的界面态分析方法及装置 |
| CN112955760B (zh) * | 2020-04-02 | 2022-05-31 | 北京大学深圳研究生院 | Mis-hemt器件的界面态分析方法及装置 |
| WO2022088008A1 (zh) * | 2020-10-30 | 2022-05-05 | 中国科学院微电子研究所 | 薄膜晶体管的设计方法 |
| CN114035011A (zh) * | 2021-09-28 | 2022-02-11 | 无锡芯鉴半导体技术有限公司 | 一种高功率器件栅电荷提取测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2351156A (en) | 2000-12-20 |
| GB9913916D0 (en) | 1999-08-18 |
| JP2003502839A (ja) | 2003-01-21 |
| US6714027B1 (en) | 2004-03-30 |
| EP1145281A2 (en) | 2001-10-17 |
| WO2000077834A3 (en) | 2001-04-26 |
| DE60024778T2 (de) | 2006-07-06 |
| KR100413134B1 (ko) | 2003-12-31 |
| KR20010072674A (ko) | 2001-07-31 |
| CN1156709C (zh) | 2004-07-07 |
| AU5414700A (en) | 2001-01-02 |
| DE60024778D1 (de) | 2006-01-19 |
| EP1145281B1 (en) | 2005-12-14 |
| WO2000077834A2 (en) | 2000-12-21 |
| EP1145281A3 (en) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1156709C (zh) | 薄膜晶体管的电学性能模型 | |
| JP4448533B2 (ja) | 半導体素子パラメータ抽出方法 | |
| CN103837744B (zh) | Mos晶体管的外部寄生电阻的测量方法 | |
| CN103941171B (zh) | 半导体测试结构及测试方法 | |
| CN1667810A (zh) | 半导体装置的可靠性仿真方法 | |
| CN110763972B (zh) | Mosfet的阈值电压的测量方法 | |
| CN107942220B (zh) | 一种应用于mos器件的偏压温度不稳定性的测试方法 | |
| CN103869230B (zh) | 一种表征小尺寸cmos器件中界面态和氧化层陷阱局域分布的方法 | |
| CN105895548A (zh) | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 | |
| CN104716065B (zh) | 金属氧化物半导体场效应晶体管电容‑电压特性修正方法 | |
| CN1404119A (zh) | 计算金属氧化物半导体场效应晶体管门限电压的方法 | |
| JP2699844B2 (ja) | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 | |
| CN114266169A (zh) | 一种FinFET器件阈值电压模型构建方法 | |
| Naumova et al. | Optimization of the response of nanowire biosensors | |
| CN106021667B (zh) | 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法 | |
| US11366946B2 (en) | Method and apparatus for obtaining surface potential | |
| CN114152854A (zh) | 一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法 | |
| Pourgholam et al. | Modelling of drain current of MOSFET transistor in terms of gate oxide thickness | |
| CN1114227C (zh) | 半导体参数分析系统 | |
| Gondro et al. | An analytical source-and-drain series resistance model of quarter micron MOSFETs and its influence on circuit simulation | |
| CN114994493A (zh) | 测量mos管阈值电压跨导值的方法 | |
| Paul | Design and Performance Investigation of SiGe Heterojunction Based Vertical Dual Pocket Biosensor Design Based on Charge Plasma TFET | |
| CN117388662A (zh) | 一种提取隧穿场效应晶体管参数的方法 | |
| CN105631114B (zh) | Mos变容器模型的修正方法 | |
| CN118446150A (zh) | 一种Pseudo-MOS开启电压的确定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| C10 | Entry into substantive examination | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040707 Termination date: 20160615 |