CN106653641A - 一种tft制程工艺的电学性能测试方法 - Google Patents
一种tft制程工艺的电学性能测试方法 Download PDFInfo
- Publication number
- CN106653641A CN106653641A CN201710018419.3A CN201710018419A CN106653641A CN 106653641 A CN106653641 A CN 106653641A CN 201710018419 A CN201710018419 A CN 201710018419A CN 106653641 A CN106653641 A CN 106653641A
- Authority
- CN
- China
- Prior art keywords
- voltage
- pole
- capacitance
- saturation
- tft devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000011056 performance test Methods 0.000 title claims abstract description 19
- 230000008569 process Effects 0.000 title abstract description 7
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 230000008859 change Effects 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims description 25
- 239000000523 sample Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 10
- 238000004445 quantitative analysis Methods 0.000 abstract description 9
- 229920006395 saturated elastomer Polymers 0.000 abstract description 5
- 238000007519 figuring Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 19
- 230000005611 electricity Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004451 qualitative analysis Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000002389 environmental scanning electron microscopy Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种TFT制程工艺的电学性能测试方法，使TFT器件工作于线性区，对控制极施加第一电压，测第二极的第一电容值；对控制极施加第二电压，测第二极的第二电容值，第一电容值与第二电容值的差为线性区电容变化值；使TFT器件工作于饱和区，对控制极施加第一电压，测第二极的第三电容值，对控制极施加第二电压，测第二级的第四电容值，第三电容值和第四电容值的差为饱和区电容变化值；改变饱和电压测相应饱和区电容变化值，建立每组饱和区电容变化值与线性区电容变化值的比值和对应饱和电压的关系，获得与斜率拐点对应的比值，求得第二极与控制极重叠区域的损伤比重。从而，本发明能够对TFT器件沟道不均匀损伤及缺陷进行定量分析。
Description
技术领域
本发明涉及显示技术领域，特别是指一种TFT制程工艺的电学性能测试方法。
背景技术
目前，薄膜晶体管器件(TFT器件)是液晶显示器中的一个关键组成部件，用来主动控制每一个显示像素，多个TFT组成的阵列系统就构成了一个TFT液晶玻璃。TFT器件是一个三端器件，其在LCD中充当开关的作用，利用施加于栅极的电压来控制源极、漏极之间的电流，从而达到开启或关闭显示像素的作用。
随着器件小型化的发展，器件沟道越来越短，其工艺难度也随之增加，在栅极部分存在栅源重叠区域和栅漏重叠区域，因此衡量TFT器件的沟道特性也越来越困难。现有技术主要利用扫描电子显微镜和透射电镜等来获得器件沟道处的影响，但这难以定量的来分析TFT器件沟道处的工艺水平及制程损失对器件的影响，进而无法对制程工艺提出管控与改进。
发明内容
有鉴于此，本发明的目的在于提出一种TFT制程工艺的电学性能测试方法，通过得到TFT器件沟道不均匀损伤及缺陷的定量分析，从而解决无法对TFT器件制程工艺提出管控与改进的问题。
基于上述目的本发明提供的一种TFT制程工艺的电学性能测试方法，包括：
将TFT器件的第一极接地；
使TFT器件工作于线性区，对所述TFT器件的控制极施加第一电压，测量所述TFT器件的第二极的第一电容值；对所述控制极施加第二电压，测量所述第二极的第二电容值，所述第一电容值与所述第二电容值的差作为线性区电容变化值；
对所述第二极施加饱和电压，使TFT器件工作于饱和区，对所述控制极施加所述第一电压，测量所述第二极的第三电容值，对所述控制极施加所述第二电压，测量所述第二级的第四电容值，所述第三电容值和所述第四电容值的差值作为饱和区电容变化值；
改变所述饱和电压的大小，测量相应的饱和区电容变化值；
记录每组饱和区电容变化值与线性区电容变化值的比值，建立所述比值与对应的所述饱和电压的函数关系，获得与斜率拐点对应的所述比值；
根据斜率拐点对应的所述比值，求得所述第二极与所述控制极重叠区域的损伤比重。
在本发明的一些实施例中，所述控制极为栅极；
所述第一极为源极，所述第二极为漏极；或所述第一极为漏极，所述第二极为源极。
在本发明的一些实施例中，包括：
将斜率拐点对应的所述比值与1的差值作为所述第二极与所述控制极重叠区域的损伤比重。
在本发明的一些实施例中，所述斜率拐点等于预设的斜率阈值。
在本发明的一些实施例中，在所述TFT器件工作于饱和区时，还包括：
在所述饱和区内选取所述第二极上等于或大于预设饱和电压阈值的每组饱和电压间隔大于所述第二极上小于预设饱和电压阈值的每组饱和电压间隔。
在本发明的一些实施例中，还包括：
所述的预设饱和电压阈值小于所述斜率拐点对应的饱和电压。
在本发明的一些实施例中，包括：
所述TFT器件工作于线性区时所述控制极施加的第一电压持续时间与所述TFT器件工作于饱和区时所述控制极施加的第一电压持续时间相同；
所述TFT器件工作于线性区时所述控制极施加的第二电压持续时间与所述TFT器件工作于饱和区时所述控制极施加的第二电压持续时间相同。
在本发明的一些实施例中，包括：
将所述饱和电压作为坐标轴的横坐标，所述比值作为坐标轴的纵坐标，建立所述比值与对应的所述饱和电压的函数关系。
在本发明的一些实施例中，包括：
对所述第二极施加线性电压，使TFT器件工作于线性区。
在本发明的一些实施例中，将TFT器件的第一极接地之前，还包括：
将TFT器件放置于探针台上，接入半导体参数仪。
从上面所述可以看出，本发明提供的一种TFT制程工艺的电学性能测试方法，可以使TFT器件工作于线性区，获得第二级线性区电容变化值；可以使TFT器件工作于饱和区，获得多组第二级饱和区电容变化值；通过建立每组饱和区电容变化值与线性区电容变化值的比值和对应的饱和电压的函数关系，获得与斜率拐点对应的比值，进而求得第二极与控制极重叠区域的损伤比重。可以看出，本发明提出了可以衡量液晶显示驱动器件TFT制程工艺的电学性能测试方法，得到器件沟道不均匀损伤及缺陷的定量分析，进而管控及改善TFT器件的工艺制程。
附图说明
图1为本发明一种实施例中TFT制程工艺的电学性能测试方法的流程示意图；
图2为本发明实施例中薄膜晶体管TFT器件的结构示意图；
图3为本发明实施例中薄膜晶体管TFT器件沟道处产生夹断点的结构示意图；
图4为本发明实施例中薄膜晶体管TFT器件沟道处夹断点移动的结构示意图；
图5为本发明一种可参考实施例中每组饱和区电容变化值和线性区电容变化值的比值与对应饱和电压的函数关系示意图；
图6为本发明另一种实施例中TFT制程工艺的电学性能测试方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
参阅图1所示，为本发明一种实施例中TFT制程工艺的电学性能测试方法的流程示意图，其中所述的TFT制程工艺的电学性能测试方法包括：
步骤101，将TFT器件的第一极接地。
在一个可参考的实施例中，控制极为栅极。如果第一极为源极，那么第二极为漏极。如果第一极为漏极，那么第二极为源级。也就是说，如果需要测试的是漏极与栅极重叠区域的损伤，则将第一极设置为源级，第二极设置为漏极。如果需要测试的是源极与栅极重叠区域的损伤，则将第一极设置为漏极，第二极设置为源级。从而，本发明该可参考实施例中所述的TFT制程工艺的电学性能测试方法可以分别应用于对源极或漏极与与栅极重叠区域的损伤定量分析。
另外，在进行TFT制程工艺的电学性能测试时，可以将TFT器件放置于探针台上，接入半导体参数仪，然后再将TFT器件的第一极接地。可以看出，在本发明所述的TFT制程工艺的电学性能测试方法是利用半导体参数仪以及探针台进行测试，所述的半导体参数仪以及探针台相较于现有技术中对TFT器件沟道损伤缺陷进行定性测试采用的扫描电镜以及透射电镜来说，测试成本大幅度降低。而且，本发明相较于现有技术是对TFT器件沟道损伤缺陷进行了更进一步地测试，即现有技术只是定性分析，而本发明不仅能够定性分析还可以进一步地定量分析。
步骤102，使TFT器件工作于线性区。
作为实施例，可以在TFT器件的第二极施加线性电压，使TFT器件工作于线性区。其中，所述的线性电压是指能够使所述TFT器件工作于线性区而在第二极施加的电压。
在本发明中所述的各种TFT制程工艺的电学性能测试方法的实施例都是基于TFT器件(如图2所示)的电学特性，对于TFT器件输出特性曲线可以分为线性区与饱和区，即TFT器件两种工作状态——线性区和饱和区。当第二极电压较小而控制极电压较大时，器件沟道类似于一个简单电阻，反映在输出特性曲线上就是线性区，TFT器件工作于线性区。当第二极电压增大到一定程度后，沟道消失，出现夹断点(如图3所示)，在夹断发生后继续增大第二极电压，夹断区扩展使得有效沟道长度变短(如图4所示)，第二极增加的电压几乎全部落在夹断区上，所以第二极电流变化不大，器件进入饱和区，TFT器件工作于饱和区。可以看出，TFT器件的有效沟道区域会随着夹断区的增加而变短，因此有效沟道区包含的沟道损伤及缺陷也会随着夹断区的增加而减少，这将反映到TFT器件的电学特性上。
步骤103，对所述TFT器件的控制极施加第一电压，测量所述TFT器件的第二极的第一电容值；对所述控制极施加第二电压，测量所述第二极的第二电容值，所述第一电容值与所述第二电容值的差作为线性区电容变化值。
可以看出，所述步骤103是通过对处于线性区工作状态的TFT器件控制极施加第一电压和第二电压，获得线性区第二极的电容变化值。
步骤104，对所述第二极施加饱和电压，使TFT器件工作于饱和区。
作为实施例，可以在TFT器件的第二极施加饱和电压，使TFT器件工作于饱和区。其中，所述的饱和电压是指能够使所述TFT器件工作于饱和区而在第二极施加的电压。
步骤105，对所述控制极施加所述第一电压，测量所述第二极的第三电容值，对所述控制极施加所述第二电压，测量所述第二级的第四电容值，所述第三电容值和所述第四电容值的差值作为饱和区电容变化值。
可以看出，所述步骤105是通过对处于饱和区工作状态的TFT器件控制极施加第一电压和第二电压，获得饱和区第二极的电容变化值。在一个可选地实施例中，所述TFT器件工作于饱和线性区时所述控制极施加的第一电压持续时间与所述TFT器件工作于线性区时所述控制极施加的第一电压持续时间相同。而所述TFT器件工作于饱和区时所述控制极施加的第二电压持续时间与所述TFT器件工作于线性区时所述控制极施加的第二电压持续时间相同。从而，实现了获得的饱和区电容变化值与线性区电容变化值两者更具有可比性，也可以提高最后获得的第二极与控制极重叠区域的损伤比重更精确。
步骤106，改变所述饱和电压的大小，测量相应的饱和区电容变化值。
在步骤106中，通过改变施加在第二极上的饱和电压大小，测量出多组饱和区电容变化值。也就是说，可以选取多组施加在第二极上的饱和电压，测量相对应地饱和区电容变化值。在一个可选地实施例中，在饱和区内选取所述第二极上等于或大于预设饱和电压阈值的每组饱和电压间隔大于所述第二极上小于预设饱和电压阈值的每组饱和电压间隔。即在选取的多组施加在第二极上的饱和电压时，稀疏选取在等于或大于预设饱和电压阈值的每组饱和电压，密集选取在小于预设饱和电压阈值的每组饱和电压。采用这种选择方式，可以使得最后获得的第二极与控制极重叠区域的损伤比重更精确，定量分析更准确。
步骤107，记录每组饱和区电容变化值与线性区电容变化值的比值，建立所述比值与对应的所述饱和电压的函数关系。
可以看出，步骤107首先将第二极上的电容变化值进行归一化处理，即每组饱和区电容变化值与线性区电容变化值的比值，然后再建立所述比值与对应的所述饱和电压的函数关系。在建立该函数关系时，可以将所述饱和电压作为坐标轴的横坐标，所述比值作为坐标轴的纵坐标。从而，可以得到所述比值与对应的所述饱和电压形成的一个测试曲线。
步骤108，获得与斜率拐点对应的所述比值，求得所述第二极与所述控制极重叠区域的损伤比重。
作为实施例，在所述比值与对应的所述饱和电压的函数关系中可以找到一斜率拐点，即在所述比值与对应的所述饱和电压形成的测试曲线上找到一斜率拐点。其中，可以通过选取等于预设斜率阈值的斜率作为所述拐点。而该斜率阈值可以根据实际测试需要进行设定。
在一个可选的实施例中，根据斜率拐点对应的所述比值求得所述第二极与所述控制极重叠区域的损伤比重过程中，可以采用将斜率拐点对应的所述比值与1的差值作为所述第二极与所述控制极重叠区域的损伤比重。因为，在TFT制程工艺的电学性能测试过程中，测试曲线上大于斜率拐点对应的饱和电压的斜率都小于预设的斜率阈值，呈现为低斜率，工艺对重叠区域处造成的沟道陷阱和缺陷较少。而测试曲线上小于斜率拐点对应的饱和电压的斜率都大于预设的斜率阈值，呈现为高斜率，该高斜率部分说明工艺对重叠区域处造成的沟道陷阱和缺陷较多。
如图5所示，在坐标系中，横坐标为饱和电压vd，单位为V。横坐标为饱和区电容变化值△C与线性区电容变化值△C0的比值，单位为百分比。可以看出，在测试曲线上存在一斜率拐点，大于所述斜率拐点对应的饱和电压的测试曲线部分为低斜率部分，小于所述斜率拐点对应的饱和电压的测试曲线部分为高斜率部分。
另外，为了对步骤106中的饱和电压阈值设置更为准确，可以在小于斜率拐点对应的饱和电压中进行选取。
在本发明的另一个可参考的实施例中，参阅图6所示，所述的TFT制程工艺的电学性能测试方法可以包括：
步骤201，将TFT器件放置于探针台上，接入半导体参数仪，将TFT器件的第一极接地。
其中，控制极为栅极。并且，根据测试需要设置第一极为源极，第二极为漏极；或者设置第一极为漏极，第二极为源级。
步骤202，在TFT器件的第二极施加线性电压，使TFT器件工作于线性区。
步骤203，对所述TFT器件的控制极施加第一电压，测量所述TFT器件的第二极的第一电容值；对所述控制极施加第二电压，测量所述第二极的第二电容值，所述第一电容值与所述第二电容值的差作为线性区电容变化值。
步骤204，对所述第二极施加饱和电压，使TFT器件工作于饱和区。
步骤205，对所述控制极施加所述第一电压，测量所述第二极的第三电容值，对所述控制极施加所述第二电压，测量所述第二级的第四电容值，所述第三电容值和所述第四电容值的差值作为饱和区电容变化值。
其中，在饱和区内选取所述第二极上等于或大于预设饱和电压阈值的每组饱和电压间隔大于所述第二极上小于预设饱和电压阈值的每组饱和电压间隔。而饱和电压阈值在小于斜率拐点对应的饱和电压中进行选取。
步骤206，在饱和区内选取所述第二极上等于或大于预设饱和电压阈值的每组饱和电压间隔大于所述第二极上小于预设饱和电压阈值的每组饱和电压间隔，测量相应的饱和区电容变化值。
步骤207，记录每组饱和区电容变化值与线性区电容变化值的比值。
步骤208，将所述比值对应的饱和电压作为坐标轴的横坐标，将所述比值作为坐标轴的纵坐标建立测试曲线。
步骤209，选取等于预设斜率阈值的斜率作为测试曲线上的斜率拐点，获得所述斜率拐点对应的所述比值。
步骤210，将斜率拐点对应的所述比值与1的差值作为所述第二极与所述控制极重叠区域的损伤比重。
根据上面所述的实施例可以看出，本发明所述的TFT制程工艺的电学性能测试方法，创造性地可定量分析TFT器件的沟道特性及损伤分布；并且，在测试过程中巧妙地利用沟道夹断点随着第一级电压的变化而变化的特点，仅通过监控第一级端电容或者第一级极电流随栅极电压的变化值，实现定量分析；与此同时，该测试方法无需使用价格昂贵的扫描电镜及透射电镜来对TFT器件沟道进行观察分析，只利用半导体参数仪及探针台并结合测试数据的归一化处理；进而，本发明能够在大幅降低成本的情况下，还能够定量分析出TFT器件沟道在制造过程中引入的损伤和缺陷的分布情况；另外，本发明通过定性分析可以掌握缺陷对器件特性的影响，从而监控和改善制程工艺过程中存在的问题；最后，整个所述的TFT制程工艺的电学性能测试方法紧凑，易于实现、使用。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。
在阐述了具体细节以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种TFT制程工艺的电学性能测试方法，其特征在于，该方法包括：
将TFT器件的第一极接地；
使TFT器件工作于线性区，对所述TFT器件的控制极施加第一电压，测量所述TFT器件的第二极的第一电容值；对所述控制极施加第二电压，测量所述第二极的第二电容值，所述第一电容值与所述第二电容值的差作为线性区电容变化值；
对所述第二极施加饱和电压，使TFT器件工作于饱和区，对所述控制极施加所述第一电压，测量所述第二极的第三电容值，对所述控制极施加所述第二电压，测量所述第二级的第四电容值，所述第三电容值和所述第四电容值的差值作为饱和区电容变化值；
改变所述饱和电压的大小，测量相应的饱和区电容变化值；
记录每组饱和区电容变化值与线性区电容变化值的比值，建立所述比值与对应的所述饱和电压的函数关系，获得与斜率拐点对应的所述比值；
根据斜率拐点对应的所述比值，求得所述第二极与所述控制极重叠区域的损伤比重。
2.根据权利要求1所述的方法，其特征在于，所述控制极为栅极；
所述第一极为源极，所述第二极为漏极；或所述第一极为漏极，所述第二极为源极。
3.根据权利要求1所述的方法，其特征在于，包括：
将斜率拐点对应的所述比值与1的差值作为所述第二极与所述控制极重叠区域的损伤比重。
4.根据权利要求3所述的方法，其特征在于，所述斜率拐点等于预设的斜率阈值。
5.根据权利要求3所述的方法，其特征在于，在所述TFT器件工作于饱和区时，还包括：
在所述饱和区内选取所述第二极上等于或大于预设饱和电压阈值的每组饱和电压间隔大于所述第二极上小于预设饱和电压阈值的每组饱和电压间隔。
6.根据权利要求5所述的方法，其特征在于，还包括：
所述的预设饱和电压阈值小于所述斜率拐点对应的饱和电压。
7.根据权利要求1所述的方法，其特征在于，包括：
所述TFT器件工作于线性区时所述控制极施加的第一电压持续时间与所述TFT器件工作于饱和区时所述控制极施加的第一电压持续时间相同；
所述TFT器件工作于线性区时所述控制极施加的第二电压持续时间与所述TFT器件工作于饱和区时所述控制极施加的第二电压持续时间相同。
8.根据权利要求1所述的方法，其特征在于，包括：
将所述饱和电压作为坐标轴的横坐标，所述比值作为坐标轴的纵坐标，建立所述比值与对应的所述饱和电压的函数关系。
9.根据权利要求1所述的方法，其特征在于，包括：
对所述第二极施加线性电压，使TFT器件工作于线性区。
10.根据权利要求1-9任一所述的方法，其特征在于，将TFT器件的第一极接地之前，还包括：
将TFT器件放置于探针台上，接入半导体参数仪。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710018419.3A CN106653641B (zh) | 2017-01-10 | 2017-01-10 | 一种tft制程工艺的电学性能测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710018419.3A CN106653641B (zh) | 2017-01-10 | 2017-01-10 | 一种tft制程工艺的电学性能测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653641A true CN106653641A (zh) | 2017-05-10 |
| CN106653641B CN106653641B (zh) | 2019-05-10 |
Family
ID=58843978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710018419.3A Expired - Fee Related CN106653641B (zh) | 2017-01-10 | 2017-01-10 | 一种tft制程工艺的电学性能测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653641B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110942739A (zh) * | 2019-12-18 | 2020-03-31 | 京东方科技集团股份有限公司 | 晶体管的控制电压的判定方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327564A (zh) * | 1999-06-15 | 2001-12-19 | 精工爱普生株式会社 | 薄膜晶体管的电学性能模型 |
| JP2008177333A (ja) * | 2007-01-18 | 2008-07-31 | Institute Of National Colleges Of Technology Japan | Ｓｏｉトランジスタの評価方法および評価装置 |
| CN103730384A (zh) * | 2013-12-13 | 2014-04-16 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
| US20150109019A1 (en) * | 2013-10-22 | 2015-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for evaluating semiconductor device |
| KR20150117615A (ko) * | 2014-04-10 | 2015-10-20 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | Teg-fet 및 그 teg 테스트 방법 |
-
2017
- 2017-01-10 CN CN201710018419.3A patent/CN106653641B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327564A (zh) * | 1999-06-15 | 2001-12-19 | 精工爱普生株式会社 | 薄膜晶体管的电学性能模型 |
| JP2008177333A (ja) * | 2007-01-18 | 2008-07-31 | Institute Of National Colleges Of Technology Japan | Ｓｏｉトランジスタの評価方法および評価装置 |
| US20150109019A1 (en) * | 2013-10-22 | 2015-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for evaluating semiconductor device |
| CN103730384A (zh) * | 2013-12-13 | 2014-04-16 | 深圳市华星光电技术有限公司 | 一种tft电性量测方法及装置 |
| KR20150117615A (ko) * | 2014-04-10 | 2015-10-20 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | Teg-fet 및 그 teg 테스트 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110942739A (zh) * | 2019-12-18 | 2020-03-31 | 京东方科技集团股份有限公司 | 晶体管的控制电压的判定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653641B (zh) | 2019-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112313782B (zh) | 半导体检查装置 | |
| CN103941171B (zh) | 半导体测试结构及测试方法 | |
| CN102004218A (zh) | 芯片可接受度测试方法 | |
| CN101677094B (zh) | Tft性能测试装置及其制造方法和tft性能测试方法 | |
| JP3203864B2 (ja) | アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法 | |
| KR940002723B1 (ko) | 반도체소자의 테스트방법 | |
| CN106653641A (zh) | 一种tft制程工艺的电学性能测试方法 | |
| US20070018674A1 (en) | Apparatus and method for testing semiconductor device | |
| CN108051722A (zh) | 热载流子注入效应的寿命评估方法和系统 | |
| KR100798657B1 (ko) | 반도체 장치의 구조 및 그 제조 방법 | |
| CN108257941A (zh) | 半导体器件的测试结构和测试方法 | |
| KR101226197B1 (ko) | 스트립 도체 구조물을 검사하는 방법 | |
| US6166558A (en) | Method for measuring gate length and drain/source gate overlap | |
| Jenkins et al. | Functional testing of TFT/LCD arrays | |
| CN111883033A (zh) | 显示面板的检测方法、系统及显示面板 | |
| CN102054723B (zh) | Mos器件掺杂缺陷的检测方法 | |
| CN108417507A (zh) | 一种薄膜晶体管及阵列基板的测量方法 | |
| KR100651918B1 (ko) | 평판 디스플레이 화소 결함 검사 장치 및 방법 | |
| CN107316620A (zh) | 一种显示面板、显示装置和调整显示面板的串扰的方法 | |
| KR20030026208A (ko) | 반도체장치의 검사방법 | |
| JPH11274260A (ja) | 半導体素子検査装置及び半導体素子検査方法 | |
| US6858448B2 (en) | Method for evaluating and manufacturing a semiconductor device | |
| US5459404A (en) | Apparatus and method for detecting floating nodes | |
| CN103983909B (zh) | 一种测试mos器件沟道不均匀损伤的方法 | |
| KR20000018577A (ko) | 액정 표시 장치 패널의 검사 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190510 Termination date: 20210110 |