CN105631114B - Mos变容器模型的修正方法 - Google Patents

Mos变容器模型的修正方法 Download PDF

Info

Publication number
CN105631114B
CN105631114B CN201510995352.XA CN201510995352A CN105631114B CN 105631114 B CN105631114 B CN 105631114B CN 201510995352 A CN201510995352 A CN 201510995352A CN 105631114 B CN105631114 B CN 105631114B
Authority
CN
China
Prior art keywords
capacitor
value
mos varactor
grid voltage
dvt0
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510995352.XA
Other languages
English (en)
Other versions
CN105631114A (zh
Inventor
范象泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510995352.XA priority Critical patent/CN105631114B/zh
Publication of CN105631114A publication Critical patent/CN105631114A/zh
Application granted granted Critical
Publication of CN105631114B publication Critical patent/CN105631114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种MOS变容器模型的修正方法，采用Vth＝vth0‑dvt0/(cosh(dvt1*(L‑dlv))‑1+α*dvt0)对MOS变容器模型进行修正；其中，vth0、dvt0、dvt1、dlv为待确定未知数，L为变容器的栅极长度，Vth对应电容为(CmeanH+CmeanL)/2处的栅压，记为MOS变容器模型的阈值电压，α为一极小量，其取值范围为【0.00001，0.0005】。Vth在L固定时，可以通过测量获得，取四组(L、Vth)值，获得vth0、dvt0、dvt1、dlv四个未知数的值，从而获得Vth与L的曲线关系，实现了对MOS变容器模型进行了修正，使其中的Vth与栅极长度L关联。

Description

MOS变容器模型的修正方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种MOS变容器模型的修正方法。
背景技术
在混合信号应用中，CMOS集成电路中通常用到变容器，变容器是一种具有可以通过适当的电压或者电流偏压进行控制的电容。常用的变容器可以分为金属-氧化物-半导体(MOS)变容器和结型变容器。MOS变容器结构为金属-氧化物-半导体晶体管结构，结型变容器结构为交错的p型掺杂区和n型掺杂区。MOS变容器具有较大电容变化范围，可调电压范围通常约为5V，即很小的电压变化可能导致很大的电容变化。相反，结型变容器具有较小的电容变化范围。在当前的CMOS集成电路中，MOS变容器以其较大的电容变化范围以及与标准CMOS工艺兼容的优点获得广泛应用。
MOS结构的变容器通过形成栅极、栅介质层以及半导体衬底组成。栅极作为电容器的一极，半导体衬底形成电容的另一极，施加在栅极和半导体衬底上的电压将会改变电容器的电容值。
在现代集成电路设计中，射频电路需要的变容器栅极长度较短，一般小于1微米，而模拟电路中使用的变容器栅极长度较长，一般大于1微米，而现有技术中，MOS变容器模型并未考虑电容随栅极长度变化，这造成变容器模型并不准确。
发明内容
本发明解决的问题是如何对MOS变容器模型进行修正，以提供一种准确的MOS变容器模型。
为解决上述问题，本发明提供一种MOS变容器模型的修正方法，包括：
获取不同栅极长度L的MOS变容器的电容-栅压分布曲线；
从所述电容-栅压分布曲线上取电容相对较大一侧中，电容变化最平坦处的电容记为CmeanH；取电容相对较小一侧中，电容变化最平坦处的电容记为CmeanL；
根据CmeanH、CmeanL获取所述MOS变容器模型的阈值电压Vth，所述阈值电压Vth为电容-栅压分布曲线中，(CmeanH+CmeanL)/2电容处对应的栅压；
采用Vth＝vth0-dvt0/(cosh(dvt1*(L-dlv))-1+α*dvt0)对MOS变容器模型进行修正；其中，0.00001≤α≤0.0005，vth0、dvt0、dvt1、dlv为待确定未知数；取至少四组(L、Vth)值，获取vth0、dvt0、dvt1、dlv的值以获取MOS变容器的阈值电压Vth随栅极长度L变化曲线。
可选地，所述α的值为0.0001。
可选地，所述vth0的范围为【-1，1】，所述dvt0的的范围为【0.001，1】。
可选地，取多组(L、Vth)值获取vth0、dvt0、dvt1、dlv的值，其中，所述多组(L、Vth)值中，栅极长度L越小，其取值间隔越小。
可选地，所述栅极长度L的范围为0.5E-6米～3.0E-6米。
可选地，所述MOS变容器模型为PSP模型。
可选地，所述MOS变容器模型为PSP模型，源区、漏区、沟道区的掺杂离子都为P型，所述电容CmeanH处对应的栅压为负值，所述电容CmeanL处对应的栅压为正值。
可选地，所述MOS变容器模型为PSP模型，源区、漏区、沟道区的掺杂离子都为N型，所述电容CmeanH处对应的栅压为正值，所述电容CmeanL处对应的栅压为负值。
可选地，所述MOS变容器的电容-栅压分布曲线获取中，栅压范围为-6V～+6V，负压为栅压低于半导体衬底电压，正压为栅压高于半导体衬底电压。
与现有技术相比，本发明的技术方案具有以下优点：1)采用Vth＝vth0-dvt0/(cosh(dvt1*(L-dlv))-1+α*dvt0)对MOS变容器模型进行修正；其中，vth0、dvt0、dvt1、dlv为待确定未知数，L为变容器的栅极长度，Vth对应电容为(CmeanH+CmeanL)/2处的栅压，记为MOS变容器模型的阈值电压，α为一极小量，其取值范围为【0.00001，0.0005】；上述修正公式的好处在于：cosh x＝(ex+e-x)/2，其值总大于1；cosh x-1后的值总大于0；cosh x-1+α*y后，-y/(cosh x-1+α*y)确保其曲线符合实际测试获得的Vth与L的曲线；加之Vth在L固定时，可以通过测量获得，如此，可以取四组(L、Vth)值，即可获得vth0、dvt0、dvt1、dlv四个未知数的值，从而获得Vth与L的曲线关系，即实现了对现有的MOS变容器模型进行了修正，使其中的Vth与栅极长度L关联。
2)可选方案中，取多组(L、Vth)值获取vth0、dvt0、dvt1、dlv的值，其中，所述多组(L、Vth)值中，栅极长度L越小，其取值间隔越小。这是因为：栅极长度L较小时，阈值电压Vth随L变化较为陡峭，随L增大，上述变化逐渐平坦；在曲线变化陡峭范围内，(L、Vth)取值密集能提高曲线拟合准确度。
附图说明
图1是现有技术中的MOS变容器模型的阈值电压-栅极长度曲线图；
图2是本发明一实施例中的栅极长度为0.5微米的MOS变容器的电容-栅压分布曲线；
图3是本发明一实施例中的MOS变容器模型修正后的阈值电压-栅极长度曲线图。
具体实施方式
如背景技术中所述，现有技术中MOS变容器模型并未考虑电容随栅极长度变化。本发明人经过分析，发现如图1所示，采用现有技术的MOS变容器模型，本发明中的阈值电压Vth不与栅极长度L相关，与实际测量的各点分布不符，即现有技术中的变容器模型并不准确。
针对上述技术问题，本发明提出对上述模型进行修正，使其与栅极长度L相关。具体地，采用Vth＝vth0-dvt0/(cosh(dvt1*(L-dlv))-1+α*dvt0)对MOS变容器模型进行修正；其中，vth0、dvt0、dvt1、dlv为待确定未知数，L为变容器的栅极长度，Vth对应电容为(CmeanH+CmeanL)/2处的栅压，记为MOS变容器模型的阈值电压，α为一极小量，其取值范围为【0.00001，0.0005】；上述修正公式的好处在于：cosh x＝(ex+e-x)/2，其值总大于1；cosh x-1后的值总大于0；cosh x-1+α*y后，-y/(cosh x-1+α*y)确保其曲线符合实际测试获得的Vth与L的曲线；加之Vth在L固定时，可以通过测量获得，如此，可以取四组(L、Vth)值，即可获得vth0、dvt0、dvt1、dlv四个未知数的值，从而获得Vth与L的曲线关系，即实现了对现有的MOS变容器模型进行了修正，使其中的Vth与栅极长度L关联。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明一实施例中的栅极长度为0.5微米的MOS变容器的电容-栅压分布曲线；图3是本发明一实施例中的MOS变容器模型修正后的阈值电压-栅极长度曲线图。
该MOS变容器模型的修正方法，包括以下S1～S4步骤。
首先执行S1步骤，获取不同栅极长度L的MOS变容器的电容-栅压分布曲线。
本实施例中，采用的MOS变容器模型为PSP模型，源区、漏区、沟道区的掺杂离子都为N型。其它实施例中，源区、漏区、沟道区的掺杂离子也可以都为P型。
本步骤中，例如对于栅极长度L为0.5微米时，测量栅压Vg范围为-6V～+6V内，栅极与半导体衬底之间的电容C。其中负值代表栅压Vg低于半导体衬底电压，正值代表栅压Vg高于半导体衬底电压。实际测量过程中，半导体衬底接地，源区、漏区、沟道区的电压都为0V。一个实施例中，栅压Vg的步进量为0.05V，测量结果如图2所示。
由图2可以看出，MOS变容器的电容C-栅压Vg分布曲线大致呈S形，即包括电容C相对较大的一侧的部分曲线与电容C相对较小一侧的部分曲线。上述相对较大、相对较小的区分点可以为：该电容C-栅压Vg分布曲线与横坐标Vg所围面积/栅压Vg测量范围。由于本实施例中的MOS变容器源区、漏区、沟道区的掺杂离子都为N型，因而，电容-栅压分布曲线中，栅压Vg从-6V逐渐增大至0，从0逐渐加大至6V过程中，电容C逐渐增大。其它实施例中，若MOS变容器源区、漏区、沟道区的掺杂离子都为P型时，则电容-栅压分布曲线中，栅压Vg从-6V逐渐增大至0，从0逐渐加大至6V过程中，电容C逐渐减小。
变换L为0.5微米～3微米范围内的各值，获得各栅极长度L对应的电容C-栅压Vg关系曲线，共多张，以使得本实施例中的MOS变容器模型的修正既可以用于射频电路，也可以用于模拟电路。
接着执行S2步骤，仍参照图2所示，从电容C-栅压Vg分布曲线上取电容C相对较大一侧中，电容C变化最平坦处的电容记为CmeanH；取电容C相对较小一侧中，电容C变化最平坦处的电容记为CmeanL。
参照图2可以看出，对于源区、漏区、沟道区的掺杂离子都为N型的MOS变容器模型，电容CmeanH处对应的栅压Vg为正值，电容CmeanL处对应的栅压Vg为负值。可以理解的是，对于源区、漏区、沟道区的掺杂离子都为P型的MOS变容器模型，电容CmeanH处对应的栅压Vg为负值，电容CmeanL处对应的栅压Vg为正值。
获取两电容CmeanH、CmeanL的作用是：执行步骤S3，根据CmeanH、CmeanL获取所述MOS变容器模型的阈值电压Vth，所述阈值电压Vth为电容C-栅压Vg分布曲线中，(CmeanH+CmeanL)/2电容处对应的栅压Vg。
再接着执行步骤S4，采用Vth＝vth0-dvt0/(cosh(dvt1*(L-dlv))-1+α*dvt0)对MOS变容器模型进行修正；其中，0.00001≤α≤0.0005，vth0、dvt0、dvt1、dlv为待确定未知数；取至少四组(L、Vth)值，获取vth0、dvt0、dvt1、dlv的值以获取MOS变容器的阈值电压Vth随栅极长度L变化曲线。
实际阈值电压Vth随栅极长度L变化曲线获取过程中，可以预先设定：vth0的范围为【-1，1】，dvt0的的范围为【0.001，1】，以加快模拟过程，并且获得的模型符合实际测量点分布。
Vth＝vth0-dvt0/(cosh(dvt1*(L-dlv))-1+α*dvt0)中，vth0、dvt0、dvt1、dlv为待确定未知数，L为变容器的栅极长度，Vth对应电容为(CmeanH+CmeanL)/2处的栅压，记为MOS变容器模型的阈值电压，α为一极小量，其取值范围为【0.00001，0.0005】。上述修正公式的好处在于：cosh x＝(ex+e-x)/2，其值总大于1；cosh x-1后的值总大于0；cosh x-1+α*y后，-y/(cosh x-1+α*y)确保其曲线符合实际测试获得的Vth与L的曲线，其中x，y均为自变量；上述从函数类型上确定了模型修正公式；加之Vth在L固定时，可以通过测量获得，如此，可以取四组(L、Vth)值，即可获得vth0、dvt0、dvt1、dlv四个未知数的值，从而获得Vth与L的曲线关系，即实现了对现有的MOS变容器模型进行了修正，使其中的Vth与栅极长度L关联。
实际结果表明，α的值为0.0001时，拟合曲线与实际测量各点值之间的误差最小。
优选地，取多组(L、Vth)值获取vth0、dvt0、dvt1、dlv的值，其中，所述多组(L、Vth)值中，栅极长度L越小，其取值间隔越小。这是因为：栅极长度L较小时，阈值电压Vth随L变化较为陡峭，随L增大，上述变化逐渐平坦；在曲线变化陡峭范围内，(L、Vth)取值密集能提高曲线拟合准确度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种MOS变容器模型的修正方法，其特征在于，所述MOS变容器模型为PSP模型，所述修正方法包括：
获取不同栅极长度L的MOS变容器的电容-栅压分布曲线；
从所述电容-栅压分布曲线上取电容相对较大一侧中，电容变化最平坦处的电容记为CmeanH；取电容相对较小一侧中，电容变化最平坦处的电容记为CmeanL；
根据CmeanH、CmeanL获取所述MOS变容器模型的阈值电压Vth，所述阈值电压Vth为电容-栅压分布曲线中，(CmeanH+CmeanL)/2电容处对应的栅压；
采用Vth＝vth0-dvt0/(cosh(dvt1*(L-dlv))-1+α*dvt0)对MOS变容器模型进行修正；其中，0.00001≤α≤0.0005，vth0、dvt0、dvt1、dlv为待确定未知数；取至少四组(L、Vth)值，获取vth0、dvt0、dvt1、dlv的值以获取MOS变容器的阈值电压Vth随栅极长度L变化曲线。
2.根据权利要求1所述的修正方法，其特征在于，所述α的值为0.0001。
3.根据权利要求1所述的修正方法，其特征在于，所述vth0的范围为【-1，1】，所述dvt0的的范围为【0.001，1】。
4.根据权利要求1所述的修正方法，其特征在于，取多组(L、Vth)值获取vth0、dvt0、dvt1、dlv的值，其中，所述多组(L、Vth)值中，栅极长度L越小，其取值间隔越小。
5.根据权利要求1所述的修正方法，其特征在于，所述栅极长度L的范围为0.5E-6米～3.0E-6米。
6.根据权利要求1所述的修正方法，其特征在于，所述MOS变容器模型的源区、漏区、沟道区的掺杂离子都为P型，所述电容-栅压分布曲线中，所述电容CmeanH处对应的栅压为负值，所述电容CmeanL处对应的栅压为正值。
7.根据权利要求1所述的修正方法，其特征在于，所述MOS变容器模型的源区、漏区、沟道区的掺杂离子都为N型，所述电容-栅压分布曲线中，所述电容CmeanH处对应的栅压为正值，所述电容CmeanL处对应的栅压为负值。
8.根据权利要求1所述的修正方法，其特征在于，所述MOS变容器的电容-栅压分布曲线获取中，栅压范围为-6V～+6V，负压为栅压低于半导体衬底电压，正压为栅压高于半导体衬底电压。
CN201510995352.XA 2015-12-25 2015-12-25 Mos变容器模型的修正方法 Active CN105631114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510995352.XA CN105631114B (zh) 2015-12-25 2015-12-25 Mos变容器模型的修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510995352.XA CN105631114B (zh) 2015-12-25 2015-12-25 Mos变容器模型的修正方法

Publications (2)

Publication Number Publication Date
CN105631114A CN105631114A (zh) 2016-06-01
CN105631114B true CN105631114B (zh) 2019-03-05

Family

ID=56046043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510995352.XA Active CN105631114B (zh) 2015-12-25 2015-12-25 Mos变容器模型的修正方法

Country Status (1)

Country Link
CN (1) CN105631114B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329692A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 变容器电容-电压模型及其形成装置和方法、使用方法
CN102117352A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 射频mos变容器的模拟方法
CN102129481A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 优化rf mos变容器布局的方法和rf mos变容器
US8458642B2 (en) * 2011-03-28 2013-06-04 International Business Machines Corporation Method, a program storage device and a computer system for modeling the total contact resistance of a semiconductor device having a multi-finger gate structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329692A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 变容器电容-电压模型及其形成装置和方法、使用方法
CN102117352A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 射频mos变容器的模拟方法
CN102129481A (zh) * 2010-01-12 2011-07-20 中芯国际集成电路制造(上海)有限公司 优化rf mos变容器布局的方法和rf mos变容器
US8458642B2 (en) * 2011-03-28 2013-06-04 International Business Machines Corporation Method, a program storage device and a computer system for modeling the total contact resistance of a semiconductor device having a multi-finger gate structure

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Compact silicon neuron circuit with spiking and bursting behaviour;Jayawan H.B. Wijekoon等;《Neural Networks》;20081231;1-11
基于psp的对称LDD MOS管建模研究;陈磊;《中国优秀硕士学位论文全文数据库》;20111231(第6期);1-76

Also Published As

Publication number Publication date
CN105631114A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
Zaki et al. Accurate capacitance modeling and characterization of organic thin-film transistors
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN103941172B (zh) 半导体测试装置及测试方法
CN108318796B (zh) 一种三端口碳化硅基功率器件界面态测试方法
CN103575998B (zh) 一种无结晶体管的电阻测试方法
CN105825005B (zh) GaN高电子迁移率晶体管非线性可伸缩模型的构建方法
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN111596137B (zh) 场效应晶体管源漏电阻的提取方法
CN103837744A (zh) Mos晶体管的外部寄生电阻的测量方法
CN1156709C (zh) 薄膜晶体管的电学性能模型
CN107037284A (zh) 测量以半导体为衬底的石墨烯微区迁移率的方法
CN112733477B (zh) 一种基于误差函数精度补偿的GaN HEMT建模方法
CN105631114B (zh) Mos变容器模型的修正方法
US8586981B2 (en) Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect
TWI687697B (zh) 一種mos電晶體之接點電阻的計測方法
CN106951586B (zh) 一种考虑温度效应的射频mos器件的建模方法
US20130054219A1 (en) Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof
CN108899320B (zh) 一种mosfet栅氧化层电容校准结构
CN103887194A (zh) 并行测试器件
Srivastava Capacitance-voltage measurement for characterization of a metal-gate MOS process
Kim et al. RF extraction method for source/drain overlap and depletion length of deep-submicron RF MOSFETs using intrinsic gate-bulk capacitance
CN104698279B (zh) 场效应管电容‑电压特性测试电路的串联电阻测定方法
CN102042799B (zh) 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
CN107341305B (zh) 基于毫米波超低功率应用的肖特基二极管精确建模方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant