DE69519056T2

DE69519056T2 - Zuverlässigkeitstestverfahren für Halbleiternutanordnungen

Info

Publication number: DE69519056T2
Application number: DE69519056T
Authority: DE
Inventors: Mike F. Chang; Lih-Ying Ching; Calvin K. Choi; William H. Cook; Fwu-Iuan Hsieh
Original assignee: Siliconix Inc
Current assignee: Vishay Siliconix Inc
Priority date: 1994-06-30
Filing date: 1995-06-19
Publication date: 2001-03-08
Anticipated expiration: 2015-06-20
Also published as: DE69519056D1; US5486772A; KR960001769A; EP0690311A2; EP0690311B1; JPH08181180A; EP0690311A3; JP3921248B2; KR0161322B1; DE690311T1

Description

Diese Erfindung betrifft die Prüfung von Halbleitereinrichtungen hinsichtlich Funktionssicherheit. Genauer ausgedrückt, betrifft diese Erfindung die Prüfung von MOS-Grabentransistoren vor Einbrennen zum Bestimmen ihrer Qualität und Funktionssicherheit.
Der Markt für Halbleitertransistoren ist zunehmend umkämpft, da mehr Hersteller eine breitere Vielfalt von Halbleitertransistoren anbieten. Als ein Ergebnis steht den Verbrauchern eine größere Auswahl von Produkten zur Verfügung und sie müssen dementsprechend umfangreichere Entscheidungen treffen, welchen Transistor sie von welchem Hersteller kaufen wollen. Vielleicht einer der wichtigsten die Kaufentscheidungen von Verbrauchern beeinflussenden Faktoren ist die Funktionssicherheit eines Transistors über seine erwartete Haltbarkeit. In Erkenntnis der Bedeutsamkeit, die die Funktionssicherheit eines Transistors auf dem Markt haben kann, verwenden Hersteller zahlreiche Prüfungen, um sicherzustellen, daß jeder ihrer jeweiligen Transistoren weiterhin sogar nach längerer Verwendung seinen Ausgangsspezifikationen entsprechen wird. Hersteller veröffentlichen gewöhnlich diese Spezifikationen in einer Liste technischer Angaben bezüglich des Transistors und garantieren, daß jeder Transistor seinen veröffentlichten Spezifikationen entspricht und dies weiterhin sogar nach längerer Verwendung tun wird.
Ein gut bekanntes Verfahren zum Prüfen der Funktionssicherheit eines bestimmten Transistors besteht darin, die Spezifikationen des Transistors sofort nach Herstellung zu messen, und dann, nachdem der Transistor einem Einbrennprozeß ausgesetzt wurde, erneut die Spezifikationen des Transistors zu messen, um zu bestimmen, ob die nach Einbrennen gemessenen Spezifikationen mit den Ausgangsspezifikationen übereinstimmen. Beim Durchführen einer solchen Prüfung messen Hersteller typischerweise verschiedene Kombinationen, oder sogar alle, der folgenden Spezifikationen für einen gegebenen Transistor: (1) die Vorwärtsvorspannung für den Source-Drain-Übergang (VSD), (2) den Leckstrom zwischen Gate und Source (IGSS), (3) die Schwellenspannung (VTH), (4) den Leckstrom zwischen Drain und Source (IDSX), (5) den Widerstand des Transistors im eingeschalteten Zustand (RDS) und (6) die Durchbruchspannung des Transistors (VBV). Diese Spezifikationen können beispielsweise unter Verwendung einer menügesteuerten Chipprüfeinrichtung der FETTEST-Reihe 3600 oder Reihe 9400 gemessen werden.
Nachdem die Ausgangsspezifikationen gemessen worden sind, wird der Transistor in einen Ofen gelegt und 160 bis 170 Stunden lang auf ungefähr 150 Grad Celsius oder höher erhitzt. Dieser zeitaufwendige Einbrennprozeß simuliert den Alterungsprozeß des Transistors. Der eingebrannte Transistor wird dann aus dem Ofen entfernt und seine Spezifikationen werden erneut wie oben beschrieben gemessen. Ein Transistor, der weiterhin seinen Ausgangsspezifikationen entspricht, nachdem er dem Einbrennprozeß ausgesetzt wurde, besteht die Prüfung und wird dementsprechend als funktionssicher angesehen. Folglich wird der Einbrennprozeß zum Bestimmen verwendet, ob ein Transistor langfristige Funktionssicherheitsprobleme haben kann.
Die Einbrennprüfung kann bei jedem Transistor oder lediglich einem Muster der Transistoren durchgeführt werden. Grabentransistoren sind aufgrund ihrer hohen Spannungs- und hohen Stromcharakteristiken in Energieanwendungen berühmt geworden. Der Grabentransistor verwendet eine vertikale Struktur, bei der ein Polysilicium-Gate in einem Graben ausgebildet wird, der in das Substrat des Transistors geätzt wird, wie in US-Patent Nr. 5,072,266 erteilt an Bulucea et al., beschrieben ist. Die Fig. 1A und 1B zeigen die Ausbildung eines solchen Grabentransistors 10 des Standes der Technik. Der Grabentransistor 10 umfaßt eine N&spplus;-Schicht 12, die als ein Drain dient, eine den Drain 12 überlagernde N&supmin;-Schicht 13, eine die Schicht 13 überlagernde P&spplus;-Schicht 14, und eine N- Schicht 16, die die Schicht 14 überlagert. Die Schicht 16 dient als eine Source für den Transistor 10, während die Schicht 14 als ein Körper wirkt. Die Schicht 13 wirkt als ein Driftgebiet für den Transistor 10. Der Graben 18 wird so in den Transistor 10 geätzt, daß er das Driftgebiet 13, die Körperschicht 14 und die Source 16 durchschneidet, wie in Fig. 1A gezeigt ist.
Diejenigen Oberflächen der Schichten 13, 14, 16, die während des Ätzens des Grabens 18 erzeugt werden, sollen kollektiv als Grabenoberfläche 19 bezeichnet werden, wie in Fig. 1B gezeigt ist. Eine Oxidschicht 20 wird dann auf der Grabenoberfläche 19 des Transistors 10 ausgebildet. Das Polysilicium-Gate 22 wird in dem Graben 18 so aufgebracht, daß das Gate 22 von dem Driftgebiet 13, der Körperschicht 14 und der Source 16 durch Oxid 20 isoliert ist. Die Struktur des Grabentransistors 10 führt zu einer wirksameren Verwendung von Halbleiteroberflächeninhalt, wodurch Platz und Kosten gespart werden.
Die einzigartige Struktur des Grabentransistors führt jedoch zu Problemen für die Prüfung der langfristigen Funktionssicherheit des Transistors. Erneut bezugnehmend auf Fig. 1B können viele Mängel während der Ätzung des Grabens 18 entstehen, die die Qualität der Oberflächen der Schichten 13, 14, 16 beeinträchtigen, die während der Ätzung des Grabens 18 erzeugt werden. Diese Mängel können zum Beispiel nicht einheitliche Oberflächenbedingungen der Grabenoberfläche 19 und des Oxids 20, durch Beanspruchung verursachte Mängel zwischen Gate 22 und Oxid 20 und zwischen Oxid 20 und Grabenoberfläche 19, Mängel innerhalb des Driftgebiets 13, Baumelbindungen und nahe der Kontaktfläche zwischen Oxid 20/Grabenoberfläche 19 vorliegende Unreinheiten umfassen. Diese Mängel, die gewissermaßen einzigartig für Grabentransistoren sind, müssen nicht wirksam durch die konventionellen funktionalen oder parametrischen elektrischen Prüfungen detektiert werden, die, wie oben beschrieben, zum Prüfen ebener und anderer Transistoren als Grabentransistoren entwickelt wurden.
Dementsprechend besteht ein Bedarf an einem besseren genaueren Verfahren zum Detektieren von Mängeln in Grabentransistoren. Es besteht weiter ein Bedarf an einem solchen Verfahren, das nicht so zeitaufwendig wie der oben beschriebene Einbrennprozeß ist.
Die vorliegende Erfindung wie in den Ansprüchen 1 und 5 definiert, ist wirksam beim Detektieren von Mängeln nahe der Kontaktfläche von Gate/Grabenoberfläche von Grabentransistoren. Nahe dieser Kontaktfläche vorhandene Mängel, die langfristige Funktionssicherheitsprobleme verursachen, haben allgemein auch Ladungsansammlung nahe dieser Kontaktfläche zur Folge. Einer Ausführungsform der vorliegenden Erfindung zufolge werden diese Mängel wie folgt detektiert. Unter Verbindung des Drain mit Massepotential und Schwebenlassen der Source wird eine negative Spannung an das Gate angelegt. Ein zwischen dem Gate und dem Drain fließender Leckstrom wird als eine Funktion der an das Gate angelegten Spannung gemessen. Ein Transistor, dessen Gate-Drain-Leckstrom bei einer speziellen Gate-Spannung (oder bei Erhöhung der Gate- Spannung) einen vorbestimmten Wert übersteigt, wird so angesehen, daß er die Prüfung nicht bestanden hat, und wird vor einer jeglichen Einbrennprüfung ausgemustert werden.
In einer anderen Ausführungsform der vorliegenden Erfindung wird der Gate-Drain-Leckstrom wie oben beschrieben als eine Funktion der Zeit gemessen. Aufgrund von Mängeln in der Kontaktfläche nahe der Kontaktfläche von Gate-Drain angesammelte Ladung führt dazu, daß der Gate-Drain- Leckstrom eine länger Zeitspanne benötigt, auf den Wert seines stationären Zustands abzufallen. Dementsprechend, wenn der Leckstrom eines bestimmten Grabentransistors nicht innerhalb einer vorbestimmten Zeitspanne auf einen vorbestimmten Wert abfällt, wird der Transistor so angesehen, daß er die Prüfung nicht bestanden hat und wird vor einer jeglichen Einbrennprüfung ausgemustert werden.
Der in einer Liste technischer Angaben für einen Grabentransistor veröffentlichte, maximal zulässige Gate-Drain-Leckstrom wird dem Verbraucher zusätzlich zusichern, daß der Transistor langfristige Funktionssicherheit gewährleisten wird.
Konventionelle, vorhergehend beschriebene Prüfungen werden in Zusammenhang mit der neuen Gate-Drain-Leckstromprüfung durchgeführt.
Die Fig. 1A und 1B zeigen Querschnittansichten eines Grabentransistors des Standes der Technik;
Fig. 2 zeigt einen Teil des Transistors von Fig. 1, der den Transistor zeigt, während er das neue Prüfverfahren gemäß einer Ausführungsform der vorliegenden Erfindung durchmacht;
Fig. 3 ist ein Kurvenbild des Gate-Drain-Leckstroms gegenüber der Gate-Spannung eines guten Transistors (durchgezogene Linie) und eines schlechten Transistors (gestrichelte Linie) während Prüfung gemäß einer Ausführungsform der vorliegenden Erfindung; und
Fig. 4 ist ein Kurvenbild des Gate-Drain-Leckstrom gegenüber der Zeit eines guten Transistors (durchgezogene Linie) und eines schlechten Transistors (gestrichelte Linie) während Prüfung gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
Die Erfindung schafft ein verbessertes Verfahren zum Prüfen der Qualität und langfristigen Funktionssicherheit eines Grabentransistors. Dieses Verfahren kann in Verbindung mit der vorhergehend oben beschriebenen Prüfung des Standes der Technik verwendet werden.
Wie früher erwähnt (und bezugnehmend auf die Fig. 1A und 1B) führt Ausbildung des Grabens 18 in den Schichten 13, 14, 16 sowohl zu Mängeln in der Kontaktfläche von Gateoxid 20/Grabenoberfläche 19 als auch Spannung zwischen dem Gate 22 und der Grabenoberfläche 19. Solche Mängel können zum Beispiel Restätzbeschädigung am Oxid 20 und/oder den Schichten 13, 14, 16, Oberflächenrauhigkeit des Oxids 20 und/oder der Schichten 13, 14, 16, und ionische Metallverunreinigung einschließen. Weiter kann typischerweise bei Trockenätzverfahren verwendete ionisierende Strahlung zum Einschließen von Löchern an der Kontaktfläche von Oxid 20/Grabenoberfläche 19 führen. Diese eingeschlossenen Löcher verursachen ihrerseits die Erzeugung und das Einfangen überschüssiger positiver Ladung an der Kontaktfläche von Oxid 20/Grabenoberfläche 19. Diese Mängel, Spannung und eingeschlossene Löcher (wenn nicht ausgetempert) werden zu einem unerwünscht hohen Leckstrom führen, der zwischen dem Gate 22 und dem Drain 12 fließt, wodurch ein nicht funktionssicherer Transistor erhalten wird, d. h. einer, der nach verlängerter Verwendung nicht seinen Einrichtungspezifikationen entsprechen wird.
Einer Ausführungsform der vorliegenden Erfindung zufolge wird die Größe des Gate-Drain-Leckstroms gemessen, der zwischen dem Gate und Drain eines Transistors fließt, und beim Bestimmen der Funktionssicherheit des Transistors verwendet.
Bezugnehmend auf Fig. 2 wird eine negative Spannung an Gate 22 angelegt, Drain 12 wird mit Masse gekoppelt und Source 16 wird schweben gelassen. Eine konventionelle Schaltungschip-Prüfeinrichtung 24, so wie die Prüfeinrichtung der FETTEST-Reihe 3600 wird mit dem Transistor 10 verbunden und programmiert, um den Gate- Drain-Leckstrom zu messen, im folgenden als IGDO bezeichnet. Es ist bei bestimmten Grabentransistoren festgestellt worden, daß eine an das Gate 22 angelegte negative Spannung einem IGDO in der Größenordnung von ungefähr 0,1 Nanoampere ausgesetzt wird. Fig. 3 zeigt eine Kurve 30, die IGDO gegenüber der an dem Gate 22 angelegten Spannung VG für einen bestimmten Typ von Grabentransistor abbildet. Die durchgezogene Linie 32 zeigt das Verhältnis von IGDO gegenüber VG eines Grabentransistors guter Qualität, der während der Herstellung des Grabentransistors verursachte unwesentliche Mängel aufweist. Die gestrichelte Linie 34 zeigt das Verhältnis von IGDO gegenüber VG eines Grabentransistors schlechter Qualität, der Mängel im Driftgebiet 13 oder der Kontaktfläche von Oxid 20/Grabenoberfläche 19 aufweist, die die langfristige Funktionssicherheit des Transistors bedrohen. Es ist experimentell für einen bestimmten Grabentransistor festgestellt worden, daß, wenn bei Erhöhung der an das Gate 22 angelegten Spannung über -22 Volt der Gate-Drain- Leckstrom größer als ungefähr 1,0 Nanoampere ist (siehe Linie 34 in Fig. 3), die in dem Transistor 10 vorhandenen Mängel als Bedrohung der langfristigen Qualität und Funktionssicherheit des Transistors 10 angesehen werden. Wenn ein bestimmter Transistor dieses Verhältnis von IGDO gegenüber VG zeigt, wird der Chip dementsprechend ausgemustert, bevor er einem jeglichen Einbrennverfahren ausgesetzt wird. Wenn andererseits IGDO unter ungefähr 1,0 Nanoampere für Spannungen von Gate 22 bleibt, die größer als ungefähr -22 Volt sind, wird der Transistor als funktionssicher betrachtet und der Chip wird für Verpackung fertiggestellt.
Bei Verwendung eines Wertes von ungefähr 1,0 Nanoampere als Schwellenwert für IGDO für das oben beschriebene Verfahren ist festgestellt worden, daß fünfzig (50) Prozent der Grabentransistoren, die das oben beschriebene Verfahren nicht bestehen, einen nachfolgenden Einbrennprozeß nicht bestehen, d. h. fünfzig Prozent derjenigen Transistoren, die den obigen Test nicht bestehen, werden nach Einbrennen nicht mehr ihren Ausgangsspezifikationen entsprechen. Das oben beschriebene Verfahren ist daher wirksam beim Detektieren mangelhafter Grabentransistoren vor Einbrennprüfung und ist weiter wirksam beim Identifizieren mangelhafter Transistoren, die in einer Einbrennprüfung nicht identifiziert werden würden. Hieraus folgt dann, daß ein Transistor, der der obigen IGDO-Spezifikation entspricht, eine höhere Qualität als ein Transistor haben wird, der nicht einer solchen Prüfung unterzogen wurde.
In einer anderen Ausführungsform der vorliegenden Erfindung wird eine Spannung von -22 Volt an das Gate 22 angelegt, wobei der Drain 12 geerdet ist und die Source 16 schweben gelassen wird. IGDO wird zum Beispiel unter Verwendung einer Prüfeinrichtung 24 der FETTEST-Reihe 3600 gemessen und kann wie in Fig. 4 gezeigt gegenüber der Zeit aufgezeichnet werden. Die durchgehende Linie 42 zeigt das Verhältnis zwischen IGDO und der Zeit für einen Grabentransistor, der im wesentlichen frei von jeglichen Mängeln in der Grabenstruktur ist. Es ist Fig. 4 zu entnehmen, daß für einen solchen funktionssicheren Transistor IGDO ungefähr 100 ms nach Anlegen von Spannung an das Gate 22 unter 1,0 Nanoampere fallen sollte. Ein großer Teil der Verzögerung von 100 ms wird durch Verzögerungen aufgrund der Prüfeinrichtung und der Leitungen der Prüfeinrichtung verursacht. Daher sollte eine akzeptable Verzögerung diese mit der Prüfeinrichtung verknüpften Verzögerungen berücksichtigen. Diejenigen Transistoren, die ein solches Verhältnis von IGDO gegenüber der Zeit wie durch die durchgezogene Linie 42 abgebildet zeigen, werden als funktionssicher angesehen.
In Gegensatz dazu zeigt die gestrichelte Linie 44 das Verhältnis von IGDO gegenüber der Zeit eines Grabentransistors mit Funktionssicherheitsproblemen, die durch mit der Grabenstruktur verknüpfte Mängel verursacht werden. Wie bereits erwähnt, führt eine mangelhafte Grabenstruktur zu überschüssigen Löchern und folglich überschüssiger positiver Ladung, die sich an der Kontaktfläche von Oxid 20/Grabenoberfläche 19 sammelt. Aufgrund dieser überschüssigen Ladungen, die an der Kontaktfläche von Oxid 20/Grabenoberfläche 19 eingefangen sind, benötigt IGDO eine längere Zeit zum Abfallen auf den Wert seines stationären Zustands von ungefähr 0,1 Nanoampere. Daher zeigt ein beispielsweise durch die gestrichelte Linie 44 abgebildetes Verhältnis von IGDO gegenüber der Zeit, bei dem IGDO nicht innerhalb von 100 ms unter ungefähr 1,0 Nanoampere fällt, an, daß die Grabenstruktur des Transistors mangelhaft ist. Der diese Transistoren enthaltende Chip wird dementsprechend ohne jegliche Notwendigkeit einer Einbrennprüfung ausgemustert.
Das in Fig. 4 gezeigte obige Verfahren zum Prüfen der Funktionssicherheit eines Grabentransistors hat ein wirksames Durchmusterungsverfahren zum Detektieren mangelhafter Transistoren als Ergebnis. In Versuchen des Anmelders bestehen fünfzig Prozent der Transistoren, die die oben beschriebene Prüfung nicht bestehen, keine Einbrennprüfung. Daher können beide der oben erörterten Ausführungsformen anstelle von oder zur Vermeidung einer unbequemen und zeitaufwendigen Einbrennprüfung verwendet werden, wodurch Zeit und Geld gespart wird. Beide Ausführungsformen der vorliegenden Erfindung können in wenigen Minuten anstatt in 160+ Stunden durchgeführt werden.
Der Schwellenwert für IGDO, der als ein bestanden/nicht bestanden Kriterium für Ausmusterung mangelhafter Grabentransistoren dient, ist proportional zu der Größe des zu prüfenden Chips. Zum Beispiel wurde ein Schwellenwert von 1,0 Nanoampere für IGDO, wie in der obigen Beschreibung verwendet, versuchsweise für einen Chip von 187 mil · 187 mil (0,47 cm · 0,47 cm) bestimmt, der 275.000 parallel verbundene Grabentransistorzellen enthielt. Wenn ein Chip einer anderen Größe, der eine andere Anzahl von Zellen enthält, geprüft wird, muß der Schwellenwert von IGDO dementsprechend angepaßt werden, um genau diejenigen Grabentransistoren mit langfristige Funktionssicherheit bedrohenden Mängeln durchzumustern.
Wie bereits erwähnt, kann die Funktionssicherheit eines Transistors umfassend die Kaufentscheidungen von Kunden beeinflussen. Kunden ziehen oft Listen technischer Angaben eines Transistors zu Rate, um die Funktionssicherheit eines Transistors zu bewerten. Die Veröffentlichung von IGDO- Spezifikationen in einer Liste technischer Daten für einen Grabentransistor und Garantieren, daß der Transistor seiner IGDO-Spezifikation sogar nach längerer Verwendung entsprechend wird, wird den Verbrauchern zusätzliche Zusicherung der langfristigen Funktionssicherheit des Grabentransistors geben.
Die obigen Ausführungsformen wurden in Bezugnahme auf einen N-Kanal-Grabentransistor beschrieben. Es soll jedoch verstanden werden, daß die Ausführungsformen der vorliegenden Erfindung gleichermaßen auf Prüfung der Funktionssicherheit von P-Kanal-Grabentransistoren angewendet werden können, wobei die oben erörterten Polaritäten umgedreht sind (d. h. wobei die Gate- Vorspannung positiv im Verhältnis zum Drain ist).
Während bestimmte Ausführungsformen der vorliegenden Erfindung gezeigt und beschrieben worden sind, wird es den Fachleuten in diesem Gebiet klar sein, daß Änderungen und Abwandlungen vorgenommen werden können, ohne von dieser Erfindung in ihren breiteren Aspekten abzuweichen, und die anliegenden Patentansprüche daher in ihrem Umfang alle solche Änderungen und Abwandlungen einschließen sollen, die in den Umfang dieser Erfindung wie durch die Patentansprüche definiert fallen.

Claims

1. Verfahren zum Prüfen der Funktionssicherheit eines Grabentransistors mit einer Source (16), einem Gate (22) und einem Drain (12), wobei das genannte Verfahren die Schritte aufweist:

eine erste Spannung (VG) an das genannte Gate (22) anzulegen;

den genannten Drain (12) an eine zweite Spannung zu koppeln, die anders als die erste Spannung ist;

einen Leckstrom (IGDO) zwischen dem genannten Gate (22) und dem genannten Drain (12) zu messen, während die genannte Source (16) schweben gelassen wird;

den genannten Leckstromwert mit einem Schwellenwert zu vergleichen; und

den genannten Grabentransistor als einen defekten Transistor zu identifizieren, wenn der genannte Leckstromwert größer als der genannte Schwellenstromwert ist.

2. Verfahren von Anspruch 1, bei dem die genannte erste Spannung (VG) negativ ist.

3. Verfahren von Anspruch 2, bei dem die genannte erste Spannung (VG) ungefähr gleich 22 Volt ist.

4. Verfahren von Anspruch 1 oder 2, bei dem die zweite Spannung null ist.

5. Verfahren zum Prüfen der Funktionssicherheit eines Grabentransistors mit einer Source (16), einem Gate (22) und einem Drain (12), wobei das genannte Verfahren die Schritte aufweist:

eine erste Spannung (VG) an das genannte Gate (22) anzulegen;

den genannten Drain (12) an eine zweite Spannung zu koppeln, die anders als die genannte erste Spannung ist;

einen Leckstrom (IGDO) zwischen dem genannten Gate (22) und dem genannten Drain (12) zu messen, während die genannte Source (16) schweben gelassen wird; und

den genannten Grabentransistor als einen defekten Transistor zu identifizieren, wenn nach Ablauf einer vorbestimmten Zeitdauer der Wert des genannten Leckstroms (IGDO) größer als der Wert eines Schwellenstroms ist.

6. Verfahren von Anspruch 5, bei dem die genannte erste Spannung (VG) negativ ist.

7. Verfahren von Anspruch 6, bei dem die genannte erste Spannung (VG) ungefähr gleich -22 Volt ist.

8. Verfahren von Anspruch 5, 6 oder 7, bei dem die genannte zweite, Spannung null ist.