DE102019119326A1 - HERSTELLUNGSVERFAHREN UND BEWERTUNGSVERFAHREN FÜR EINE SiC-VORRICHTUNG - Google Patents

HERSTELLUNGSVERFAHREN UND BEWERTUNGSVERFAHREN FÜR EINE SiC-VORRICHTUNG Download PDF

Info

Publication number
DE102019119326A1
DE102019119326A1 DE102019119326.5A DE102019119326A DE102019119326A1 DE 102019119326 A1 DE102019119326 A1 DE 102019119326A1 DE 102019119326 A DE102019119326 A DE 102019119326A DE 102019119326 A1 DE102019119326 A1 DE 102019119326A1
Authority
DE
Germany
Prior art keywords
sic
inspection
epitaxial
defect
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019119326.5A
Other languages
English (en)
Inventor
Ling Guo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of DE102019119326A1 publication Critical patent/DE102019119326A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6489—Photoluminescence of semiconductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/8422—Investigating thin films, e.g. matrix isolation method
    • G01N2021/8427—Coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Es wird ein Herstellungsverfahren für eine SiC-Vorrichtung bereitgestellt, welches Folgendes aufweist: Ausführen eines Ionenimplantationsprozesses, bei dem Ionen in eine Epitaxieschicht eines die Epitaxieschicht aufweisenden epitaxialen SiC-Wafers implantiert werden, und Ausführen eines Bewertungsverfahrens, bei dem ein Fehler des epitaxialen SiC-Wafers nach dem Ionenimplantationsprozess bewertet wird, wobei das Bewertungsverfahren Folgendes beinhaltet: ein Oberflächeninspektionsverfahren, bei dem eine Oberfläche des epitaxialen SiC-Wafers inspiziert wird, ein PL-Inspektionsverfahren, bei dem ein Bereich, der den bei der Oberflächeninspektion erkannten Fehler aufweist, mit Anregungslicht bestrahlt wird, um eine Photolumineszenzmessung nach dem Oberflächeninspektionsverfahren auszuführen, und ein Bestimmungsverfahren, bei dem ein Fehlergrad anhand eines bei der Oberflächeninspektion erfassten Oberflächenfehlerbilds und eines bei dem PL-Inspektionsverfahren erfassten PL-Fehlerbilds bestimmt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Herstellungsverfahren und ein Bewertungsverfahren für eine SiC-Vorrichtung.
  • Es wird die Priorität aus der am 19. Juli 2018 eingereichten japanischen Patentanmeldung 2018-136251 beansprucht, deren Inhalt hier durch Verweis aufgenommen wird.
  • Beschreibung des Stands der Technik
  • Siliciumcarbid (SiC) hat charakteristische Eigenschaften. Beispielsweise ist seine dielektrische Durchschlagsfestigkeit („breakdown electric field“) um eine Größenordnung höher als jene von Silicium (Si), ist seine Bandlücke drei Mal größer als jene von Silicium (Si) und ist seine Wärmeleitfähigkeit etwa drei Mal höher als jene von Silicium (Si). Daher wurden Anwendungen von Siliciumcarbid (SiC) fürLeistungsvorrichtungen, Hochfrequenzvorrichtungen, bei hohen Temperaturen arbeitende Vorrichtungen und dergleichen erwartet.
  • Es müssen jedoch noch viele Probleme in Zusammenhang mit SiC-Vorrichtungen gelöst werden.
  • Eines der Probleme besteht darin, die Effizienz eines Herstellungsverfahrens zu erhöhen, und ein weiteres Problem ist die Verbesserung der Ausbeute. Da SiC-Kristallzüchtungstechnologien gegenwärtig noch in der Entwicklung sind, können in Substraten zahlreiche Kristallfehler auftreten. Diese Kristallfehler können zu Vorrichtungs-Killer-Defekten werden, welche Eigenschaften der SiC-Vorrichtungen verschlechtern können und zu einem erheblichen Faktor werden können, der die Erhöhung der Ausbeute verhindert.
  • Beispiele, bei denen Kristallfehler die Eigenschaften einer SiC-Vorrichtung beeinträchtigen, sind eine mangelnde dielektrische Durchschlagsfestigkeit, Oxidfilmrisse bzw. -brüche und dergleichen. Die in der ungeprüften japanischen Patentanmeldung mit der Erstveröffentlichungsnummer 2016-25241 beschriebene Erfindung beinhaltet ein Verfahren zum Spezifizieren der Position eines Fehlerabschnitts in einem epitaxialen SiC-Wafer. Die Position des Fehlerabschnitts wird durch Photolumineszenzmessung spezifiziert. Der epitaxiale SiC-Wafer, in dem der Fehlerabschnitt spezifiziert wurde, wird einer Messung der dielektrischen Durchschlagsfestigkeit unterzogen, nachdem ein Element bereitgestellt wurde.
  • Wie in der ungeprüften japanischen Patentanmeldung mit der Erstveröffentlichungsnummer 2016-25241 wurde auch eine Erfindung gemacht, um die Herstellungsausbeute eines Halbleiterdünnfilms zu verbessern. Die ungeprüfte japanische Patentanmeldung mit der Erstveröffentlichungsnummer 2015-56583 beschreibt eine Bewertungsvorrichtung zur Vorhersage und zum Schätzen der Beweglichkeit und der Spannungsbeständigkeit eines Oxidhalbleiter-Dünnfilms. Dabei wird eine Photolumineszenzmessung ausgeführt.
  • Die ungeprüfte japanische Patentanmeldung mit der Erstveröffentlichungsnummer 2011-220744 offenbart ein Fehlerbewertungsverfahren zur Bestimmung eines Fehlergebiets, das eine 6H-Laminationsstruktur in einem monokristallinen SiC-Bulksubstrat aufweist. Die Fehlerbewertung wird durch Photolumineszenzmessung ausgeführt. Die 6H-Laminationsstruktur ist als ein Fehlerfaktor bekannt, wodurch ein Leckstrom hervorgerufen werden kann.
  • Die ungeprüfte japanische Patentanmeldung mit der Erstveröffentlichungsnummer 2017-11100 offenbart ein Fehlererkennungsverfahren zur Spezifikation der Position eines Kristallfehlers durch Photolumineszenzmessung. Das Fehlererkennungsverfahren ist durch die Bestrahlung einer Halbleiterprobe mit Anregungslicht und Abtasten der Halbleiterprobe in Bezug auf das Anregungslicht gekennzeichnet.
  • KURZFASSUNG DER ERFINDUNG
  • Fehler, die Vorrichtungen beeinträchtigen können, können jedoch durch die Photolumineszenzmessung, die in den ungeprüften japanischen Patentanmeldungen mit den Erstveröffentlichungsnummern 2016-25241 und 2015-56583 beschrieben ist, nicht ausreichend spezifiziert werden. Beispielsweise kann ein Fehler in der Art eines Bruchs/Risses eines Oxidfilms durch Zerkratzen nicht entdeckt werden. Der Fehlerabschnitt, an dem der Riss des Oxidfilms aufgetreten ist, kann zu einem Leckstrom führen.
  • Die in den ungeprüften japanischen Patentanmeldungen mit den Erstveröffentlichungsnummern 2011-220744 und 2017-11100 beschriebene Photolumineszenzmessung wird an einem SiC-Ingot oder einem SiC-Wafer ausgeführt. Daher kann ein während des Verfahrens zur Bildung einer Vorrichtung auf einem SiC-Wafer aufgetretener Fehler nicht bestimmt werden.
  • Es ist wünschenswert, ein Herstellungsverfahren für eine SiC-Vorrichtung zu erhalten, bei dem ein im Laufe eines Verfahrens auftretender Fehler leicht erkannt werden kann.
  • Die Erfinder haben durch intensive Untersuchungen herausgefunden, dass ein auf eine mangelnde (di)elektrische Durchschlagsfestigkeit oder einen Oxidfilmriss bzw.bruch zurückzuführender Fehler und ein nicht auf eine mangelnde (di)elektrische Durchschlagsfestigkeit oder einen Oxidfilmriss- bzw. bruch zurückzuführender Fehler durch Vergleichen des bei der Oberflächeninspektion erfassten Oberflächenfehlerbilds und des beim PL-Inspektionsverfahren erfassten PL-Fehlerbilds klassifiziert werden können. Die vorliegende Erfindung sieht den folgenden Mechanismus zum Erreichen des erwähnten Ziels vor:
    1. (1) Gemäß einem ersten Aspekt wird ein Herstellungsverfahren für eine SiC-Vorrichtung vorgesehen, mit den Schritten: Ausführen eines Ionenimplantationsprozesses, bei dem Ionen in eine Epitaxieschicht eines die Epitaxieschicht aufweisenden epitaxialen SiC-Wafers implantiert werden, und Ausführen eines Bewertungsverfahrens, bei dem ein Fehler des epitaxialen SiC-Wafers nach dem Ionenimplantationsprozess bewertet wird, wobei das Bewertungsverfahren Folgendes aufweist: ein Oberflächeninspektionsverfahren, bei dem die Oberfläche des epitaxialen SiC-Wafers inspiziert wird, ein PL-Inspektionsverfahren, bei dem ein Bereich, der den bei der Oberflächeninspektion erkannten Fehler aufweist, mit Anregungslicht bestrahlt wird, um eine Photolumineszenzmessung nach dem Oberflächeninspektionsverfahren auszuführen, und ein Bestimmungsverfahren, bei dem der Fehlergrad anhand eines bei der Oberflächeninspektion erfassten Oberflächenfehlerbilds und eines beim PL-Inspektionsverfahren erfassten PL-Fehlerbilds bestimmt wird.
    2. (2) Das Herstellungsverfahren für eine SiC-Vorrichtung gemäß dem erwähnten Aspekt kann ferner Folgendes aufweisen: Ausführen eines Messverfahrens der dielektrischen Durchschlagsfestigkeit, bei dem eine Spannung an jede hergestellte SiC-Vorrichtung angelegt wird, um nach dem Bewertungsverfahren eine Messung der dielektrischen Durchschlagsfestigkeit durchzuführen.
    3. (3) Bei dem PL-Inspektionsverfahren gemäß dem vorgenannten Aspekt kann der bei dem Bewertungsverfahren bewertete Fehler als solcher bestimmt werden, wenn das Verhältnis zwischen der Luminanz S an einem Licht emittierenden Abschnitt und der Lichtemissionsintensität N an einem nicht Licht emittierenden Abschnitt größer oder gleich 4,0 ist.
    4. (4) Bei dem PL-Inspektionsverfahren gemäß dem erwähnten Aspekt kann der bei dem Bewertungsverfahren bewertete Fehler als solcher bestimmt werden, wenn das Verhältnis zwischen der Luminanz S an dem Licht emittierenden Abschnitt und der Lichtemissionsintensität N an dem nicht Licht emittierenden Abschnitt größer oder gleich 2,0 ist.
    5. (5) Gemäß einem zweiten Aspekt ist ein Bewertungsverfahren für eine SiC-Vorrichtung vorgesehen, welches Folgendes aufweist: Ausführen eines Oberflächeninspektionsverfahrens, bei dem die Oberfläche eines epitaxialen SiC-Wafers inspiziert wird, Ausführen eines PL-Inspektionsverfahrens, bei dem die Oberfläche des epitaxialen SiC-Wafers mit Anregungslicht bestrahlt wird, um eine Photolumineszenzmessung auszuführen, und Ausführen eines Bestimmungsverfahrens, bei dem der Fehlergrad anhand eines bei der Oberflächeninspektion erfassten Oberflächenfehlerbilds und eines beim PL-Inspektionsverfahren erfassten PL-Fehlerbilds bestimmt wird.
  • Durch das Herstellungsverfahren für eine SiC-Vorrichtung nach dem vorgenannten Aspekt kann ein Fehler erkannt werden, der bei einem Verfahren der Herstellung einer SiC-Vorrichtung aufgetreten ist, leicht erkannt werden.
  • Figurenliste
  • Es zeigen:
    • 1 ein Oberflächeninspektionsbild (links) eines SiC-Wafers vor einem Ionenimplantationsprozess und ein Oberflächeninspektionsbild (rechts) eines epitaxialen SiC-Wafers während eines Oberflächeninspektionsprozesses, wobei es sich um eine schematische Ansicht der Oberfläche des epitaxialen SiC-Wafers nach dem lonenimplantationsprozess handelt,
    • 2 ein Oberflächenfehlerbild (links) an einer bestimmten Position auf einem epitaxialen SiC-Wafer und ein durch Betrachten derselben Position erhaltenes PL-Fehlerbild,
    • 3 ein Oberflächenfehlerbild (links) an einer bestimmten Position auf einem epitaxialen SiC-Wafer und ein durch Betrachten derselben Position erhaltenes PL-Fehlerbild,
    • 4 ein Oberflächenfehlerbild (links) an einer bestimmten Position auf einem epitaxialen SiC-Wafer und ein durch Betrachten derselben Position erhaltenes PL-Fehlerbild,
    • 5 ein Oberflächeninspektionsbild (links) an einer bestimmten Position auf einem epitaxialen SiC-Wafer und ein durch Betrachten derselben Position erhaltenes PL-Inspektionsbild,
    • 6 durch Messen von Leckströmen Igss zwischen Gate- und SourceElektroden der jeweiligen Vorrichtungen mit den in den 2, 3 und 4 beobachteten Fehlern erhaltene Ergebnisse und
    • 7 durch Messen von Drain-Trennströmen Idss der jeweiligen Vorrichtungen mit den in den 2, 3 und 4 beobachteten Fehlern erhaltene Ergebnisse.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Nachstehend wird eine Ausführungsform der Erfindung ausfühlicg eschriben, wobei bei Bedarf auf die Zeichnungen Bezug genommen wird. Die in der folgenden Beschreibung verwendeten Zeichnungen können charakteristische Teile zum einfachen Verständnis von Merkmalen der Erfindung vergrößert darstellen, und Abmessungsverhältnisse und dergleichen der jeweiligen Komponenten können von jenen in der Praxis abweichen. Materialien, Abmessungen und dergleichen, die in der folgenden Beschreibung beispielhaft angeführt sind, dienen nur als Beispiele, und die Erfindung ist nicht darauf beschränkt und kann geeignet modifiziert werden, ohne vom Erfindungsgedanken abzuweichen.
  • „Herstellungsverfahren für eine SiC-Vorrichtung“
  • Ein Herstellungsverfahren für eine SiC-Vorrichtung gemäß der Ausführungsform weist einen Ionenimplantationsprozess und einen Bewertungsprozess auf. Nachstehend wird das Herstellungsverfahren für eine SiC-Vorrichtung spezifisch beschrieben. Überdies werden nachstehend die Abläufe des Herstellungsverfahrens für eine SiC-Vorrichtung für jedes Verfahren detailliert beschrieben.
  • (Waferherstellungsverfahren)
  • Zuerst wird ein SiC-Substrat hergestellt. Das SiC-Substrat wird durch Zerlegen eines monokristallinen SiC-Ingots erhalten. Dann wird eine Epitaxieschicht aus SiC auf eine Oberfläche des SiC-Substrats geschichtet. Das SiC-Substrat mit der darauf geschichteten Epitaxieschicht wird als epitaxialer SiC-Wafer bezeichnet.
  • (Ionenimplantationsprozess)
  • Beim Ionenimplantationsprozess werden Ionen in die Epitaxieschicht des epitaxialen SiC-Wafers implantiert. Der Abschnitt der Epitaxieschicht mit den darin implantierten Ionen dient als p- oder n-Halbleiter. Bei einem p-Halbleiter werden Ionen von Aluminium, Bor oder dergleichen als Störstoffionen in die Epitaxieschicht implantiert. Bei einem n-Halbleiter werden Ionen von Phosphor, Stickstoff oder dergleichen als Störstoffionen in die Epitaxieschicht implantiert. Die Abschnittee, in welche die Ionen implantiert wurden, dienen beispielsweise als Source-Gebiet oder Drain-Gebiet eines MOSFETs. Der Ionenimplantationsprozess wird mehrmals unterteilt ausgeführt, während eine Oberfläche des epitaxialen SiC-Wafers strukturiert wird.
  • Beim Ionenimplantationsprozess können Kristallfehler auftreten. Die Kristallfehler können eine mangelnde Spannungsfestigkeit der SiC-Vorrichtung hervorrufen.
  • Nach dem Ionenimplantationsprozess werden ein Verfahren zur Bildung eines carbonisierten Films, ein aktives Wärmebehandlungsverfahren, ein Oxidationsverfahren und ein Oxidfilm-Abschälverfahren ausgeführt.
  • Das Verfahren zur Bildung eines carbonisierten Films wird nach der folgenden Prozedur ausgeführt: Zunächst werden beide Waferflächen mit einem Resist beschichtet. Dann wird der Wafer stark ausgeheizt. Ferner wird an dem auf beide Oberflächen des Wafers aufgebrachten Resistfilm in einer Ar-Atmosphäre eine Hochtemperaturbehandlung ausgeführt, wodurch ein carbonisierter Film gebildet wird. Der carbonisierte Film dient als Schutzfilm für den epitaxialen SiC-Wafer.
  • Bei dem aktiven Wärmebehandlungsverfahren wird der epitaxiale SiC-Wafer auf eine vorgegebene Temperatur erhitzt. Durch die aktive Wärmebehandlung in die Epitaxieschicht implantierte Störstellen werden aktiviert und werden zu Ladungsträgern. Bei dem Oxidationsverfahren wird eine Oxidation beider Seiten des SiC-Wafers ausgeführt.
  • Das Oxidationsverfahren wird ausgeführt, um den carbonisierten Film zu beseitigen.
  • Bei dem Oxidfilm-Abschälverfahren wird ein gebildeter Oxidfilm abgeschält. Wenngleich keine Einschränkung auf dieses Beispiel besteht, wird der Oxidfilm beim OxidfilmAbschälverfahren beispielsweise durch eine Behandlung mit Fluorwasserstoffsäure abgeschält. Der Oxidfilm hat eine geringe Qualität und weist an seiner Oberfläche eine große Anzahl von Teilchen auf. Ein epitaxialer SiC-Wafer hoher Qualität wird durch Abschälen des Oxidfilms erhalten.
  • Die Anhaftung von Teilchen beim Verfahren zur Bildung eines carbonisierten Films, dem aktiven Wärmebehandlungsverfahren, dem Oxidationsverfahren und dem Oxidfilm-Abschälverfahren kann zu einer fehlerhaften SiC-Vorrichtung führen.
  • Es gibt auch einen Fall, in dem der Schutzfilm bei dem Verfahren zur Bildung eines carbonisierten Films nicht geeignet gebildet wird. Falls der Schutzfilm nicht geeignet gebildet wird, kann dies zu einem Zerkratzen oder dergleichen in der SiC-Epitaxieschicht führen. Das Zerkratzen oder dergleichen kann zu einer fehlerhaften SiC-Vorrichtung führen.
  • (Bewertungsverfahren)
  • Bei dem Herstellungsverfahren für eine SiC-Vorrichtung gemäß der Ausführungsform wird nach dem Ionenimplantationsprozess ein Bewertungsverfahren durchgeführt. Das Bewertungsverfahren umfasst ein Oberflächeninspektionsverfahren, ein PLInspektionsverfahren und ein Bestimmungsverfahren.
  • (Oberflächeninspektionsverfahren)
  • Bei dem Oberflächeninspektionsverfahren werden nach dem Ionenimplantationsprozess Fehler (Kratzer) an der Oberfläche des epitaxialen SiC-Wafers erkannt.
  • Bei dem Oberflächeninspektionsverfahren wird die Reflexion von auf die Oberfläche des epitaxialen SiC-Wafers fallenden Lichts gemessen. Das Oberflächeninspektionsverfahren wird unter Verwendung eines optischen Mikroskops, eines Elektronenmikroskops, eines Rastersondenmikroskops oder dergleichen ausgeführt. Bei dem Oberflächeninspektionsverfahren werden Fehler mit Breiten von 1 µm bis 1000 µm erkannt. Fehlertypen mit Breiten von 10 µm bis 1 mm unter diesen Fehlern können durch eine bei der Oberflächeninspektion ausgeführte optische Inspektion klassifiziert werden. Die Fehlertypen können als Downfall-, Carrot-, Große-Grübchen-, lineare Fehler, Dreiecksfehler, Kratzer, flache Kratzer, Grübchenfehler und dergleichen klassifiziert werden.
  • 1 ist eine Darstellung, die Zustände zeigt, in denen eine Oberflächeninspektion auf Oberflächen an der gleichen Stelle einer SiC-Epitaxieschicht vor dem Ionenimplantationsprozess und danach durchgeführt wurde. Die linke Darstellung in 1 (1 (a)) ist ein Oberflächenbild der SiC-Epitaxieschicht vor dem Ionenimplantationsprozess. Die rechte Darstellung in 1 (1 (b)) ist ein bei dem Oberflächeninspektionsprozess aufgenommenes Oberflächenbild der SiC-Epitaxieschicht. Wie in der linken Darstellung in 1 (1 (a)) dargestellt ist, werden vor dem Ionenimplantationsprozess keine Fehler beobachtet. Das heißt, dass der im rechten Diagramm in 1 (1 (b)) dargestellte Fehler bei dem Ionenimplantationsprozess oder danach aufgetreten ist.
  • Durch das Oberflächeninspektionsverfahren können Positionskoordinaten eines solchen Fehlers spezifiziert werden. Die gesamte Oberfläche des Substrats wird beispielsweise in Bezug auf einen Orientierungsabflachungsbereich des epitaxialen SiC-Wafers durch eine Oberflächeninspektionsvorrichtung betrachtet, und die Positionskoordinaten des Fehlers werden spezifiziert. Bei dem Oberflächeninspektionsverfahren wird ein Bezug für das Betrachten des epitaxialen SiC-Wafers beliebig ausgewählt. Bei dem Herstellungsverfahren für eine SiC-Vorrichtung und dem Bewertungsverfahren für eine SiC-Vorrichtung gemäß der vorliegenden Ausführungsform kann eine Oberflächeninspektion an der Oberfläche des epitaxialen SiC-Wafers zum Vergleich vor dem Ionenimplantationsprozess ausgeführt werden. Die Oberflächeninspektion des epitaxialen SiC-Wafers vor dem Ionenimplantationsschritt kann ebenso wie der Oberflächeninspektionsschritt ausgeführt werden.
  • (PL-Inspektionsverfahren)
  • Bei dem PL-Inspektionsverfahren wird eine PL-Messung auf dem epitaxialen SiC-Wafer ausgeführt, an dem eine Ionenimplantation ausgeführt wurde. Bei dem PL-Inspektionsverfahren wird eine Photolumineszenzinspektionsvorrichtung verwendet. Die Wellenlänge des bei der Inspektion verwendeten Anregungslichts kann von 270 nm bis 380 nm reichen. Die Wellenlänge ist bevorzugt von 310 nm bis 365 nm und ist weiter bevorzugt 365 nm. Ein Helium-Cadmium(He-Cd)-Laser (λ = 325 nm), eine Quecksilber-Xenon(Hg-Xe)-Ultraviolett(UV)-Lampe (λ = 314 nm), ein N2-Laser (λ = 365 nm) oder dergleichen kann für das Anregungslicht verwendet werden.
  • Die Wellenlänge des empfangenen Lichts liegt vorzugsweise bevorzugt von 420 nm bis 750 nm und beträgt noch bevorzugter 660 nm. Die Wellenlänge des empfangenen Lichts kann durch die Verwendung eines Tiefpassfilters oder dergleichen gesteuert werden. Das Tiefpassfilter blockiert Wellen mit Wellenlängen, die kleiner oder gleich einer spezifischen Wellenlänge sind. Andere Lichtemissionen als jene, die für die vorgegebenen Fehler vorgesehen sind, können durch Steuern der Wellenlänge des empfangenen Lichts beseitigt werden.
  • Das PL-Inspektionsverfahren gemäß der Ausführungsform wird in dem Gebiet ausgeführt, das die bei dem Oberflächeninspektionsverfahren erkannten Fehler aufweist. Die 2 bis 4 zeigen Zustände, in denen die PL-Inspektion an dem Gebiet ausgeführt wurde, das die beim Oberflächeninspektionsverfahren erkannten Fehler aufweist. In den 2 bis 4 sind die linken Darstellungen (2 (a), 3 (a), 4 (a)) Oberflächeninspektionsbilder eines Fehlers und die rechten Darstellungen (2 (b), 3 (b), 4 (b)) durch Ausführen einer PL-Inspektion an derselben Stelle erhaltene PL-Inspektionsbilder. Die 2 bis 4 (2 (a) und 2 (b), 3 (a) und 3 (b) und 4 (a) und 4 (b)) sind Bilder des inspizierten Bereichs.
  • Bei dem in der rechten Darstellung in 2 (2 (b)) dargestellten PL-Inspektionsbild ist ein heller Fleck vorhanden, der an der gleichen Position wie der im Oberflächeninspektionsbild festgestellte Fehler als weißer Fleck auftritt. Bei dem in der rechten Darstellung in 3 (3 (b)) dargestellten PL-Inspektionsbild ist ein heller Fleck vorhanden, der an der gleichen Position wie der Fehler im Oberflächeninspektionsbild als leicht weißer Fleck auftritt, wenngleich der Fleck nicht so hell ist wie beim PL-Inspektionsbild in der rechten Darstellung in 2 (2 (b)). Beim in der rechten Darstellung in 4 (4 (b)) dargestellten PL-Inspektionsbild wird an der Position des bei der Oberflächeninspektion festgestellten Fehlers kein heller Fleck beobachtet.
  • Das bei der PL-Inspektion erfasste Photolumineszenzlicht wird allgemein erzeugt, wenn durch Anregungslicht von einem Valenzband in ein Leitungsband angeregte Elektronen in das Valenzband zurückkehren. Daher ist Licht nicht nur darauf beschränkt, dass ein Oberflächenfehler vorhanden ist. Daher kann in manchen Fällen starkes Licht emittiert werden, wie in der rechten Abbildung in 2 (2 (b)) dargestellt ist, während in anderen Fällen kein Licht emittiert werden kann, wie in der rechten Abbildung in 4 (4 (b)) dargestellt ist.
  • Dagegen wird Photolumineszenzlicht auch an einer Stelle beobachtet, an der auf der Oberfläche kein Fehler vorhanden ist. 5 ist ein beim Ausführen einer Oberflächeninspektion und PL-Inspektion am Substrat erhaltenes Bild. Die linke Darstellung in 5 (5 (a)) ist ein Oberflächeninspektionsbild, und die rechte Darstellung in 5 (5 (b)) ist ein PL-Inspektionsbild. Ungeachtet der linken Darstellung in 5 (5 (a)), worin kein Oberflächenfehler festgestellt wurde, wird in der rechten Darstellung (5 (b)) Photolumineszenzlicht gemessen, das wie eine weiße Trübung erscheint. Mit anderen Worten werden, wenn lediglich die PL-Inspektion ausgeführt wird, eine durch einen Oberflächenfehler hervorgerufene Lichtemission, wie in der rechten Darstellung in 2 (2 (b)) dargestellt, und eine durch das Innere der Epitaxieschicht hervorgerufene Lichtemission, wie in der rechten Darstellung in 5 (5 (b)) dargestellt, gemessen, und die Lichtemissionen können nicht voneinander getrennt werden.
  • (Bestimmungsverfahren)
  • Bei dem Bestimmungsverfahren wird der Fehlergrad anhand des beim Oberflächeninspektionsverfarhen erfassten Fehlerbilds und des beim PL-Inspektionsverfahren erfassten PL-Fehlerbilds bestimmt.
  • Wie in den 2 bis 4 dargestellt ist, können beim PL-Inspektionsverfahren ähnliche Fehler unterschiedlich erscheinen, selbst wenn diese Fehler beim Oberflächeninspektionsverfahren festgestellt wurden. Die Erfinder haben eine Korrelation zwischen der Art, wie Fehler beim PL-Inspektionsprozess erscheinen, und einem Oxidfilmriss- bzw. -bruch und einer mangelnden dielektrischen Durchschlagsfestigkeit bei einer SiC-Vorrichtung entdeckt.
  • 6 zeigt ein Ergebnis eines an im Oberflächeninspektionsverfahren spezifizierten Fehlern ausgeführten Oxidfilmbruchtests. 7 zeigt ein Ergebnis eines an im Oberflächeninspektionsverfahren spezifizierten Fehlern ausgeführten dielektrishen Durschlagsfestigkeits-Lecktests. In den 6 und 7 ist PitA ein Fehler, bei dem eine starke Lichtemission in dem in der rechten Abbildung in 2 (2 (b)) dargestellten PLInspektionsbild beobachtet wird, PitB ist ein Fehler, bei dem in dem in der rechten Abbildung in 3 (3 (b)) dargestellten PL-Inspektionsbild eine schwache Lichtemission beobachtet wird, und PitC ist ein Fehler, bei dem in dem in der rechten Abbildung in 4 (4 (b)) dargestellten PL-Inspektionsbild keine Lichtemission beobachtet wird.
  • Der Oxidfilmbruchtest und der Durchschlagsfestigkeits-Leckstromtest wurden an einem als SiC-Vorrichtung hergestellten Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ausgeführt. Durch Messen des Leckstroms (Igss) zwischen einer Gate- und einer Source-Elektrode wurde festgestellt, ob in der erzeugten Vorrichtung ein Oxidfilmbruch auftrat. Eine Drain- und eine Source-Elektrode wurden kurzgeschlossen, und es wurde eine Spannung Vgs zwischen die Gate- und die Source-Elektrode gelegt. Zwei Spannungsmuster, nämlich 10 V und 15 V, wurden angelegt.
  • Auch wurde durch Messen des Drain-Trennstroms (Idss) festgestellt, ob in der erzeugten Vorrichtung eine mangelnde dielektrische Durchschlagsfestigkeit („electric strength“) auftrat. Die Gate- und die Source-Elektrode wurden kurzgeschlossen, und es wurde eine Spannung zwischen die Drain- und die Source-Elektrode gelegt. Zwei Spannungsmuster, nämlich 10 V und 800 V, wurden angelegt.
  • Wie in den 6 und 7 dargestellt ist, traten bei PitA ein Oxidfilmbruch und eine mangelnde dielektrische Durchschlagsfestigkeit auf. Bei PitB trat beim Anlegen einer Spannung von 800 V kein Oxidfilmbruch auf, während eine mangelnde dielektrische Durchschlagsfestigkeit auftrat. Bei PitC trat weder ein Oxidfilmbruch noch eine mangelnde dielektrische Durchschlagsfestigkeit auf. Mit anderen Worten konnte der Fehlergrad durch Ausführen der PL-Inspektion am bei der Oberflächeninspektion spezifizierten Fehler festgestellt werden. Hier wurden der Schwellenwert des Leckstroms zwischen der Gate- und der Source-Elektrode, der zu einem Oxidfilmbruch führte, auf 1,0 × 10-7 A gelegt und der Schwellenwert des Drain-Trennstroms, der zu einer mangelnden dielektrischen Durchschlagsfestigkeit führte, auf 1,0 × 10-3 A gelegt. Es sei bemerkt, dass diese Schwellenwerte entsprechend der erforderlichen Leistungsanforderung geeignet festgelegt werden können.
  • Wenngleich der Grad der Lichtemission beim PL-Inspektionsbild anhand des erhaltenen Messbilds visuell analysiert werden kann, ist es hier bevorzugt, eine Bestimmung anhand des Kontrastverhältnisses zwischen dem Fehler und einem normalen Abschnitt auszuführen, um die Genauigkeit zu verbessern. Die Erfassung unter Verwendung des Kontrastverhältnisses kann automatisiert werden.
  • Bei dem in der rechten Abbildung in 2 (2 (b)) dargestellten PL-Fehlerbild beträgt das Verhältnis (S/N-Verhältnis) zwischen der Luminanz S am Licht emittierenden Abschnitt (PitA) und der Lichtemissionsintensität N an einem nicht Licht emittierenden Abschnitt 9,00527. Bei dem in der rechten Abbildung in 3 (3 (b)) dargestellten PL-Fehlerbild beträgt das S/N-Verhältnis am Licht emittierenden Abschnitt (PitB) 3,07779. Bei dem in der rechten Abbildung in 4 (4 (b)) dargestellten PL-Fehlerbild beträgt das S/N-Verhältnis am Licht emittierenden Abschnitt (PitC) 1,67965.
  • Es ist daher bevorzugt, Fehler als solche zu bestimmen, wenn ihre S/N-Verhältnisse größer oder gleich 4,0 sind, und es ist ferner beim PL-Inspektionsverfahren bevorzugt, Fehler als solche zu bestimmen, wenn ihre S/N-Verhältnisse größer oder gleich 2,0 sind.
  • Falls Fehler als solche bestimmt werden, wenn ihre S/N-Verhältnisse größer oder gleich 4,0 sind, können zumindest Fehler ausgeschlossen werden, die zu einem Oxidfilmbruch führen können. Falls Fehler als solche bestimmt werden, wenn die S/N-Verhältnisse größer oder gleich 2,0 sind, können Fehler ausgeschlossen werden, die zu einem Oxidfilmbruch und einer mangelnden dielektrischen Durchschlagsfestigkeit führen können.
  • (Gate-Oxidfilm-Bildungsverfahren)
  • Nachdem die fehlerhafte Stelle durch die erwähnte Inspektion spezifiziert wurde, wird ein Gate-Oxidfilm-Bildungsverfahren ausgeführt. Bei dem Gate-Oxidfilm-Bildungsverfahren wird der epitaxiale SiC-Wafer in einer beispielsweise Sauerstoff enthaltenden Atmosphäre auf eine vorgegebene Temperatur erhitzt. Beide Oberflächen des epitaxialen Wafers werden durch das Erhitzen thermisch oxidiert. Eine Gate-Elektrode wird auf einem Gate-Oxidfilm gebildet, wodurch eine SiC-Vorrichtung erhalten wird.
  • (Verfahren zu Messung der dielektrischen Durchschlagsfestigkeit)
  • Es kann eine Spannung an jede auf dem epitaxialen SiC-Wafer hergestellte SiC-Vorrichtung angelegt werden, um ferner eine Messung der dielektrischen Durchschlagsfestigkeit durchzuführen. Bei der Messung der dielektrischen Durchschlagsfestigkeit wird eine vorgegebene Spannung zwischen einer rückseitigen Kontaktelektrodenoverfläche und eine Source-Kontaktelektrode angelegt. Durch Ausführen des Verfahrens zur Messung der dielektrischen Durchschlagsfestigkeit kann ein Fehler spezifiziert werden, der beim Oberflächeninspektionsverfahren und beim PL-Inspektionsverfahren nicht spezifiziert werden kann.
  • Durch das Bewertungsverfahren für eine SiC-Vorrichtung und das Herstellungsverfahren für eine SiC-Vorrichtung gemäß der Ausführungsform kann ein Killer-Defekt festgestellt werden, der zu einem Oxidfilmbruch und einer mangelnden dielektrischen Durchschlagsfestigkeit führen kann, wie vorstehend beschrieben. Es ist schwierig, lediglich durch PL-Inspektion und Verwendung von Photolumineszenz eine genaue Bestimmung auszuführen. Dagegen kann ein Killer-Defekt, der zu einem Oxidfilmbruch und einer mangelnden dielektrischen Durchschlagsfestigkeit führen kann, durch Prüfen des Oberflächenfehlerbilds und des PL-Fehlerbilds beim Bewertungsverfahren für eine SiC-Vorrichtung und bei einem Herstellungsverfahren für eine SiC-Vorrichtung gemäß der Ausführungsform genau bestimmt werden.
  • Wenngleich vorstehend bevorzugte Ausführungsformen der Erfindung beschrieben und erläutert wurden, versteh sich, dass diese lediglich als Beispiele für die Erfindung dienen und nicht als einschränkend angesehen werden sollten. Es können Hinzufügungen, Fortlassungen, Ersetzungen und andere Modifikationen vorgenommen werden, ohne vom Gedanken oder vom Schutzumfang der vorliegenden Erfindung abzuweichen. Dementsprechend sollte die Erfindung nicht als durch die vorstehende Beschreibung eingeschränkt angesehen werden, sondern sie ist nur durch den Schutzumfang der anliegenden Ansprüche beschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2018136251 [0002]
    • JP 201625241 [0006, 0007, 0010]
    • JP 201556583 [0007, 0010]
    • JP 2011220744 [0008]
    • JP 201711100 [0009]

Claims (5)

  1. Herstellungsverfahren für eine SiC-Vorrichtung, welches Folgendes aufweist: Ausführen eines Ionenimplantationsprozesses, bei dem Ionen in eine Epitaxieschicht eines die Epitaxieschicht aufweisenden epitaxialen SiC-Wafers implantiert werden, und Ausführen eines Bewertungsverfahrens, bei dem ein Fehler des epitaxialen SiC-Wafers nach dem Ionenimplantationsprozess bewertet wird, wobei das Bewertungsverfahren Folgendes beinhaltet: ein Oberflächeninspektionsverfahren, bei dem eine Oberfläche des epitaxialen SiC-Wafers inspiziert wird, ein PL-Inspektionsverfahren, bei dem ein Bereich, der den bei der Oberflächeninspektion erkannten Fehler aufweist, mit Anregungslicht bestrahlt wird, um eine Photolumineszenzmessung nach dem Oberflächeninspektionsverfahren auszuführen, und ein Bestimmungsverfahren, bei dem ein Fehlergrad anhand eines bei der Oberflächeninspektion erfassten Oberflächenfehlerbilds und eines beim PL-Inspektionsverfahren erfassten PL-Fehlerbilds bestimmt wird.
  2. Herstellungsverfahren für eine SiC-Vorrichtung nach Anspruch 1, welches ferner Folgendes aufweist: Ausführen eines Messverfahrens der dielektrischen Durchschlagsfestigkeit, bei dem eine Spannung an jede hergestellte SiC-Vorrichtung angelegt wird, um nach dem Bewertungsverfahren eine Messung der dielektrischen Durchschlagsfestigkeit durchzuführen.
  3. Herstellungsverfahren für eine SiC-Vorrichtung nach Anspruch 1 oder 2, wobei in dem PL-Inspektionsverfahren der bei dem Bewertungsverfahren bewertete Fehler als solcher bestimmt wird, wenn das Verhältnis zwischen der Luminanz S an einem Licht emittierenden Abschnitt und der Lichtemissionsintensität N an einem nicht Licht emittierenden Abschnitt größer oder gleich 4,0 ist.
  4. Herstellungsverfahren für eine SiC-Vorrichtung nach einem der Ansprüche 1 bis 3, wobei in dem PL-Inspektionsverfahren der bei dem Bewertungsverfahren bewertete Fehler als solcher bestimmt wird, wenn das Verhältnis zwischen der Luminanz S an dem Licht emittierenden Abschnitt und der Lichtemissionsintensität N an dem nicht Licht emittierenden Abschnitt größer oder gleich 2,0 ist.
  5. Bewertungsverfahren für eine SiC-Vorrichtung, welches Folgendes aufweist: Ausführen eines Oberflächeninspektionsverfahrens, bei dem eine Oberfläche eines epitaxialen SiC-Wafers inspiziert wird, Ausführen eines PL-Inspektionsverfahrens, bei dem die Oberfläche des epitaxialen SiC-Wafers mit Anregungslicht bestrahlt wird, um eine Photolumineszenzmessung auszuführen, und Ausführen eines Bestimmungsverfahrens, bei dem ein Fehlergrad anhand eines bei der Oberflächeninspektion erfassten Oberflächenfehlerbilds und eines beim PL-Inspektionsverfahren erfassten PL-Fehlerbilds bestimmt wird.
DE102019119326.5A 2018-07-19 2019-07-17 HERSTELLUNGSVERFAHREN UND BEWERTUNGSVERFAHREN FÜR EINE SiC-VORRICHTUNG Pending DE102019119326A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018136251A JP7175115B2 (ja) 2018-07-19 2018-07-19 ＳｉＣデバイスの製造方法および評価方法
JP2018-136251 2018-07-19

Publications (1)

Publication Number Publication Date
DE102019119326A1 true DE102019119326A1 (de) 2020-01-23

Family

ID=69148457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019119326.5A Pending DE102019119326A1 (de) 2018-07-19 2019-07-17 HERSTELLUNGSVERFAHREN UND BEWERTUNGSVERFAHREN FÜR EINE SiC-VORRICHTUNG

Country Status (4)

Country Link
US (1) US10872827B2 (de)
JP (1) JP7175115B2 (de)
CN (1) CN110739239B (de)
DE (1) DE102019119326A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881574A (zh) * 2023-03-08 2023-03-31 广东仁懋电子有限公司 提升碳化硅mos管制备效果的方法、系统、设备及介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11187353B1 (en) 2021-04-29 2021-11-30 Vibration Mountings & Controls, Inc. Strut channel mounting clip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011220744A (ja) 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板
JP2015056583A (ja) 2013-09-13 2015-03-23 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置
JP2016025241A (ja) 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2017011100A (ja) 2015-06-22 2017-01-12 パナソニック株式会社 半導体試料の結晶欠陥検出装置及び結晶欠陥検出方法
JP2018136251A (ja) 2017-02-23 2018-08-30 博 奈良 意匠部材及び時計

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615251B2 (ja) * 2011-12-02 2014-10-29 三菱電機株式会社 結晶欠陥検出方法、炭化珪素半導体装置の製造方法
JP5980024B2 (ja) 2012-07-17 2016-08-31 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5633099B1 (ja) 2013-12-18 2014-12-03 レーザーテック株式会社 欠陥分類方法及び検査装置
US9551672B2 (en) * 2013-12-18 2017-01-24 Lasertec Corporation Defect classifying method and optical inspection apparatus for silicon carbide substrate
KR101593643B1 (ko) * 2014-09-25 2016-02-15 한국생산기술연구원 포토루미네선스 영상을 이용한 ｌｅｄ 에피-웨이퍼 검사장치
JP6931995B2 (ja) 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011220744A (ja) 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板
JP2015056583A (ja) 2013-09-13 2015-03-23 株式会社神戸製鋼所 酸化物半導体薄膜の評価装置
JP2016025241A (ja) 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2017011100A (ja) 2015-06-22 2017-01-12 パナソニック株式会社 半導体試料の結晶欠陥検出装置及び結晶欠陥検出方法
JP2018136251A (ja) 2017-02-23 2018-08-30 博 奈良 意匠部材及び時計

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881574A (zh) * 2023-03-08 2023-03-31 广东仁懋电子有限公司 提升碳化硅mos管制备效果的方法、系统、设备及介质
CN115881574B (zh) * 2023-03-08 2023-05-05 广东仁懋电子有限公司 提升碳化硅mos管制备效果的方法、系统、设备及介质

Also Published As

Publication number Publication date
JP7175115B2 (ja) 2022-11-18
US20200027797A1 (en) 2020-01-23
JP2020013939A (ja) 2020-01-23
CN110739239A (zh) 2020-01-31
CN110739239B (zh) 2023-08-04
US10872827B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
DE102010026351B4 (de) Verfahren und Vorrichtung zur Untersuchung einer Halbleiterscheibe
EP2473839B1 (de) Verfahren zur vermessung einer halbleiterstruktur, welche eine solarzelle oder eine vorstufe einer solarzelle ist
DE112012002619T5 (de) Verfahren und Vorrichtung zur Inspektion von lichtemittierenden Halbleiterelementen mittels Photolumineszenz-Abbildung
EP2115435B1 (de) Verfahren und anordnung zur detektion mechanischer defekte eines halbleiter-bauelements, insbesondere einer solarzelle oder solarzellen-anordnung
DE102012222867B4 (de) Defektuntersuchungsverfahren
DE112016004547T5 (de) Vorrichtung zum inspizieren einer hinteren oberfläche eines epitaxialwafers und verfahren zum inspizieren einer hinteren oberfläche eines epitaxialwafers unter verwendung derselben
DE102010060375A1 (de) Inspektionsverfahren
DE102019119326A1 (de) HERSTELLUNGSVERFAHREN UND BEWERTUNGSVERFAHREN FÜR EINE SiC-VORRICHTUNG
DE102019127412A1 (de) Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer
DE112017004904T5 (de) Verfahren zur Bewertung von Siliciumwafern, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, sowie ein Siliciumwafer
DE112015006323B4 (de) Verfahren zur Bewertung eines Halbleitersubstrats und Verfahren zur Herstellung eines Halbleitersubstrats
DE19808350A1 (de) Halbleiterwaferbewertungsverfahren und Halbleitereinrichtungsherstellungsverfahren
DE112017006630T5 (de) SiC-Wafer-Fehlermessverfahren, Referenzprobe und Verfahren zur Herstellung eines Epitaxialen SiC-Wafers
DE102009021799A1 (de) Verfahren zur ortsaufgelösten Bestimmung des Serienwiderstandes einer Halbleiterstruktur
DE102018222498B4 (de) Testbedingungen bestimmendes Verfahren
DE102019121807A1 (de) Verfahren und Vorrichtung zur Analyse einer Mehrfachsolarzelle mit zumindest zwei Sub-Solarzellen mittels Lumineszenzstrahlung
DE112014002270B4 (de) Verfahren zur Bewertung eines Halbleiter-Wafers
DE112018004122T5 (de) Verfahren zum Bewerten von Siliziumwafern und Verfahren zum Herstellen von Siliziumwafern
DE112019006527T5 (de) Defektprüfvorrichtung und Defektprüfverfahren
DE10243606A1 (de) Halbleitervorrichtungs-Inspektionsverfahren unter Verwendung eines leitenden RKM
DE112015002612B4 (de) Verfahren zum Bewerten einer Defektregion eines Halbleitersubstrats
DE102009024377A1 (de) Zerstörungsfreies Analyseverfahren zur Güteermittlung einer Dünnschichtsolarzelle mittels Photolumineszenzspektroskopie
EP1556900B1 (de) Zerstörungsfreies analyseverfahren zur güteermittlung einer solarzelle und anwendung davon.
DE102008044881A1 (de) Messverfahren für eine Halbleiterstruktur
DE19723080A1 (de) Prüfverfahren für Halbleiterbauelemente

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: RESONAC CORPORATION, JP

Free format text: FORMER OWNER: SHOWA DENKO K. K., TOKYO, JP