DE102004060854B4 - Halbleitervorrichtungs-Simulationsverfahren und Halbleitervorrichtungs-Simulationsvorrichtung - Google Patents

Halbleitervorrichtungs-Simulationsverfahren und Halbleitervorrichtungs-Simulationsvorrichtung Download PDF

Info

Publication number
DE102004060854B4
DE102004060854B4 DE102004060854A DE102004060854A DE102004060854B4 DE 102004060854 B4 DE102004060854 B4 DE 102004060854B4 DE 102004060854 A DE102004060854 A DE 102004060854A DE 102004060854 A DE102004060854 A DE 102004060854A DE 102004060854 B4 DE102004060854 B4 DE 102004060854B4
Authority
DE
Germany
Prior art keywords
mosfet
noise
thermal
surface potential
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004060854A
Other languages
English (en)
Other versions
DE102004060854A1 (de
Inventor
Mitiko Higashihiroshima Miura
Hiroaki Higashihiroshima Ueno
Satoshi Kure Hosokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Technology Academic Research Center
Original Assignee
Semiconductor Technology Academic Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Technology Academic Research Center filed Critical Semiconductor Technology Academic Research Center
Publication of DE102004060854A1 publication Critical patent/DE102004060854A1/de
Application granted granted Critical
Publication of DE102004060854B4 publication Critical patent/DE102004060854B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtungs-Simulationsverfahren, das einen ersten Schritt (SCHRITT 1) zum Eingeben eines Vorrichtungsparameters für einen MOSFET enthält, einen zweiten Schritt (SCHRITT 2) zum Einstellen einer Spannung für den MOSFET, einen dritten Schritt (SCHRITT 3) zum Berechnen eines Oberflächenpotentials und einer Schwellenspannung des MOSFET auf der Basis der Vorrichtungsparametereingabe im ersten Schritt und der Einstellspannungseingabe im zweiten Schritt, einen vierten Schritt (SCHRITT 4) zum Berechnen einer Vorrichtungs-Kennlinie des MOSFET auf der Basis des berechneten Oberflächenpotentials und der berechneten Schwellenspannung, einen fünften Schritt (SCHRITT 5) zum Bestimmen, ob eine Spannungseinstellung im MOSFET zu ändern ist oder nicht, und einen sechsten Schritt (SCHRITT 6) zum Bestimmen, ob der Vorrichtungsparameter für den MOSFET zu ändern ist oder nicht, wobei die dritten bis fünften Schritte auf einen Rücksprung zum zweiten Schritt (SCHRITT 2) hin wiederholt werden, um die Spannungseinstellung zu ändern, wenn im fünften Schritt bestimmt wird, dass die Spannungseinstellung zu ändern ist, und wobei die zweiten...

Description

  • Mit den letzten Fortschritten bei Hochintegrationstechniken für Halbleitervorrichtungen, wie beispielsweise ICs und LSIs ist die Erzeugung von Rauschen ein ernsthaftes Problem geworden, da MOSFETs bezüglich der Größe reduziert worden, sind. 1, zeigt die Beziehung zwischen einer Frequenz f und einer Drainstrom-Rauschspektrumsdichte Sid bei MOSFETs, die durch eine 100-nm-Mikroherstellungstechnik hergestellt sind. Wie es in 1 gezeigt ist, wird ein 1/f-Rauschen (ein Rauschen, das eine spektrale Verteilung zeigt, die nahezu umgekehrt proportional zu einer Frequenz ist; das auch Funkelrauschen genannt wird) in einem Niederfrequenzbereich beobachtet, wohingegen thermisches Rauschen (elektrisches Rauschen, das durch eine thermische (heftige) Bewegung von Elektronen verursacht wird) in einem GHz-Band von hohen Frequenzen beobachtet wird. 1/f-Rauschen und thermisches Rauschen werden durch physikalisch unterschiedliche Mechanismen verursacht. Von diesem Rauschen ist das 1/f-Rauschen relativ groß und kann somit durch eine herkömmliche Gleichstrom- bzw. DC-Prüftechnik gemessen werden. Thermisches Rauschen ist jedoch klein und somit schwer direkt zu messen. Aus diesem Grund ist, da die Anwendung von MOSFETs auf Funkfrequenz- bzw. Radiofrequenz-(RF-)Schaltungen, wie beispielsweise Funkzelltelefone und drahtlose LANs (wireless LANs) fortgeschritten ist, Gegenmaßnahmen gegenüber thermischem Rauschen eine größere Wichtigkeit zugeteilt worden (siehe beispielsweise D.K. Shaeffer und T.H. Lee, "A 1.5 V 1.5 GHz CMOS low noise amplifier", IEEE J. Solid-State Circuits, vol. 32, S. 745–759, 1997).
  • 2 zeigt eine Erhöhung bezüglich eines thermischen Rauschens mit einer Erniedrigung bezüglich der Größe von MOSFETs, und spezifischer die Drainstrom-Rauschspektrumsdichte Sid [A2/Hz] als Funktion der Frequenz f [GHz] im Fall einer Gatelänge Lg = 0,18 μm, 0,27 μm, 0,42 μm, 0,94 μm und 0,97 μm. Wenn die Gatelänge Lg kleiner wird, wird das thermische Rauschen größer. Es wird erwartet, dass dann, wenn die Gatelänge kleiner als 0,18 μm wird, das thermische Rauschen stärker ansteigen wird.
  • In einer Schaltung erzeugtes Rauschen ist ein Parameter, der eine Verschlechterung bezüglich der Schaltungscharakteristiken verursacht. Beim Entwickeln einer Schaltung ist es daher nötig, ein Rauschen durch eine Schaltungssimulation genau vorherzusagen.
  • Herkömmlich wird ein solches Rauschen unter Verwendung der Beziehung Sid = 4 kTgds0γ für die Drainstrom-Rauschspektrumsdichte Sid, die aus der Gleichung des Nyquist-Theorems erhalten wird (Siehe H. Nyquist, Phys. Rev., 32, 110, 1928, "Thermal Agitation of Electric Charge in Conductors") erhalten wird, als γ = 2/3 berechnet.
  • Das bedeutet, dass thermisches Rauschen durch Wärme verursacht wird und dass die Rauschspektrumsdichte pro Einheitsfrequenz ohne ein Zeigen einer Frequenzabhängigkeit konstant ist. Dieses thermische Rauschen ist theoretisch von Nyquist erklärt worden und sein allgemeiner Ausdruck ist: SV = 4kTR[V2/Hz] SI = 4kTG[A2/Hz] (1)wobei SV die Spannungs-Rauschspektrumsdichte ist, SI die Strom-Rauschspektrumsdichte ist, k die Boltzmann-Konstante ist, T die absolute Temperatur ist, R der Widerstand ist und G die Leitfähigkeit ist.
  • Es soll der Fall eines MOSFET betrachtet werden. Zuallererst kann gemäß den Ausdrücken (1), wenn man Sid die Drainstrom-Rauschspektrumsdichte sein lässt, ein allgemeiner Ausdruck wie folgt geschrieben werden: Sid = 4kTgds (2)
  • Im Fall eines MOSFET wird jedoch deshalb, weil eine Kanal-Leitfähigkeit gds von einer Vorspannung abhängt und gds auf den Wert festgelegt ist, der dann erhalten wird, wenn Vds = 0, die Drainstrom-Rauschspektrumsdichte geschrieben als Sid = 4kTgds0γ (3) und γ (thermischer Drain-Rauschkoeffizient) wird dazu verwendet, die Kennlinien von thermischem Rauschen auszuwerten.
  • Da gds0 gleich gds0 ist, wenn die Drain-Source-Spannung Vds = 0, ist γ durch Vergleichen der Gleichungen (2) und (3) gegeben als γ = 1. Wenn Vds größer wird, wird gds kleiner, und somit wird γ kleiner. Im Fall eines langen Kanals ist experimentell und theoretisch herausgefunden worden, dass 2/3 < γ < 1 in einem linearen Bereich gilt und γ in einem Sättigungsbereich zu γ = 2/3 konvergiert.
  • Im Fall eines kurzen Kanals wurde aus tatsächlichen Messungen in R.P. Jindal, IEEE Trans. Elec. Dev. 1986, "Hot-Electron Effects an Channel Thermal Noise in Fine-Line NMOS Field-Effect Transistors" herausgefunden, dass sich γ auf 1 oder darüber erhöht. Obwohl die Ursache für eine Erhöhung bezüglich γ theoretisch nicht erklärt worden ist, wird gemäß G. Knoblinger, P. Klein, M. Tiebout, IEEE J. Solid-State Circuits, 2001, "A New Model for Thermal Channel Noise of Deep Submicron MOSFET's and its Application in RF-CMOS Design" gemeint, dass der Effekt von heißen Trägern die Ursache ist.
  • Wie es oben beschrieben ist, kann eine Schaltungssimulation deshalb, weil der Wert eines thermischen Drain-Rauschkoeffizienten γ tatsächlich einen Wert annimmt, der im Bereich von 2/3 bis 1 liegt, durch eine Berechnung mit γ = 2/3 nicht genau durchgeführt werden.
  • Gemäß einer Technik zum Lösen dieses Problems wird thermisches Rauschen unter unterschiedlichen Vorspannbedingungen wie im Fall eines Gleichstrommodells gemessen und wird γ als Parameter behandelt. Wie es oben beschrieben ist, ist jedoch thermisches Rauschen klein und schwer zu messen, und es dauert eine lange Zeit, es zu messen. Zusätzlich ist es deshalb, weil eine Vorrichtung für eine solche Messung im Vergleich mit derjenigen für eine Gleichstrommessung nicht allgemein verwendet wird, schwierig, einen Parameter auf der Basis des Messergebnisses über thermisches Rauschen zu erhalten.
  • Unter diesen Umständen ist eine Forderung nach der Entwicklung eines MOSFET-Modells entstanden, das eine Abschätzung hoher Genauigkeit von thermischem Rauschen ohne eine direkte Messung zulässt, eines Analyseverfahrens für thermisches Rauschen und eines Simulationsverfahrens und einer Simulationsvorrichtung, die die elektrischen Kennlinien oder einen Schaltkreisbetrieb einer Halbleitervorrichtung auf einem Computer unter Verwendung eines MOSFET-Modells genau simulieren können.
  • Wie es oben beschrieben ist, kann gemäß dem herkömmlichen Simulationsmodell für die Entwicklung bzw. den Entwurf bzw. den Aufbau einer Halbleitervorrichtung deshalb, weil eine Berechnung mit einem festen thermischen Drain-Rauschkoeffizienten durchgeführt wird, eine Schaltkreissimulation nicht mit hoher Genauigkeit durchgeführt werden. Zum Lösen dieses Problems kann thermisches Rauschen unter unterschiedlichen Vorspannungsbedingungen gemessen werden und kann ein thermischer Drain-Rauschkoeffizient als Parameter behandelt werden. Es ist jedoch schwierig, thermisches Rauschen zu messen, und es dauert eine lange Zeit, es zu messen. Es ist daher schwierig, einen Parameter auf der Basis des Messergebnisses zu erhalten.
  • Selbst wenn thermisches Drain-Rauschen gemessen wird, kann es nicht ausgewertet oder analysiert werden.
  • Zusätzlich können das herkömmliche Halbleitervorrichtungs-Simulationsverfahren und eine zugehörige Vorrichtung, die dieses Modell verwenden, die elektrischen Charakteristiken oder den Schaltkreisbetrieb einer Halbleitervorrichtung, die aus in Mikrotechnik hergestellten MOSFETs gebildet ist, nicht genau simulieren.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleitervorrichtungs-Simulationsverfahren und eine zugehörige Vorrichtung zur Verfügung zu stellen, die die elektrischen Charakteristiken bzw. Kennlinien oder den Schaltungsbetrieb einer Halbleitervorrichtung, die aus in Mikrotechnik hergestellten MOSFETs gebildet ist, durch Vorhersagen von thermischem Drain-Rauschen unter Verwendung des Modells genau simulieren können.
  • Für die vorliegende Erfindung wird ein Simulationsmodell für einen Aufbau einer Halbleitervorrichtung zur Verfügung gestellt, welches folgendes aufweist:
    Berechnen des Drainstroms ds eines MOSFET durch Verwenden eines Oberflächenpotentialmodells gemäß den folgenden Gleichungen basierend auf einer Driftdiffusions-Approximation:
    Figure 00070001
    wobei Wg die Gatebreite des MOSFET ist, "Leff – Lred" der Abstand vom Sourceanschluss zu einer Abschnürstelle ist, μ die Trägerbeweglichkeit ist, COX die Kapazität des Gate-Oxidfilms pro Einheitsbereich ist, Vgs die Gate-Source-Spannung ist, Vth die Schwellenspannung sei, ϕs0 das Oberflächenpotential am Sourceanschluss in einem Kanal ist, ϕsL das Oberflächenpotential am Drainanschluss im Kanal ist, und δ der Massenkoeffizient ist,
    Figure 00070002
    und
  • Einsetzen des berechneten Drainstroms Ids in den folgenden Relationsausdruck für eine thermische Drain-Rauschspektrumsdichte, die aus einer Nyquist-Theorem-Gleichung erhalten wird:
    Figure 00070003
    wobei k die Boltzmann-Konstante ist, T die absolute Temperatur ist, Leff die effektive Kanallänge des MOSFET ist, gds die Kanal-Leitfähigkeit ist und ϕs das Siliziumoberflächenpotential ist, um dadurch eine Gleichung zu berechnen, die für alle Spannungsbedingungen effektiv ist, welche ausgedrückt wird als:
    Figure 00070004
  • Ein thermisches Drain-Rauschen kann für alle Betriebsspannungen unter Verwendung dieses Simulationsmodells genau und schnell berechnet werden.
  • Das Simulationsmodell für den Aufbau einer Halbleitervorrichtung kann in einen Schaltkreissimulator eingebaut sein, wobei ein Messergebnis aus dem thermischen Drain-Rauschkoeffizienten γ analysiert wird.
  • Zusätzlich kann bei Einbau in einen Schaltkreissimulator ein thermisches Drain-Rauschen vorhergesagt werden.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Halbleitervorrichtungs-Simulationsverfahren zur Verfügung gestellt, welches einen ersten Schritt zum Eingeben eines Vorrichtungsparameters für einen MOSFET enthält, einen zweiten Schritt zum Einstellen einer Spannung für den MOSFET, einen dritten Schritt zum Berechnen eines Oberflächenpotentials und einer Schwellenspannung des MOSFET auf der Basis der im ersten Schritt eingegebenen Vorrichtungsparameter und der im zweiten Schritt eingestellten Spannungseingabe, einen vierten Schritt zum Berechnen einer Vorrichtungskennlinie des MOSFET auf der Basis des berechneten Oberflächenpotentials und der Schwellenspannung, einen fünften Schritt zum Bestimmen, ob eine Spannungseinstellung im MOSFET zu ändern ist oder nicht, und einen sechsten Schritt zum Bestimmen, ob der Vorrichtungsparameter für den MOSFET zu ändern ist oder nicht, wobei die dritten bis fünften Schritte auf einen Rücksprung zum zweiten Schritt hin wiederholt werden, um die Spannungseinstellung zu ändern, wenn im fünften Schritt bestimmt wird, dass die Spannungseinstellung zu ändern ist, und wobei die zweiten bis sechsten Schritte auf einen Rücksprung zum ersten Schritt hin wiederholt werden, um den Vorrichtungsparameter zu ändern, wenn im fünften Schritt bestimmt wird, dass die Spannungseinstellung nicht zu ändern ist, und im sechsten Schritt bestimmt wird, dass der Vorrichtungsparameter zu ändern ist, wobei das Halbleitervorrichtungs-Simulationsverfahren weiterhin einen siebten Schritt zum Speichern des Oberflächenpotentials und der Schwellenspannung, die durch eine Berechnung im dritten Schritt erhalten sind, in einer Speichereinrichtung aufweist, einen achten Schritt zum Berechnen eines thermischen Drain-Rauschens auf der Basis von Daten der im ersten Schritt eingegebenen Vorrichtungsparameter, der im zweiten Schritt eingestellten Spannungseingabe und dem Oberflächenpotential und der Schwellenspannung, die in der Speichereinrichtung gespeichert sind; und einen neunten Schritt zum Bestimmen, ob das thermische Drain-Rauschen im MOSFET zu reduzieren ist oder nicht, und zum Transferieren eines Berechnungsergebnisses des thermischen Drain-Rauschens zum fünften Schritt, um das Ergebnis bei einer Simulation für thermisches Rauschen unter Verwendung des Modells zu berücksichtigen, wenn bestimmt wird, dass das thermische Drain-Rauschen zu reduzieren ist, wobei der achte Schritt ein Berechnen des thermischen Drain-Rauschens durch Verwenden des Simulationsmodells (MOSFET-Modells) für einen Aufbau einer Halbleitervorrichtung enthält.
  • Weiterhin ist gemäß einem Aspekt der vorliegenden Erfindung eine Halbleitervorrichtungs-Simulationsvorrichtung zur Verfügung gestellt, die folgendes aufweist: eine Eingabeeinrichtung zum Eingeben eines Vorrichtungsparameters und einer eingestellten Spannung, eine Verarbeitungseinrichtung zum Durchführen einer Berechnung eines Oberflächenpotentials und einer Schwellenspannung, einer Berechnung einer Vorrichtungs-Kennlinie und einer Berechnung von thermischem Drain-Rauschen auf der Basis des Vorrichtungsparameters und der eingestellten Spannung, die von der Eingabeeinrichtung eingegeben sind, eine Speichereinrichtung zum Speichern des Vorrichtungsparameters und der eingestellten Spannung, die von der Eingabeeinrichtung eingegeben sind, ein Programm, das einen Betriebsausdruck für den Drainstrom eines MOSFET in einem Oberflächenpotentialmodell beschreibt, ein Programm, das einen Relations- bzw. Beziehungsausdruck für eine thermische Drain-Rauschspektrumsdichte beschreibt, die aus einer Nyquist-Theorem-Gleichung erhalten wird, ein Programm, das einen Betriebsausdruck für den thermischen Drain-Rauschkoeffizienten beschreibt, und ein Berechnungsergebnis, das durch die Verarbeitungseinrichtung erhalten ist, und eine Ausgabeeinrichtung zum Ausgeben des Berechnungsergebnisses, das durch die Verarbeitungseinrichtung erhalten ist, wobei die Verarbeitungseinrichtung das Simulationsmodell (MOSFET-Modell) für einen Aufbau einer Halbleitervorrichtung zum Berechnen von thermischem Drain-Rauschen verwendet.
  • Gemäß dem obigen Verfahren und der obigen Vorrichtung kann thermisches Drain-Rauschen mit hoher Genauigkeit aus den Gleichstrom-Kennlinien eines MOSFET ohne ein Messen von thermischem Rauschen unter unterschiedlichen Vorspannungsbedingungen oder Durchführen einer Approximation unter Verwendung von Anpassungsparametern vorhergesagt, abgeschätzt, analysiert und ausgewertet werden.
  • Zusätzlich können die elektrischen Charakteristiken bzw. Kennlinien bzw. Eigenschaften oder ein Schaltkreis- bzw. Schaltungsbetrieb einer Halbleitervorrichtung, die aus in Mikrotechnologie hergestellten MOSFETs gebildet ist, auf einem Computer mittels des obigen Modells simuliert werden.
  • Eine Halbleitervorrichtung mit einem geringen thermischen Drain-Rauschen kann daher durch Einstellen von verschiedenen Vorrichtungsparametern und Einstellspannungen in MOSFETs hergestellt werden, während dieses MOSFET-Modell und ein Simulationsergebnis im Vorrichtungsentwurf berücksichtigt werden.
  • Es folgt eine kurze Beschreibung der mehreren Ansichten der Zeichnung:
  • 1 ist eine Kurve, die die Beziehung zwischen der Frequenz und der Drainstrom-Rauschspektrumsdichte in einem MOSFET zeigt, der durch eine 100-nm-Mikroherstellungstechnik ausgebildet ist;
  • 2 ist eine Kurve, die die Beziehung zwischen der Frequenz und der Drainstrom-Rauschspektrumsdichte zeigt, um ein Erhöhen bezüglich eines thermischen Rauschens mit einer Reduzierung bezüglich einer MOSFET-Größe zu erklären;
  • 3 ist eine Kurve, die eine Änderung bezüglich einer Trägerbeweglichkeit mit einer Änderung bezüglich eines Potentials in einem Kanal durch eine lineare Approximation ausdrückt;
  • 4 ist eine Kurve, die einen Vergleich zwischen den tatsächlichen Messungen und der Drain-Source-Spannung und einer Strom-Spektrumsdichte als Simulationsergebnisse gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 5 ist eine Kurve, die einen Vergleich zwischen den tatsächlichen Messungen und der Drain-Source-Spannung und einem thermischen Drain-Rauschkoeffizienten als Simulationsergebnisse gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 6 ist ein Ablaufdiagramm, das ein Simulationsverfahren für eine Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
  • 7 ist ein Blockdiagramm, das den schematischen Aufbau einer Halbleitervorrichtungs-Simulationsvorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • Es folgt eine detaillierte Beschreibung der Erfindung.
  • Zuerst wird ein Simulationsmodell für den Aufbau bzw. den Entwurf einer Halbleitervorrichtung beschrieben werden. Ein Beispiel für ein Simulationsverfahren und eine Simulationsvorrichtung, die dieses Simulationsmodell verwenden, wird als Nächstes beschrieben werden.
  • (A) Ableitung einer Grundgleichung für thermisches Rauschen
  • Zuallererst wird eine Grundgleichung aus einem Modell für thermisches Rauschen basierend auf dem Theorem von H. Nyquist (H. Nyquist, Phys. Rev., 32, 110, 1928, "Thermal Agitation of Electric Charge in Conductors") abgeleitet:
    Figure 00120001
  • In einem MOSFET kann, wenn man ϕs das Potential bei einem Abstand x von einem Sourceanschluss sein lässt und gds(x) die kleine Kanal-Leitfähigkeit sein lässt, gds(x) in Bezug auf eine Funktion gdss) von ϕs ausgedrückt werden. Da der Drainstrom ausgedrückt wird als
    Figure 00120002
    ergibt die Integration der zwei Seiten innerhalb des Kanals:
    Figure 00130001
    wobei ϕs0 und ϕ3L die Oberflächenpotentiale am Sourceanschluss und Drainanschluss im Kanal darstellen.
  • Gemäß der Gleichung (5) als eine Stromgleichung ergibt die Umwandlung der Variable der Gleichung (4) von x zu ϕs:
    Figure 00130002
  • In diesem Fall gilt deshalb, weil Sid(f) = 4kTgd0γ:
    Figure 00130003
    Gemäß der obigen Beschreibung können Sid und γ abgeleitet werden.
  • (B) Anwendung auf einen MOSFET
  • Wie es oben beschrieben ist, wird zum Simulieren von γ, was auf die obige Weise mit einem Oberflächenpotentialmodell berechnet ist, wie z. B. HiSIM (Hiroshima University STARC IGFET Modell), die Integration der Gleichung (8) durch Verwenden einer Stromgleichung durchgeführt, die neu geschrieben wird, um für alle Betriebsspannungen effektiv zu sein.
  • In diesem Fall wird eine Änderung bezüglich einer Trägerbeweglichkeit aufgrund des Potentials im Kanal beispielsweise als lineare Approximation (siehe 3) ausgedrückt. Lässt man μd die Trägerbeweglichkeit bei dem Drainanschluss sein und μs die Trägerbeweglichkeit bei dem Sourceanschluss sein, wird eine lineare Approximation der Trägerbeweglichkeit in Bezug auf eine Änderung bezüglich des Potentials durch die folgende Gleichung ausgedrückt:
    Figure 00140001
  • Zuallererst werden die Stromgleichungen als Gleichungen (10) gemäß der Beschreibung eines Oberflächenpotentialmodells basierend auf einer Driftdiffusions-Approximation ausgedrückt.
  • Figure 00140002
  • In diesem Fall stellt Leff – Lred den Abstand von dem Sourceanschluss zu der Abschnürstelle dar und wird δ allgemein als Massenkoeffizient ausgedrückt, der auf einer Driftdiffusions-Approximation basiert und somit in einer komplizierten Funktion resultiert.
  • Die Gleichungen (10) werden durch Modifizieren des Oberflächenpotentials basierend auf der Driftdiffusions-Approximation erhalten und werden in der Form eines Drift-Modells ausgedrückt, das beispielsweise in Y.P. Tsivids "Operation and modeling of the MOS transistor", McGraw-Hill, 1999 offenbart ist.
  • Es ist jedoch zu beachten, dass Vth und δ jeweils durch die Gleichungen (11) und (12) ausgedrückt werden:
    Figure 00150001
    wobei q die elementare elektrische Lademenge ist, Nsub die Substratdichte ist, εsi die Dielektrizitätskonstante von Silizium ist, β die thermische Spannung ist und Vbs die Massen-Source-Spannung ist.
  • In diesem Fall wird beim Durchführen einer Modellierung eine Änderung bezüglich einer Trägerbeweglichkeit im Kanal beispielsweise als lineare Approximation ausgedrückt. Diese Approximation kann jedoch gemäß einer tatsächlichen Änderung bezüglich einer Trägerbeweglichkeit im Kanal verbessert werden.
  • Mit μ'(V) = 0 wird eine Gleichung für γ abgeleitet als:
    Figure 00160001
    wobei μ die durchschnittliche Trägerbeweglichkeit der Trägerbeweglichkeit μ beim Sourceanschluss und der Trägerbeweglichkeit μ beim Drainanschluss ist.
  • Offensichtlich gibt es keine Notwendigkeit, μ'(V) = 0 einzustellen.
  • Es ist jedoch zu beachten, dass die Gleichung (13), die oben angegeben ist, den optimalen Wert von γ darstellt und die vorliegende Erfindung nicht auf den Wert von γ selbst beschränkt ist, der durch die Gleichung (13) ausgedrückt ist, weil eine zufrieden stellende Funktion und ein zufrieden stellender Effekt selbst mit einem geringen Unterschied oder einem kleinen Fehler innerhalb eines zulässigen Bereichs erhalten werden können, d. h. innerhalb des Anwendungsbereichs dieses Modells.
  • In diesem Fall gilt dann, wenn die Drain-Spannung in den Sättigungsbereich eintritt, α = 0. Zusätzlich konvergiert in dem Fall eines langen Kanals deshalb, weil μd ≓ μs gilt, der Wert γ offensichtlich zu 2/3.
  • 4 zeigt das Ergebnis, das durch Vergleichen der Werte erhalten ist, die durch eine Umwandlung zu Strom-Spektrumsdichten durch Verwenden dieses Werts von γ bei den tatsächlichen Messungen erhalten sind, die in A.J. Scholten et. al, IEDM 2002, "Compact modeling of drain and gate current noise for RF CMOS" berichtet sind. Wie es aus 4 offensichtlich wird, sind die Berechnungsergebnisse, die durch Verwenden von HiSIM erhalten sind, sehr ähnlich zu den Werten in der obigen Referenz, von welchen gedacht wird, dass sie bezüglich einer Zuverlässigkeit am besten sind. Offensichtlich hat dieses Modell keine Anpassungsparameter, obwohl HiSIM tatsächlich gemessene Strom-Spannungs-Kennlinien reproduziert.
  • 5 zeigt einen Vergleich zwischen den Simulationsergebnissen und den Werten, die unter Umwandlung der Spektrumsdichte in der Referenz in γ erhalten sind, um γ = 1 einzustellen, wenn Vds = 0 gilt.
  • 5 zeigt einen Vergleich zwischen den tatsächlichen Messungen und γ, was durch ein Simulationsmodell für ein thermisches Rauschen gemäß dem Ausführungsbeispiel der vorliegenden Erfindung berechnet ist. Da die Modellwerte sehr ähnlich zu den tatsächlichen Messungen sind, wenn dieses Modell verwendet wird, kann eine Simulation von thermischem Rauschen mit hoher Genauigkeit in Bezug auf alle Betriebsspannungen durch Verwenden der Gleichung nach dem Nyquist-Theorem und eines Drainstroms Ids eines modifizierten Oberflächenpotentialmodells ohne ein tatsächliches Messen von thermischem Rauschen durchgeführt werden. Dies macht es möglich, eine Rauschsimulation einer analogen Schaltung ohne Verwendung von irgendwelchen Messergebnissen bezüglich eines thermischen Rauschens genau durchzuführen.
  • Zusätzlich reproduziert, wie es in 5 gezeigt ist, die Tendenz von γ auch richtig die tatsächlichen Messungen. In dem Fall eines kurzen Kanals zeigte, wie es auch durch die tatsächlichen Messungen angezeigt ist, der Wert von γ eine Tendenz dazu, größer zu werden, nachdem er einmal in Bezug auf eine Änderung bezüglich einer Drainspannung kleiner wird, was ungleich den vergangenen Berichten ist. Zusätzlich zeigte der minimale Wert von γ eine Tendenz dazu, mit einem Kleinerwerden bezüglich der Kanallänge größer zu werden.
  • Ein Vornehmen von nur einer Änderung bezüglich einer Trägerbeweglichkeit innerhalb eines Kanals macht es möglich, die Tendenz zu reproduzieren, dass der Wert von γ mit einem Kleinerwerden bezüglich einer Kanallänge größer wird, und zwar selbst ohne irgendeine Berücksichtigung des Einflusses des Effekts heißer Träger, die in der herkömmlichen Theorie vorgeschlagen ist.
  • Zusätzlich könnte im Fall eines langen Kanals eine Tendenz reproduziert werden, bei welcher dann, wenn die Drain-Spannung in den Sättigungsbereich eintritt, basierend auf der Theorie der Wert von γ zu 2/3 konvergiert. Im Fall eines kurzen Kanals offenbarte das Ergebnis, dass sich der Wert von γ gegenüber der tatsächlichen Messung in der Referenz nicht um so viel, wie gedacht wurde, dass er es würde, erhöhte. In diesem Fall wurde herausgefunden, dass der Wert von γ dazu neigte, sich nach einem einmaligen Erniedrigen mit einem Erhöhen bezüglich der Drain-Spannung zu erhöhen.
  • Zusätzlich können gemäß diesem Modell in entweder dem Fall eines kurzen Kanals oder dem Fall eines langen Kanals die Tendenzen von sowohl einer Spektrumsdichte als auch von γ durch Vergleichen der tatsächlichen Messungen in der Referenz und von Simulationsergebnissen richtig ausgedrückt werden. Dieses Ausführungsbeispiel kann sogar ein Messergebnis über thermisches Rauschen auswerten. Das bedeutet, dass ein Messergebnis durch Verwenden des thermischen Drain-Rauschkoeffizienten γ analysiert werden kann.
  • Thermisches Drain-Rauschen kann mit hoher Genauigkeit aus den Gleichstrom-Kennlinien eines MOSFET durch Verwenden des MOSFET-Modells vorhergesagt werden, das auf der Basis der obigen Spekulation erzeugt ist, ohne ein Rauschen unter unterschiedlichen Vorspannungsbedingungen zu messen oder eine Approximation unter Verwendung von Anpassungsparametern durchzuführen.
  • Ein Darstellen von Vth und δ, wie es durch die oben angegebenen Gleichungen (11) und (12) angezeigt ist, macht es möglich, thermisches Drain-Rauschen in dem gesamten Vorspannungsbereich zu berechnen, um dadurch eine Schaltungs- bzw. Schaltkreissimulation zu realisieren.
  • Das Simulationsverfahren und die Simulationsvorrichtung, die das obige MOSFET-Modell verwenden, werden als Nächstes unter Bezugnahme auf die 6 und 7 beschrieben werden. Ein Simulationsmodell HiSIM wird beispielhaft als Oberflächenpotentialmodell erklärt werden. Ein Fall, in welchem das obige Simulationsmodell (MOSFET-Modell) für den Entwurf einer Halbleitervorrichtung, welche zum Abschätzen von thermischem Drain-Rauschen verwendet wird, in HiSIM eingebaut ist, wird nachfolgend beschrieben werden.
  • 6 ist ein Ablaufdiagramm, das ein Simulationsverfahren für eine Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zeigt. 7 ist ein Blockdiagramm, das einen schematischen Aufbau der Simulationsvorrichtung zeigt. In dem in 6 gezeigten Ablaufdiagramm sind ein SCHRITT 1 und ein SCHRITT 7 Verarbeitungsschritte für einen Basissimulationsbetrieb von HiSIM. SCHRITT 8 bis SCHRITT 11, die mit der gestrichelten Linie umgeben sind, sind Verarbeitungsschritte zum Berechnen und zum Ausgeben von thermischem Drain-Rauschen.
  • Wie es in 7 gezeigt ist, besteht die Simulationsvorrichtung aus einer Eingabeeinheit 11, wie beispielsweise eine Tastatur oder einem Bedienungspult, einer Zentralverarbeitungseinheit 12, die verschiedene Prozesse durchführt, einer Speichereinheit 13, wie beispielsweise einer Speicherschaltung, einem Halbleiterspeicher oder einer Festplatte, und einer Ausgabeeinheit 14, wie beispielsweise einer Anzeigeeinheit oder einem Drucker. Die Zentralverarbeitungseinheit 12 weist eine Steuereinheit 12-1 und eine Arithmetik- bzw. Recheneinheit 12-2 auf. Die Steuereinheit 12-1 steuert die Operationen der Eingabeeinheit 11, der Arithmetikeinheit 12-2, der Speichereinheit 13, der Ausgabeeinheit 14 und ähnliches. Das Folgende ist als Programme in der Speichereinheit 13 geschrieben und gespeichert: ein Betriebsausdruck für ein Oberflächenpotential oder eine Schwellenspannung, ein Betriebsausdruck für Vorrichtungs-Kennlinien, ein Betriebsausdruck für den Drainstrom eines MOSFET bei HiSIM, einen Beziehungs- bzw. Relationsausdruck für die Drainstrom-Rauschspektrumsdichte, die aus einer Gleichung nach dem Nyquist-Theorem erhalten wird, und ein Betriebsausdruck für einen thermischen Drain-Rauschkoeffizienten.
  • Wie es durch das Ablaufdiagramm der 6 angezeigt ist, wird, nachdem verschiedene Vorrichtungsparameter, wie beispielsweise eine Gatelänge Lg, eine Gatebreite Wg, eine Gate-Oxidfilmdicke TOX und ähnliches eines MOSFET von der Eingabeeinheit 11 eingegeben sind (SCHRITT 1), eine an den MOSFET anzulegende Spannung eingestellt (SCHRITT 2). Die Vorrichtungsparameter und die Spannungseinstelldaten, die von der Eingabeeinheit 11 eingegeben sind, werden unter Steuerung der Steuereinheit 12-1 in der Zentralverarbeitungseinheit 12 in der Speichereinheit 13 gespeichert.
  • Die Vorrichtungsparameter, die Spannungseinstelldaten und die Betriebsausdrücke für ein Oberflächenpotential und eine Schwellenspannung, die in der Speichereinheit 13 gespeichert sind, werden zu der Arithmetikeinheit 12-2 transferiert, und das Oberflächenpotential 8, die Schwellenspannung Vth und ähnliches, werden unter Steuerung der Steuereinheit 12-1 berechnet (SCHRITT 3). Die Berechnungsergebnisse werden zur Speichereinheit 13 transferiert und darin gespeichert (SCHRITT 8).
  • Vorrichtungs-Kennlinien werden dann durch Verwenden des berechneten Oberflächenpotentials 6 und der Schwellenspannung Vth zusätzlich zu den Vorrichtungsparametern, den Spannungseinstelldaten, dem Betriebsausdruck für Vorrichtungs-Kennlinien und ähnliches, die in der Speichereinheit 13 gespeichert sind, berechnet (SCHRITT 4). Mit dieser Operation werden ein Strom, eine elektrische Ladung, eine Kapazität und ähnliches berechnet.
  • Die Zentralverarbeitungseinheit 12 bestimmt auf der Basis der Daten und der Berechnungsergebnisse, die in der Speichereinheit 13 gespeichert sind, ob die eingestellte Spannung zu ändern ist oder nicht (SCHRITT 5). Wenn die Spannung zu ändern ist, kehrt der Ablauf zurück zum SCHRITT 2, um die Spannungseinstellung zu ändern, und wird der Betrieb bzw. die Operation vom SCHRITT 3 bis zum SCHRITT 5 durchgeführt. Der Betrieb vom SCHRITT 2 bis zum SCHRITT 5 wird dann wiederholt, bis bestimmt wird, dass die Spannung nicht geändert wird.
  • Gegensätzlich dazu bestimmt die Zentralverarbeitungseinheit 12 dann, wenn bestimmt wird, dass die Spannung nicht zu ändern ist, wieder auf der Basis der Daten und der Berechnungsergebnisse, die im Voraus in der Speichereinheit 13 gespeichert sind, ob ein Vorrichtungsparameter zu ändern ist oder nicht (SCHRITT 6). Wenn bestimmt wird, dass der Vorrichtungsparameter zu ändern ist, springt der Ablauf zurück zum SCHRITT 1, um die Vorrichtungsparametereinstellung zu ändern und den Betrieb vom SCHRITT 2 bis zum SCHRITT 6 durchzuführen. Der Betrieb vom SCHRITT 1 bis zum SCHRITT 6 wird wiederholt, bis bestimmt wird, dass der Vorrichtungsparameter nicht zu ändern ist.
  • Wenn im SCHRITT 6 bestimmt wird, dass der Vorrichtungsparameter nicht zu ändern ist, wird ein Simulationsergebnis von der Ausgabeeinheit 14 unter Steuerung der Zentralverarbeitungseinheit 12 ausgegeben (SCHRITT 7).
  • Die Vorrichtungsparameter und die Spannungseinstelldaten, die im SCHRITT 1 und im SCHRITT 2 eingegeben sind, und die Daten der Berechnungsergebnisse bezüglich des Oberflächenpotentials 6 und der Schwellenspannung Vth, die in der Speichereinheit 13 im SCHRITT 8 gespeichert sind, werden zu der Arithmetikeinheit 12-2 transferiert, und die obige Berechnung eines thermischen Rauschens wird auf der Basis des Betriebsausdrucks für einen Drainstrom, des Relationsausdrucks für eine Drainstrom-Rauschspektrumsdichte, erhalten aus der Gleichung nach dem Nyquist-Theorem, und des Betriebsausdrucks für einen thermischen Drain-Rauschkoeffizienten für den MOSFET in dem Oberflächenpotentialmodell (in diesem Fall HiSIM) durchgeführt, die in der Speichereinheit 13 gespeichert sind (SCHRITT 9). Die Zentralverarbeitungseinheit 12 bestimmt dann aus diesem Berechnungsergebnis für thermisches Rauschen, ob das thermische Rauschen zu reduzieren ist oder nicht (SCHRITT 10). Wenn bestimmt wird, dass das thermische Rauschen zu reduzieren ist, springt der Ablauf zurück zum SCHRITT 5, als ein HiSIM-Verarbeitungsprogramm zum Berücksichtigen der Bestimmung bei der Simulation. Wenn bestimmt wird, dass das thermische Rauschen nicht zu reduzieren ist, wird das Berechnungsergebnis von der Ausgabeeinheit 14 unter der Steuerung der Steuereinheit 12-1 ausgegeben (SCHRITT 11).
  • Gemäß dem obigen Aufbau und gemäß dem obigen Verfahren können die elektrischen Kennlinien und der Schaltkreisbetrieb einer Halbleitervorrichtung, die aus mittels Mikrotechnologie hergestellten MOSFETs gebildet ist, durch Durchführen einer Simulation unter Verwendung des obigen MOSFET-Modells genau und schnell simuliert werden.
  • Eine Halbleitervorrichtung mit geringem thermischem Drain-Rauschen kann daher durch Einstellen von verschiedenen Vorrichtungsparametern und Einstellspannungen in MOSFETs hergestellt werden, während dieses MOSFET-Modell und ein Simulationsergebnis beim Vorrichtungsentwurf berücksichtigt wird.
  • Bei dem obigen Simulationsverfahren und der obigen Simulationsvorrichtung wird die vorliegende Erfindung als Beispiel eines Oberflächenpotentialmodells auf HiSIM angewendet. jedoch kann die vorliegende Erfindung offensichtlich allgemein auf andere Oberflächenpotentialmodelle angewendet werden.
  • Das Simulationsmodell für den Aufbau bzw. Entwurf einer Halbleitervorrichtung gemäß der vorliegenden Erfindung kann als Vorrichtungsmodell bei dem Entwurf einer elektronischen Schaltung, wie beispielsweise einem IC oder LSI, verwendet werden. Dieses Modell ist für ein MOSFET-Modell für eine mittels Mikrotechnologie hergestellte Schaltung geeignet, die insbesondere im GHz-Band verwendet wird.
  • Das Analyseverfahren und das Simulationsverfahren und die Vorrichtung, die dieses Modell verwenden, können thermisches Drain-Rauschen mit hoher Genauigkeit aus den Gleichstrom-Kennlinien eines MOSFET vorhersagen und analysieren. Weiterhin kann eine Halbleitervorrichtung mit einem geringen thermischen Drain-Rauschen daher durch Einstellen von verschiedenen Vorrichtungsparametern und Einstellspannungen in MOSFETs hergestellt werden, während ein Simulationsergebnis bei einem Vorrichtungsentwurf berücksichtigt wird.
  • Wie es oben beschrieben ist, wird gemäß einem Aspekt dieser Erfindung ein Simulationsmodell für den Entwurf einer Halbleitervorrichtung zur Verfügung gestellt, das ein thermisches Drain-Rauschen in Bezug auf alle Betriebsspannungen aus den Gleichstrom-Kennlinien eines MOSFET genau abschätzen kann.
  • Ein Analyseverfahren für ein thermisches Drain-Rauschen, welches ein Messergebnis durch Verwenden des thermischen Drain-Rauschkoeffizienten γ des obigen Modells analysieren kann, kann zur Verfügung gestellt werden.
  • Ein Simulationsverfahren und eine Simulationsvorrichtung, die die elektrischen Kennlinien oder den Schaltungsbetrieb einer Halbleitervorrichtung auf einem Computer durch Vorhersagen eines thermischen Drain-Rauschens durch Verwenden des obigen Modells genau simulieren können, kann zur Verfügung gestellt werden.

Claims (2)

  1. Halbleitervorrichtungs-Simulationsverfahren, das einen ersten Schritt (SCHRITT 1) zum Eingeben eines Vorrichtungsparameters für einen MOSFET enthält, einen zweiten Schritt (SCHRITT 2) zum Einstellen einer Spannung für den MOSFET, einen dritten Schritt (SCHRITT 3) zum Berechnen eines Oberflächenpotentials und einer Schwellenspannung des MOSFET auf der Basis der Vorrichtungsparametereingabe im ersten Schritt und der Einstellspannungseingabe im zweiten Schritt, einen vierten Schritt (SCHRITT 4) zum Berechnen einer Vorrichtungs-Kennlinie des MOSFET auf der Basis des berechneten Oberflächenpotentials und der berechneten Schwellenspannung, einen fünften Schritt (SCHRITT 5) zum Bestimmen, ob eine Spannungseinstellung im MOSFET zu ändern ist oder nicht, und einen sechsten Schritt (SCHRITT 6) zum Bestimmen, ob der Vorrichtungsparameter für den MOSFET zu ändern ist oder nicht, wobei die dritten bis fünften Schritte auf einen Rücksprung zum zweiten Schritt (SCHRITT 2) hin wiederholt werden, um die Spannungseinstellung zu ändern, wenn im fünften Schritt bestimmt wird, dass die Spannungseinstellung zu ändern ist, und wobei die zweiten bis sechsten Schritte auf einen Rücksprung zum ersten Schritt (SCHRITT 1) hin wiederholt werden, um den Vorrichtungsparameter zu ändern, wenn im fünften Schritt (SCHRITT 5) bestimmt wird, dass die Spannungseinstellung nicht zu ändern ist, und im sechsten Schritt (SCHRITT 6) bestimmt wird, dass der Vorrichtungsparameter zu ändern ist, dadurch gekennzeichnet, dass es weiterhin folgendes aufweist: einen siebten Schritt (SCHRITT 7) zum Speichern des Oberflächenpotentials und der Schwellenspannung, die durch eine Berechnung im dritten Schritt (SCHRITT 3) erhalten sind, in einer Speichereinrichtung; einen achten Schritt (SCHRITT 8) zum Berechnen eines thermischen Drain-Rauschens auf der Basis von Daten der Vorrichtungsparametereingabe im ersten Schritt (SCHRITT 1), der Einstellspannungseingabe im zweiten Schritt (SCHRITT 2) und des Oberflächenpotentials und der Schwellenspannung, die in der Speichereinrichtung gespeichert sind; und einen neunten Schritt (SCHRITT 9) zum Bestimmen, ob thermisches Rauschen im MOSFET zu reduzieren ist oder nicht, und zum Transferieren eines Berechnungsergebnisses von thermischem Drain-Rauschen zum fünften Schritt (SCHRITT 5), um das Ergebnis bei einer Simulation für thermisches Rauschen unter Verwendung des Modells zu berücksichtigen, wenn bestimmt wird, dass das thermische Drain-Rauschen zu reduzieren ist, wobei der achte Schritt (SCHRITT 8) ein Berechnen eines Drainstroms Ids eines MOSFET durch Verwenden eines Oberflächenpotentialmodells gemäß den folgenden Gleichungen basierend auf einer Driftdiffusions-Approximation enthält:
    Figure 00260001
    wobei Wg eine Gatebreite des MOSFET ist, "Leff – Lred" ein Abstand von einem Sourceanschluss zu einer Abschnürstelle ist, μ eine Trägerbeweglichkeit ist, COX eine Kapazität eines Gate-Oxidfilms pro Einheitsbereich ist, Vgs eine Gate-Source-Spannung ist, Vth eine Schwellenspannung sei, ϕs0 ein Oberflächenpotential bei einem Sourceanschluss in einem Kanal ist, ϕsL ein Oberflächenpotential bei einem Drainanschluss im Kanal ist, und δ ein Massenkoeffizient ist,
    Figure 00270001
    und den berechneten Drainstrom Ids in den folgenden Relationsausdruck für eine Spektrumsdichte für thermisches Drain-Rauschen einsetzt, die aus einer Gleichung nach dem Nyquist-Theorem erhalten wird:
    Figure 00270002
    wobei kdie Boltzmann-Konstante ist, T eine absolute Temperatur ist, Leff eine effektive Kanallänge des MOSFET ist, gds eine Kanal-Leitfähigkeit ist und ϕs ein Silizium-Oberflächenpotential ist, um dadurch einen thermischen Drain-Rauschkoeffizienten γ des MOSFET zu berechnen:
    Figure 00270003
    wiederholtes Ändern der Spannungseinstellung im MOSFET auf der Basis der berechneten Vorrichtungskennlinie und des berechneten thermischen Drain-Rauschens und Durchführen einer Berechnung der Vorrichtungs-Kennlinie und einer Berechnung des thermischen Drain-Rauschens, und Abschätzen eines thermischen Drain-Rauschens durch Wiederholen einer Berechnung, während eines Änderns des Vorrichtungsparameters.
  2. Halbleitervorrichtungs-Simulationsvorrichtung, die folgendes aufweist: eine Eingabeeinrichtung (11) zum Eingeben eines Vorrichtungsparameters und einer Einstellspannung, eine Verarbeitungseinrichtung (12) zum Durchführen einer Berechnung auf der Basis des Vorrichtungsparameters und einer Oberflächenpotentialeingabe von der Eingabeeinrichtung, eine Speichereinrichtung (13) zum Speichern des Vorrichtungsparameters und der Einstellspannung, die von der Eingabeeinrichtung eingegeben sind, eines Verarbeitungsprogramms und eines durch die Verarbeitungseinrichtung erhaltenen Berechnungsergebnisses, und eine Ausgabeeinrichtung (14) zum Ausgeben des durch die Verarbeitungseinrichtung erhaltenen Berechnungsergebnisses, dadurch gekennzeichnet, dass die Verarbeitungseinrichtung (12) eine Berechnung für ein Oberflächenpotential und eine Schwellenspannung, eine Berechnung für eine Vorrichtungs-Kennlinie und eine Berechnung für thermisches Drain-Rauschen durchführt, das in der Speichereinrichtung (13) gespeicherte Verarbeitungsprogramm ein Programm enthält, das einen Betriebsausdruck für einen Drainstrom eines MOSFET in einem Oberflächenpotentialmodell beschreibt, ein Programm, das einen Relationsausdruck für eine thermische Drain-Rauschspektrumsdichte beschreibt, die aus einer Gleichung nach dem Nyquist-Theorem erhalten wird, ein Programm, das einen Betriebsausdruck für einen thermischen Drain-Rauschkoeffizienten beschreibt, und beim Berechnen eines thermischen Drain-Rauschens die Verarbeitungseinrichtung (12) einen Drainstrom Ids gemäß dem Programm berechnet, das die folgenden Gleichungen basierend auf einer Driftdiffusions-Approximation unter Verwendung des Oberflächenpotentialmodells beschreibt und in der Speichereinrichtung gespeichert ist, um einen Drainstrom des MOSFET zu berechnen:
    Figure 00290001
    wobei Wg eine Gatebreite des MOSFET ist, "Leff – Lred" ein Abstand von einem Sourceanschluss zu einer Abschnürstelle ist, μ eine Trägerbeweglichkeit ist, COX eine Kapazität eines Gate-Oxidfilms pro Einheitsbereich ist, Vgs eine Gate-Source-Spannung ist, Vth eine Schwellenspannung sei, ϕs0 ein Oberflächenpotential bei einem Sourceanschluss in einem Kanal ist, ϕsL ein Oberflächenpotential bei einem Drainanschluss im Kanal ist, und δ ein Massenkoeffizient ist,
    Figure 00290002
    und den berechneten Drainstrom Ids in das Programm einsetzt, das den folgenden Relationsausdruck für eine Spektrumsdichte für thermisches Drain-Rauschen beschreibt, welche aus einer Gleichung nach dem Nyquist-Theorem erhalten wird und in der Speichereinrichtung gespeichert ist:
    Figure 00290003
    wobei k die Boltzmann-Konstante ist, T eine absolute Temperatur ist, Leff eine effektive Kanallänge des MOSFET ist, gds eine Kanal-Leitfähigkeit ist und ϕs ein Silizium-Oberflächenpotential ist, um eine Berechnung durchzuführen, und den Drainstrom Ids in das Programm einsetzt, das einen thermischen Drain-Rauschkoeffizienten γ des MOSFET beschreibt,
    Figure 00300001
    um eine Berechnung durchzuführen, um dadurch den thermischen Drain-Rauschkoeffizienten γ zu berechnen.
DE102004060854A 2003-12-18 2004-12-17 Halbleitervorrichtungs-Simulationsverfahren und Halbleitervorrichtungs-Simulationsvorrichtung Expired - Fee Related DE102004060854B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-420845 2003-12-18
JP2003420845A JP3786657B2 (ja) 2003-12-18 2003-12-18 シミュレーション方法及びシミュレーション装置

Publications (2)

Publication Number Publication Date
DE102004060854A1 DE102004060854A1 (de) 2005-07-21
DE102004060854B4 true DE102004060854B4 (de) 2009-01-22

Family

ID=34697263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004060854A Expired - Fee Related DE102004060854B4 (de) 2003-12-18 2004-12-17 Halbleitervorrichtungs-Simulationsverfahren und Halbleitervorrichtungs-Simulationsvorrichtung

Country Status (3)

Country Link
US (1) US7213218B2 (de)
JP (1) JP3786657B2 (de)
DE (1) DE102004060854B4 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401304B2 (en) * 2004-01-28 2008-07-15 Gradient Design Automation Inc. Method and apparatus for thermal modeling and analysis of semiconductor chip designs
US20090077508A1 (en) * 2004-01-28 2009-03-19 Rubin Daniel I Accelerated life testing of semiconductor chips
US7203920B2 (en) * 2004-01-28 2007-04-10 Gradient Design Automation Inc. Method and apparatus for retrofitting semiconductor chip performance analysis tools with full-chip thermal analysis capabilities
WO2007070879A1 (en) * 2005-12-17 2007-06-21 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
US7458052B1 (en) 2004-08-30 2008-11-25 Gradient Design Automation, Inc. Method and apparatus for normalizing thermal gradients over semiconductor chip designs
US20090048801A1 (en) * 2004-01-28 2009-02-19 Rajit Chandra Method and apparatus for generating thermal test vectors
US7472363B1 (en) 2004-01-28 2008-12-30 Gradient Design Automation Inc. Semiconductor chip design having thermal awareness across multiple sub-system domains
US7383520B2 (en) * 2004-08-05 2008-06-03 Gradient Design Automation Inc. Method and apparatus for optimizing thermal management system performance using full-chip thermal analysis of semiconductor chip designs
US20090224356A1 (en) * 2004-01-28 2009-09-10 Rajit Chandra Method and apparatus for thermally aware design improvement
US7194711B2 (en) * 2004-01-28 2007-03-20 Gradient Design Automation Inc. Method and apparatus for full-chip thermal analysis of semiconductor chip designs
US7353471B1 (en) 2004-08-05 2008-04-01 Gradient Design Automation Inc. Method and apparatus for using full-chip thermal analysis of semiconductor chip designs to compute thermal conductance
US8286111B2 (en) * 2004-03-11 2012-10-09 Gradient Design Automation Inc. Thermal simulation using adaptive 3D and hierarchical grid mechanisms
US8019580B1 (en) 2007-04-12 2011-09-13 Gradient Design Automation Inc. Transient thermal analysis
JP2007272392A (ja) * 2006-03-30 2007-10-18 Nec Electronics Corp 回路シミュレーション装置
US7979815B2 (en) * 2008-01-08 2011-07-12 International Business Machines Corporation Compact model methodology for PC landing pad lithographic rounding impact on device performance
US8020129B2 (en) * 2008-01-29 2011-09-13 International Business Machines Corporation Multiple voltage threshold timing analysis for a digital integrated circuit
JP4538066B2 (ja) * 2008-08-26 2010-09-08 株式会社東芝 乱数生成装置
US20100125441A1 (en) * 2008-11-17 2010-05-20 Vns Portfolio Llc Method and Apparatus for Circuit Simulation
US9323870B2 (en) 2012-05-01 2016-04-26 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and IC design
US8966417B2 (en) * 2012-05-04 2015-02-24 Trajectory Design Automation Corporation Method and system for estimating a diffusion potential of a diffusive property
WO2013179076A1 (en) 2012-05-31 2013-12-05 Freescale Semiconductor, Inc. A simulation system and method for testing a simulation of a device against one or more violation rules
KR101494808B1 (ko) 2013-08-14 2015-02-23 한국과학기술원 반도체 소자의 채널 모델링 장치 및 방법
FR3013474A1 (de) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2
CN108875192B (zh) * 2018-06-11 2022-10-25 北京航空航天大学 一种典型cmos器件极限低温特性仿真方法
EP3830737A1 (de) 2018-07-27 2021-06-09 Technische Universiteit Eindhoven Dreidimensionale mastergleichungssimulationen von ladungsträgertransport und rekombination in organischen halbleitermaterialien und -bauelementen
CN109635471A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 半导体器件的闪烁噪声模型及其提取方法
CN110704997A (zh) * 2019-06-06 2020-01-17 苏州芯智瑞微电子有限公司 一种基于mit高电子迁移率晶体管模型的闪烁噪声模型建立方法及其应用
CN110991062B (zh) * 2019-12-11 2022-07-15 南京华大九天科技有限公司 一种OLED的Verilog-A仿真模型的实现方法
CN113158603A (zh) * 2020-01-07 2021-07-23 中国科学院微电子研究所 融合温度分布的电路时序长期可靠性分析系统及方法
CN113739926B (zh) * 2021-07-20 2023-04-18 中车唐山机车车辆有限公司 列车电器柜温升故障的检测方法、装置及终端设备
CN113868991B (zh) * 2021-09-26 2024-07-02 华中科技大学 一种近阈值供电电压下数字标准单元的设计方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59409758D1 (de) * 1993-10-01 2001-06-28 Infineon Technologies Ag Simulationsverfahren für MOS-Schaltkreise
US5687355A (en) * 1995-08-21 1997-11-11 Motorola, Inc. Apparatus and method for modeling a graded channel transistor
GB2351156A (en) * 1999-06-15 2000-12-20 Seiko Epson Corp Modelling electrical characteristics of thin film transistors

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Jindal, R.P.: "Hot-Electron Effects on Channel Thermal Noise in Fine-Line NMOS Field-Effect Transistors". In: IEEE Trans. Elec. Dev., Vol. ED-33, No. 9, 1986; *
Knoblinger, G. [u.a.]: "A New Model for Thermal Channel Noise of Deep Submicron MOSFETS and its Application in RF-CMOS Design". In: IEEE Journ. of Solid-State Circuits, Vol. 36, No. 5, S. 831-837, 2001; *
Nyquist, H.: "Thermal Agitation of Electric Charge in Conductors" In: Phys. Rev., 32, 110, 1928; *
Shaeffer, D.K., Lee, T.h.: "A 1,5 V 1,5 GHz CMOS l ow noise amplifier". In: IEEE J. Solid-State Circu its, Vol. 32, S. 745-759 1997; Nyquist, H.: "Therm al Agitation of Electric Charge in Conductors" In: Phys. Rev., 32, 110, 1928; Jindal, R.P.: "Hot-Ele ctron Effects on Channel Thermal Noise in Fine-Lin e NMOS Field-Effect Transistors". In: IEEE Trans. Elec. Dev., Vol. ED-33, No. 9, 1986; Knoblinger, G . [u.a.]: "A New Model for Thermal Channel Noise o f Deep Submicron MOSFETS and its Application in RF -CMOS Design". In IEEE Journ. of Solid-State Circu its, Vol. 36, No. 5, S. 831-837, 2001
Shaeffer, D.K., Lee, T.h.: "A 1,5 V 1,5 GHz CMOS low noise amplifier". In: IEEE J. Solid-State Circuits, Vol. 32, S. 745-759 1997; *

Also Published As

Publication number Publication date
US20050155004A1 (en) 2005-07-14
US7213218B2 (en) 2007-05-01
DE102004060854A1 (de) 2005-07-21
JP2005183583A (ja) 2005-07-07
JP3786657B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
DE102004060854B4 (de) Halbleitervorrichtungs-Simulationsverfahren und Halbleitervorrichtungs-Simulationsvorrichtung
Terada et al. Comparison of MOSFET-threshold-voltage extraction methods
US7685543B2 (en) Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method
Boothroyd et al. MISNAN-A physically based continuous MOSFET model for CAD applications
DE102015107549B4 (de) Verfahren und vorrichtungen zur regelung eines laststrom-zu-messstrom-verhältnisses in einem strommessenden metall-oxidh-albleiter-feldeffekt-transistor (mosfet)
DE60024778T2 (de) Modellieren der elektrischen eigenschaften von dünnfilmtransistoren
EP0646885A2 (de) Simulationsverfahren für MOS-Schaltkreise
DE102004036813A1 (de) Verfahren zum Erzeugen eines Schaltungsmodells
Tin et al. Substrate network modeling for CMOS RF circuit simulation
Chatterjee et al. A submicron DC MOSFET model for simulation of analog circuits
DE102019212782B3 (de) Verfahren und Vorrichtung zum Bereitstellen eines Verhaltensmodells für die Simulation von elektromagnetischen Störemissionen einer elektrischen bzw. elektronischen Komponente. Verfahren und Simulationsvorrichtung zur Simulation einer Komponente anhand eines der Komponente zugeordneten Verhaltensmodells, Computerprogramm sowie maschinenlesbares Speichermedium
DE19626984C1 (de) Verfahren zur rechnergestützten Ermittlung einer Systemzusammenhangsfunktion
Benson et al. A physically based relation between extracted threshold voltage and surface potential flat band voltage for MOSFET compact modeling
Goel et al. Improved modeling of flicker noise including velocity saturation effect in FinFETs and experimental validation
Ioannidis et al. Characterization and modeling of low frequency noise in CMOS inverters
DE60024777T2 (de) Verfahren zur halbleiterbaustein-simulation und simulator
CN114266169A (zh) 一种FinFET器件阈值电压模型构建方法
Waltl et al. Impact of single-defects on the variability of CMOS inverter circuits
DE60206971T2 (de) Streulichtmessungsstruktur mit eingebettetem ringoszillator, und verfahren zu dessen anwendung
Banqueri et al. A procedure for the determination of the effective mobility in an N-MOSFET in the moderate inversion region
Vais et al. On MOS admittance modeling to study border trap capture/emission and its effect on electrical behavior of high-k/III–V MOS devices
CN112052636A (zh) 基于bsimsoi的fdsoi mosfet器件建模方法及装置
Conti et al. Analytical device modeling for MOS analog IC's based on regularization and Bayesian estimation
Kloes Unified current equation for predictive modeling of submicron MOSFETs
Lee Low frequency noise modeling and SPICE Implementation of Nanoscale MOSFETs

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120703