DE60024777T2 - Verfahren zur halbleiterbaustein-simulation und simulator - Google Patents

Verfahren zur halbleiterbaustein-simulation und simulator Download PDF

Info

Publication number
DE60024777T2
DE60024777T2 DE60024777T DE60024777T DE60024777T2 DE 60024777 T2 DE60024777 T2 DE 60024777T2 DE 60024777 T DE60024777 T DE 60024777T DE 60024777 T DE60024777 T DE 60024777T DE 60024777 T2 DE60024777 T2 DE 60024777T2
Authority
DE
Germany
Prior art keywords
tunneling
semiconductor device
max
value
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60024777T
Other languages
English (en)
Other versions
DE60024777D1 (de
Inventor
Basil Lui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of DE60024777D1 publication Critical patent/DE60024777D1/de
Publication of DE60024777T2 publication Critical patent/DE60024777T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/04—Manufacturing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Economics (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Resources & Organizations (AREA)
  • Marketing (AREA)
  • Primary Health Care (AREA)
  • Strategic Management (AREA)
  • Tourism & Hospitality (AREA)
  • General Business, Economics & Management (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft ein automatisches Simulationsverfahren zum Bestimmen der erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns in einem Halbleiterbaustein unter Verwendung des Dirac-Coulomb-Tunnelintegrals und einen Simulator zum Ausführen des Verfahrens.
  • Die erhöhte Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns in einem Halbleiterbaustein wird als verantwortlich für etliche bedeutende Effekte in Halbleiterbausteinen, einschließlich des anomalen Verluststroms in Polysilicium-Dünnfilmtransistoren (TFTs für engl. Thin Film Transistors), angesehen. Polysilicium-TFTs werden zum Beispiel in Geräten mit Aktivmatrixanzeigen viel verwendet. Der anomale Verluststrom der TFTs kann die Pixelspannung in solchen Anzeigegeräten stark herabsetzen. Demnach ist dies ein Beispiel für die kommerzielle Bedeutung eines automatischen Simulationsverfahrens und eines Simulators von der Art, die in der vorliegenden Erfindung bereitgestellt werden.
  • In Anbetracht der Komplexität und der Kosten der Herstellungsprozesse zur Fertigung von Halbleiterbausteinen ist es sehr wünschenswert, wenn nicht unerlässlich, dass die Beurteilung der Konstruktion und Leistung solcher Bausteine unter Verwendung von mathematischen Simulationen, ist als Modellierung bezeichnet, erfolgt. Es ist für solch ein Modellieren äußerst wichtig, eine genaue Berechnung der erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns und infolgedessen des Verluststroms innerhalb eines Halbleiterbausteins bereitstellen zu können. Folglich wurden früher erhebliche Anstrengungen in der Entwicklung von Verfahren zur Berechnung der erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns in einem Halbleiterbaustein unternommen. Solche Verfahren wurden in Computerprogrammen verwirklicht, welche von ihren Entwicklern oder in deren Namen an Konstrukteure und Hersteller von Halbleiterbausteinen als kommerzielle Stapelwaren verkauft werden.
  • In einem Dokument, das 1996 eingereicht und 1997 veröffentlicht wurde (O.K.B. Lui und P. Migliorato, „A new generation-recombination model for device simulation including the Poole-Frenkel effect and phonon-assisted tunnelling", Solid State Electronics Bd. 41, Nr. 4, ff 575 – 583, 1997), stellten die Erfinder hiervon ein Generations-Rekombinationsmodell zur Bausteinsimulation vor, welches den Poole-Frenkel-Effekt und phononenunterstütztes Tunneln einbezieht. Das Modell wird zweckdienlicherweise als das Dirac-Coulomb-Tunnelintegral bezeichnet, das als Gleichung 1 in 9 hiervon aufgeführt ist.
  • Wie in dem zuvor erwähnten veröffentlichten Dokument festgehalten, ist das Dirac-Coulomb-Tunnelintegral allgemein auf Halbleiterbausteine anwendbar. Wie jedoch ebenfalls darin festgehalten, handelt es sich bei einer wichtigen Klasse von Halbleiterbausteinen um Dünnfilmtransistoren (TFTs), und solch ein Baustein wird hierin im Folgenden zur einfacheren Bezugnahme, aber nur als ein Beispiel für einen Halbleiterbaustein verwendet. Ähnlich wird hierin zur einfacheren Bezugnahme der Verluststrom in einem TFT als ein nicht einschränkendes Beispiel für die erhöhte Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns in einem Halbleiterbaustein genannt.
  • 1 hiervon ist ein Graph, welcher Spannungs-Strom-Charakteristiken eines Polysilicium-TFTs darstellt. Wie in 1 zu sehen ist, nimmt, wenn VDS hoch ist (5,1 V), der Verluststrom (IDS) bei abnehmender VGS (unter 0V) zu. Die Größe dieses Verluststroms wirft ein bedeutsames Problem auf, wenn der TFT zum Beispiel als ein Pixelschalttransistor in LCDs mit Aktivmatrix eingesetzt wird. Mehrere feldunterstützte Generationsmechanismen wurden vorgeschlagen, um diesen „Off"-Strom zu erklären.
  • Eine quantitative Analyse dieses Verluststroms in Polysilicium-TFTs basierend auf der Kombination von Strom-Spannungs-Messungen als eine Funktion der Temperatur und 2-D-Simulationen wurde schon 1995 durchgeführt. Diese Analyse zeigt, dass der dominierende Generationsmechanismus unter 290 K reines Trap-to-Band-Tunneln und bei höheren Temperaturen phononenunterstütztes Trap-to-Band-Tunneln ist. Die Notwendigkeit, eine Poole-Frenkel- oder PF-Barriereerniedrigung beim phononenunterstützten Trap-to-Band-Tunneln einzubeziehen, wurde für Polysilicium-pn-Übergänge bereits 1982 bewiesen. Neben der Tatsache, dass er die Emissionsrate für phononenunterstütztes Trap-to-Band-Tunneln weiter erhöht, spielt der PF-Effekt auch beim Erhöhen von reinen thermischen Emissionen bei schwachen Feldern eine bedeutende Rolle.
  • Der PF-Effekt besteht im Erniedrigen einer coulombschen Potenzialbarriere infolge des elektrischen Feldes, das an einen Halbleiter angelegt wird. Damit ein Trap (Haftstelle) den Effekt wahrnimmt, muss er neutral. sein, wenn gefüllt (geladen, wenn leer). Solch ein Trappotenzial hat eine lange Reichweite und wird oft als eine coulombsche Mulde bezeichnet. Ein Trap, welcher neutral ist, wenn leer, nimmt den Effekt aufgrund des Fehlens des coulombschen Potenzials nicht wahr. Solch ein Trappotenzial hat eine kurze Reichweite und ist als diracsche Mulde bekannt. Ohne den PF-Effekt ist die berechnete Emissionsrate mindestens eine Größenordnung niedriger als jene, welche benötigt wird, um den Versuchsdaten in Polysilicium-TFTs zu entsprechen. Durch Verwenden des 2-D-Simulators basierend auf dem bekannten phononenunterstützten Trap-to-Band-Tunnelmodell (Hurkx et al.), das seit 1992 verfügbar ist, waren die Erfinder hiervon nicht imstande, die Verlustströme in Polysilicium-TFTs genau zu simulieren. Dem ist so, weil das herkömmliche Modell nur diracsche Mulden in Betracht zieht und den PF-Effekt bewusst unberücksichtigt lässt. Darüber hinaus lassen die vielen Versuche beim Modellieren des phononenunterstützten Trap-to-Band-Tunnelns, welche den PF-Effekt einbeziehen und welche seit der Entwicklung der ursprünglichen Theorie durch Vincent et al. im Jahre 1979 durchgeführt wurden, ein Hauptproblem außer Acht: die Realisierung in einem Bausteinsimulator. Die Arbeit von Vincent et al. im Jahre 1979 gibt sowohl theoretisch als auch experimentell deutliche Anzeichen dafür, dass das elektrische Feld in einem Übergang einen starken Einfluss auf die thermische Emissionsrate von tief liegenden Niveaus (Zuständen mittleren Abstands) hat. Dieser Einfluss kann in einem Modell phononenunterstützter Tunnelemission quantitativ erklärt werden. Tunneln ist durch die Barrierehöhe beeinflussbar, weshalb erwartet wird, dass sich die PF-Barriereerniedrigung erheblich darauf auswirkt.
  • Wie bereits erwähnt, stellten die gegenwärtigen Erfinder im Jahre 1996 ein neues Generations-Rekombinations- oder G-R-Modell quantenmechanischer Durchtunnelung vor, welches zweckdienlicherweise als das Dirac-Coulomb-Tunnelintegral bezeichnet wird, die PF-Barriereerniedrigung voll in Betracht zieht und sich zur Realisierung in einem Bausteinsimulator eignet. Dieses G-R-Modell wird für den ganzen Bereich von elektrischen Feldern und Temperaturen gleich bleibend formuliert. Bei starken Feldern erweist sich der dominierende Mechanismus als phononenunterstütztes Trap-to-Band-Tunneln einschließlich des PF-Effekts; während sich das Modell bei schwachen Feldern auf das der thermischen Shockley-Read-Hall- oder SRH-G-R beschränkt.
  • Bis zu dieser Erfindung wurde jedoch keine praktische Umsetzung des Modells in kommerzielle Bausteinsimulatoren vorgestellt, und das trotz der langen Zeit seit der Vorstellung des Dirac-Coulomb-Tunnelintegrals und trotz des hohen kommerziellen Werts solch einer praktischen Umsetzung.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbausteins nach Patentanspruch 1 hiervon bereitgestellt.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine Vorrichtung zum Herstellen eines Halbleiterbausteins nach Patentanspruch 5 hiervon bereitgestellt.
  • Obwohl es theoretisch möglich ist, erfordert das Verwenden von numerischen Integrationsverfahren zur Lösung des Dirac-Coulomb-Tunnelintegrals für jedes Trapniveau in jedem Element in einer Finite-Element-Packung selbst mit den schnellsten heutzutage verfügbaren Rechnern so viel Rechenzeit, dass solch ein Ansatz für eine kommerzielle und praktisch anwendbare Realisierung nicht verwendet werden kann. Die vorliegende Erfindung ermöglicht solch eine kommerzielle und praktisch anwendbare Realisierung. Darüber hinaus kann die vorliegende Erfindung hohe Genauigkeitsgrade bei der automatischen Modellierung der erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns in einem Halbleiterbaustein bereitstellen.
  • Ausführungsformen der vorliegenden Erfindung werden nun lediglich als Beispiele unter Bezugnahme auf die beiliegenden Zeichnungen ausführlicher beschrieben, wobei:
  • 1 einen Graphen darstellt, welcher Verluststrom in einem TFT veranschaulicht;
  • 2 zwei Graphen darstellt, welche die Bedingung des schwachen Feldes veranschaulichen; Figur 3stell zwei Graphen dar, welche die Bedingung eines mittelmäßigen Feldes veranschaulichen;
  • 4 stellt zwei Graphen dar, welche die Bedingung eines starken Feldes veranschaulichen;
  • 5 ist ein Graph, welcher die Leistung der vorliegenden Erfindung veranschaulicht;
  • 6 ist ein Graph, welcher die Leistung der vorliegenden Erfindung veranschaulicht;
  • 7 ist ein Graph, welcher die Leistung der vorliegenden Erfindung veranschaulicht;
  • 8 ist ein Graph, welcher die Leistung der vorliegenden Erfindung veranschaulicht; und
  • 9 führt Gleichungen auf, welche zur Erklärung von Ausführungsformen der vorliegenden Erfindung nützlich sind.
  • Ausgehend vom Dirac-Coulomb-Tunnelintegral, das als Gl. (1) in 9 gegeben ist, ist es möglich, das Integral in der Form auszudrücken, welche als Gl. (2) dargestellt ist. Das Anwenden der Vereinfachung, die in Gl. (3) dargestellt ist, führt zu Gl. (4). Gl. (4) kann weiter vereinfacht werden, um Gl. (5) zu ergeben, wobei die Funktion f(u) derart ist, wie in Gl. (6) definiert.
  • Es ist zu erwarten, dass der Großteil des Beitrags zum Ausdruck von Gl. (5) von der Bedingung herrührt, wenn die Funktion f(u) am größten ist. Diese Bedingung sollte für die drei Fälle in Betracht gezogen werden, welche unterschiedliche Charakteristiken aufweisen, und zwar Fall 1, wenn das elektrische Feld schwach ist; Fall 2, wenn das elektrisch Feld mittelmäßig ist, und Fall 3, wenn das elektrische Feld stark ist. Diese drei unterschiedlichen Bedingungen sind in 2, 3 beziehungsweise 4 veranschaulicht.
  • 2 basiert auf dem Wert (F) eines schwachen Feldes von F = 1 × 107Vm–1 für ΔEn = 0, 5 eV. Der Höchstwert von f(u) tritt bei C auf, wodurch sich auch der Höchstbeitrag zu exp[f(u)] bei C ergibt.
  • 3 basiert auf dem Wert (F) eines mittelmäßigen Feldes von F = 7 × 107Vm–1 für ΔEn = 0, 5 eV. Der Höchstwert von f(u) tritt zwischen C und 1 auf, wodurch sich auch der Höchstbeitrag zu exp[f(u)] zwischen C und 1 ergibt.
  • 4 basiert auf dem Wert (F) eines starken Feldes von F = 1 × 108Vm–1 für ΔEn = 0, 5 eV. Der Höchstwert von f(u) tritt bei 1 auf, wodurch sich auch der Höchstbeitrag zu exp[f(u)] bei 1 ergibt.
  • Bei einer praktischen Realisierung ist es zweckdienlich, zuerst Fall 2 in Betracht zu ziehen. Das heißt, umax für die maximale f(u) zwischen C und 1 zu bestimmen. Wenn umax niedriger als C ist, dann wird die Bedingung von Fall 1 erfüllt . Wenn umax höher als 1 ist, dann wird die Bedingung von Fall 3 erfüllt. Unter Verwendung einer Taylorreihenentwicklung kann f(u) durch eine Reihenentwicklung zweiter Ordnung um v angenähert werden, wobei v = (C + 1)/2 als eine angemessene Schätzung davon ist, wo umax wahrscheinlich auftritt. Auf diese Weise wird Gl (7) abgeleitet, angenommen, dass f(u) derart ist, wie in Gl. (8) dargelegt, und f'(v) und f''(v) derart sind, wie in Gl. (9) beziehungsweise Gl. (10) dargelegt. Außerdem ermöglicht dies es, f(u) umzuschreiben wie in Gl. (11).
  • Aus Gl. (11) kann f(u) einmal differenziert und der Ausdruck null gleichgesetzt werden, um einen stationären Punkt zu erhalten, woraus Gl. (12) folgt, um einen Wert für umax zu erhalten. Wenn dieser Wert von umax niedriger als C ist, dann liegt Fall 1 vor. Dann ist es zulässig, v = C einzustellen, da dies ist, wo die maximale f(u) auftritt. Dann wird eine Taylorreihenentwicklung zweiter Ordnung um v = C durchgeführt. Es wurden alle der erforderlichen Gleichungen festgelegt, so dass im Simulator nur v = C eingestellt zu werden braucht, wenn umax niedriger als C ist, um eine Näherungsentwicklung zweiter Ordnung von f(u) um C zu erhalten.
  • Wenn umax zwischen C und 1 ist, liegt Fall 2 vor. Bei dieser Bedingung braucht im Simulator nur v = Umax eingestellt zu werden, um eine Näherungsentwicklung zweiter Ordnung von f(u) um umax zu erhalten. Hierbei wird natürlich nicht mehr angenommen, dass v = umax gleich (C + 1)/2 ist.
  • Wenn umax höher als 1 ist, liegt Fall 3 vor. Bei dieser Bedingung braucht im Simulator nur v = 1 eingestellt zu werden, um eine Näherungsentwicklung zweiter Ordnung von f(u) um 1 zu erhalten.
  • Wenn der geeignete Wert v bestimmt ist, wird Gl. (11) vereinfacht, um zu Gl. (12) zu führen, wobei AI, AII und AIII derart sind, wie in Gl. (13), Gl. (14) beziehungsweise Gl. (15) dargelegt.
  • Das Ergänzen der Quadratzahl bei Gl. (13) führt zu Gl. (16), und das Einsetzen von Gl. (16) in Gl. (5) ergibt Gl. (18). Als Nächstes wird ein Wert für t gemäß Gl. (19) zugeordnet, und für t| und tu, wenn u = C und u = 1 gemäß Gl. (20) beziehungsweise Gl. (21). Der Wert du ist derart, wie durch die Gl. (22) dargestellt.
  • Das Einsetzen von Gl. (19 bis 22) in Gl. (18) führt zu Gl. (23). Gl. (29) ist jedoch bekannt, und eine rationale Annäherung davon ergibt die Funktion erf(x) derart, wie in Gl. (25) dargelegt, wobei die Werte von t, a1, a2, a3, a4, a5, und p derart sind, wie dargestellt.
  • Aus Gl. (24) wird schließlich das angenäherte Tunnelintegral gemäß dem Verfahren dieser Ausführungsform der vorliegenden Erfindung und, wie in Gl. (25) dargestellt, abgeleitet, wobei die Werte für AI, AII, AIII, t|, tu, f(v) , f'(v), f''(v), A, B, C und D derart sind, wie dargestellt. Die Werte von v, welche zuvor für Fall 1, 2 und 3 festgehalten wurden, sind auch für Gl. (26) aufgeführt, wie auch umax für v = (C + 1)/2. Natürlich wird umax zuerst gelöst, um zu bestimmen, welcher Fall 1, 2 oder 3 zutrifft.
  • Ein zusätzliches Glied sollte in Gl. (26) jeweils addiert oder subtrahiert werden, wie in Gl. (27) dargestellt, wenn (tu > 0 und t| < 0) oder (tu < 0 und t| > 0).
  • Die vorliegende Erfindung ermöglicht eine kommerzielle und praktisch anwendbare Realisierung eines automatischen Simulationsverfahrens zum Bestimmen einer erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns in einem Halbleiterbaustein unter Verwendung des Dirac-Coulomb-Tunnelintegrals. Darüber hinaus kann die vorliegende Erfindung hohe Genauigkeitsgrade bei der automatischen Modellierung der erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns in einem Halbleiterbaustein bereitstellen. Das Verfahren kann in einer zweidimensionalen Finite-Element-Packung realisiert werden.
  • Die vorliegende Erfindung verwendet die Charakteristiken von schwachen, mittelmäßigen und starken Feldregionen mit einer Taylorreihenentwicklung und eine Reduktion auf eine oder mehr Fehlerfunktionen. Rationale Annäherungen werden auf die Fehlerfunktionen angewendet, um eine Reduktion auf einfache Exponentialfunktionen bereitzustellen. Das Verfahren ermöglicht das Annullieren von höherwertigen Gliedern in den Exponentialfunktionen, welche sonst vorzeitige Überlauffehler verursachen würden. Dies ermöglicht es, einen viel größeren Bereich zu berechnen, wie in 5 dargestellt.
  • Das Verfahren der Erfindung ermöglicht die einfache Anwendung von geeigneten Integrationsgrenzen, um einen sanften Übergang zwischen schwachen, mittelmäßigen und starken Feldregionen zu gewährleisten. Der Effekt des Beseitigens von Diskontinuitäten zwischen den schwachen, mittelmäßigen und starken Feldregionen durch Vermeiden von herkömmlichen Vereinfachungen der Integrationsgrenzen ist in 6 veranschaulicht.
  • 7 veranschaulicht tatsächliche Ergebnisse einer Realisierung der vorliegenden Erfindung für einen n-Kanal-Polysilicium-TFT im Vergleich zum SRH-Standardmodell (keine Feldverstärkung) und zum 1992iger Modell von Hurkx et al. Es ist auch zu erwähnen, dass die Realisierung der vorliegenden Erfindung den Verluststrom bei Werten eines schwachen Feldes genauer simuliert (siehe 8 bei VDS = 0,1 V).

Claims (8)

  1. Verfahren zur Herstellung eines Halbleiterbausteins, umfassend ein automatisches Simulationsverfahren zum Bestimmen einer erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns im Halbleiterbaustein unter Verwendung des Dirac-Coulomb-Tunnelintegrals (1) und einen Schritt des Herstellens des simulierten Halbleiterbausteins, dadurch gekennzeichnet, dass das automatische Simulationsverfahren die folgenden Schritte umfasst: Zuordnen einer Variablen C (3) zu dem Verhältnis der Poole-Frenkel-Barriereerniedrigungsenergie (ΔEfp), die durch den Energiebereich geteilt wird, für welchen Tunneln erfolgen kann (Δn); Zuordnen eines Wertes (C + 1)/2 zu einer Variablen v und Durchführen einer Taylorreihenentwicklung (7) zweiter Ordnung des Dirac-Coulomb-Tunnelintegrals um v, um einen Höchstwert (umax) (11) für die Variable u des Dirac-Coulomb-Tunnelintegrals zu bestimmen; Feststellen, ob der Wert für umax niedriger als C, zwischen C und 1 oder höher als 1 ist; Zuordnen des Wertes von C zu der Variablen v, wenn umax niedriger als C ist; Zuordnen des Wertes von umax zu der Variablen v, wenn umax zwischen C und 1 ist; Zuordnen des Wertes von 1 zu der Variablen v, wenn umax höher als 1 ist; Reduzieren der Taylorreihenentwicklung des Dirac-Coulomb-Tunnelintegrals auf eine Fehlerfunktion (24); Reduzieren der Fehlerfunktion auf einfache Exponentialfunktionen durch Anwenden von rationalen Annäherungen (25) auf die Fehlerfunktion (24); und Berechnen der erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns im Halbleiterbaustein unter Verwendung der einfachen Exponentialfunktionen.
  2. Verfahren zur Herstellung eines Halbleiterbausteins nach Anspruch 1, wobei das automatische Simulationsverfahren die folgende angenäherte Tunnelgleichung verwendet:
    Figure 00120001
    Figure 00130001
  3. Verfahren zur Herstellung eines Halbleiterbausteins nach Anspruch 1, wobei das automatische Simulationsverfahren die folgende angenäherte Tunnelgleichung verwendet:
    Figure 00130002
    Figure 00140001
  4. Verfahren zur Herstellung eines Halbleiterbausteins nach Anspruch 1, wobei das automatische Simulationsverfahren den Verluststrom in einem Polysilicium-Dünnfilmtransistor bestimmt.
  5. Vorrichtung zum Herstellen eines Halbleiterbausteins, umfassend einen Simulator zum Bestimmen eines erhöhten Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns im Halbleiterbaustein unter Verwendung des Dirac-Coulomb-Tunnelintegrals (1) und Mittel zum Herstellen des simulierten Halbleiterbausteins, dadurch gekennzeichnet, dass der Simulator umfasst: Mittel, welche eine Variable C (3) mit einem Wert speichern, der gleich dem Verhältnis der Poole-Frenkel-Barriereerniedrigungsenergie (ΔEfp) ist, die durch den Energiebereich geteilt wird, für welchen Tunneln erfolgen kann (ΔEn); Mittel, welche einer Variablen v einen Wert (C + 1)/2 zuordnen und eine Taylorreihenentwicklung (7) zweiter Ordnung des Dirac-Coulomb-Tunnelintegrals um v durchführen, um einen Höchstwert (umax) (11) für die Variable u des Dirac-Coulomb-Tunnelintegrals zu bestimmen; Mittel, welche feststellen, ob der Wert für umax niedriger als C, zwischen C und 1 oder höher als 1 ist; Mittel, welche der Variablen v den Wert von C zuordnen, wenn umax niedriger als C ist; Mittel, welche der Variablen v den Wert von umax zuordnen, wenn umax zwischen C und 1 ist; Mittel, welche der Variablen v den Wert von 1 zuordnen, wenn umax höher als 1 ist; Mittel, welche einfache Exponentialfunktionen speichern, die vom Anwenden von rationalen Annäherungen (25) auf eine Fehlerfunktion (24) abgeleitet werden, die durch Reduzieren der Taylorreihenentwicklung des Dirac-Coulomb-Tunnelintegrals erhalten wird; und Mittel, welche die erhöhte Generations-Rekombinationsrate infolge eines Trap-to-Band-Tunnelns im Halbleiterbaustein unter Verwendung der einfachen Exponentialfunktionen berechnen.
  6. Vorrichtung zum Herstellen eines Halbleiterbausteins nach Anspruch 5, wobei der Simulator Mittel umfasst, welche die angenäherte Tunnelgleichung folgendermaßen berechnen:
    Figure 00150001
    Figure 00160001
  7. Vorrichtung zum Herstellen eines Halbleiterbausteins nach Anspruch 5, wobei der Simulator Mittel umfasst, welche die angenäherte Tunnelgleichung folgendermaßen berechnen:
    Figure 00170001
  8. Vorrichtung zum Herstellen eines Halbleiterbausteins nach einem der Ansprüche 5 bis 7, wobei der Simulator den Verluststrom in einem Polysilicium-Dünnfilmtransistor bestimmt.
DE60024777T 1999-06-15 2000-06-15 Verfahren zur halbleiterbaustein-simulation und simulator Expired - Lifetime DE60024777T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9913915A GB2351164A (en) 1999-06-15 1999-06-15 Semiconductor device simulation method and simulator
GB9913915 1999-06-15
PCT/GB2000/002321 WO2000077533A2 (en) 1999-06-15 2000-06-15 Semiconductor device simulation method and simulator

Publications (2)

Publication Number Publication Date
DE60024777D1 DE60024777D1 (de) 2006-01-19
DE60024777T2 true DE60024777T2 (de) 2006-07-06

Family

ID=10855391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60024777T Expired - Lifetime DE60024777T2 (de) 1999-06-15 2000-06-15 Verfahren zur halbleiterbaustein-simulation und simulator

Country Status (9)

Country Link
US (1) US7016819B1 (de)
EP (1) EP1145023B1 (de)
JP (1) JP3991683B2 (de)
KR (1) KR100413135B1 (de)
CN (1) CN1130657C (de)
AU (1) AU5689700A (de)
DE (1) DE60024777T2 (de)
GB (1) GB2351164A (de)
WO (1) WO2000077533A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221268B (en) 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
US6911781B2 (en) 2002-04-23 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and production system of the same
JP4558405B2 (ja) * 2004-08-17 2010-10-06 株式会社アドバンテスト 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法
US7844926B1 (en) * 2006-01-31 2010-11-30 Oracle America, Inc. Specification window violation identification with application in semiconductor device design
US7620827B2 (en) * 2006-08-16 2009-11-17 Sony Computer Entertainment Inc. Methods and apparatus for cooling integrated circuits
CN113139355B (zh) * 2021-03-18 2024-06-11 上海华力集成电路制造有限公司 Mosfet陷阱辅助隧穿模型及其提取方法
KR102636211B1 (ko) * 2021-10-06 2024-02-13 서울시립대학교 산학협력단 단기 저장형 플래시 메모리 소자 및 어레이

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266825A (en) * 1989-10-18 1993-11-30 Hitachi, Ltd. Thin-film device
DE19522351A1 (de) * 1995-06-20 1997-01-09 Max Planck Gesellschaft Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen
US5869360A (en) * 1996-09-26 1999-02-09 Micron Technology, Inc. Method for forming a thin film transistor

Also Published As

Publication number Publication date
WO2000077533A3 (en) 2001-04-26
EP1145023A2 (de) 2001-10-17
GB9913915D0 (en) 1999-08-18
JP3991683B2 (ja) 2007-10-17
CN1130657C (zh) 2003-12-10
GB2351164A (en) 2000-12-20
AU5689700A (en) 2001-01-02
EP1145023B1 (de) 2005-12-14
KR20010079650A (ko) 2001-08-22
WO2000077533A2 (en) 2000-12-21
DE60024777D1 (de) 2006-01-19
US7016819B1 (en) 2006-03-21
CN1327563A (zh) 2001-12-19
JP2003502747A (ja) 2003-01-21
KR100413135B1 (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
DE102004060854B4 (de) Halbleitervorrichtungs-Simulationsverfahren und Halbleitervorrichtungs-Simulationsvorrichtung
EP2487499B1 (de) Echtzeitfähige Batteriezellensimulation
EP2856191B1 (de) Verfahren und eine vorrichtung zur prüfung von elektrischen energiespeichersystemen für den antrieb von fahrzeugen
DE69229673T2 (de) Verfahren zur Bewertung des Gatteroxids nicht-flüchtiger EPROM, EEPROM und flash-EEPROM-Speicher
DE60024777T2 (de) Verfahren zur halbleiterbaustein-simulation und simulator
EP0855662A1 (de) Elektrische Analyse integrierter Schaltungen
AT511272A1 (de) Kopplungsmethodik für nicht-iterative co-simulation
DE102009038844A1 (de) Verfahren zur Abschätzung eines Leckstroms in einem Halbleiterbauelement
DE69418587T2 (de) Methode zur simulation von verteilten effekten in einer vorrichtung wie ein leistungshalbleiterelement
DE102015221831A1 (de) Arraysubstrat und Treiberverfahren desselben, Berührungssteuerungsanzeigebedienfeld und Anzeigevorrichtung
DE69300914T2 (de) Zeitmodell zur logiksimulation von integrierten schaltungen.
DE112020007765T5 (de) Computersystem und verfahren zur trajektorieplanung in einer simulierten strassenfahrumgebung
DE60110811T2 (de) Verfahren zur bereitstellung von bitweisen einschränkungen während einer test-generierung
DE102017202467A1 (de) Pixelstruktur und Anzeigevorrichtung
DE102021121264A1 (de) System zum Darstellen innerer Belastungszustände eines mechanischen Bauteils
DE102018217661A1 (de) Verfahren zum Bestimmen eines Schaltzustands eines Ventils und Elektromagnetventilanordnung
DE19626984C1 (de) Verfahren zur rechnergestützten Ermittlung einer Systemzusammenhangsfunktion
Haddara et al. Parameter extraction method for inhomogeneous MOSFETs locally damaged by hot carrier injection
DE19602125C2 (de) Schaltungssimulationsverfahren zur rechnergestützten Bestimmung des Einschwingverhaltens einer Quarzresonatorschaltung
DE60206971T2 (de) Streulichtmessungsstruktur mit eingebettetem ringoszillator, und verfahren zu dessen anwendung
Gollner Development and Application of an Ensemble Monte Carlo Framework
DE102020203301A1 (de) Verfahren und Vorrichtung zur Bestimmung einer Sensitivität einer Kenngröße einer elektronischen Schaltung
DE10126018A1 (de) Verfahren zum Bereitstellen von Fehlerinformationen über Inkonsistenzen in einem System von Differentialgleichungen
DE102019214532A1 (de) Verfahren zur Bestimmung eines Isolationswiderstandes
EP3786651B1 (de) Verfahren und vorrichtung zum bereitstellen eines verhaltensmodells für die simulation von elektromagnetischen störemissionen einer elektrischen bzw. elektronischen komponente

Legal Events

Date Code Title Description
8364 No opposition during term of opposition